CA1078528A - Procede de fabrication de semi-conducteurs de puissance a contacts presses - Google Patents
Procede de fabrication de semi-conducteurs de puissance a contacts pressesInfo
- Publication number
- CA1078528A CA1078528A CA295,080A CA295080A CA1078528A CA 1078528 A CA1078528 A CA 1078528A CA 295080 A CA295080 A CA 295080A CA 1078528 A CA1078528 A CA 1078528A
- Authority
- CA
- Canada
- Prior art keywords
- contact
- layer
- plate
- face
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/233—Cathode or anode electrodes for thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/291—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/018—Compensation doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Landscapes
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
PRECIS DE LA DIVULGATION
L'invention concerne un procédé de fabrication de semiconducteurs de puissance à contacts pressés. Les métallisations de contact les plus épaisses sont formées par application d'une couche métallique par sérigraphie sur une première couche métallique mince déposée par évaporation sous vide. Application à la réalisation de dispositifs de puissance à structure interdigitée.
L'invention concerne un procédé de fabrication de semiconducteurs de puissance à contacts pressés. Les métallisations de contact les plus épaisses sont formées par application d'une couche métallique par sérigraphie sur une première couche métallique mince déposée par évaporation sous vide. Application à la réalisation de dispositifs de puissance à structure interdigitée.
Description
10~3528 La présente invention concerne un procédé de fabrication de semiconducteurs "à contacts pressés", c'lest-à-dire d'un dispositif dans lequel les moyens de contact électrique entre la plaquette semiconductrice et le boîtier sont constitués par des p:lots métalliques serrés plus ou moins élastiquement contre la plaquette, par le bo;tier ou par un radiateur extérieur.
~ ans le cas de dispositifs de grande puissance, les problèmes de contacts électriques sur les parties actives de l'élément où passent des inten~ités élevées et les problèmes de dissipation thermique, oonduisent à
l'utilisation de contacts pressés. Ceux-ci réalisent un contact ~ur une grande surface, permettent une évacuation de chaleur parles deux faces de plaquette et réduisent notablement l'impédance thermique.
Toutefois, pour tous les dispositifs nouveaux du type tyristor rapide, transistor de puissance, circuits intégrés de puissance, circuits comprenant plusieurs fonctions dans le même bo~tier, il existe ~ur une même face différentes zone~ qui doivent être revêtues de couches métalliques tout en restant isolées les unes de~ autres. Si de plu~, comme c'est le cas pour les éléments cités ci-dessus, ces zones sont ~ortement imbriquées, la réalisation d'un contact par pression sur certaines de ce~ zones seulement pose un problème difficile car il e~t essentiel d'éliminer les risques de court-circuit.
Une solution connue consiste, lors de l'élaboration de la struc-ture semi-conductrice à partir d'une pastille monocristalline, à creuser danA la face à zones imbriquées, des caissons englobant les zones qui - doivent être isolées du plot métallique de contact lorsque celui-ci sera pressé Aur cette face.
Cette solution présente l'inconvénient de compliquer le proces-sus d'élaboration de la structure semiconductrice, et corrélativement les ~performances électriques de la structure.
3 Une autre solution connue consiste à former sur ces diverses zones, des couches métalliques d'épaisseurs différentes. Un plot métalli-que à surface bien plane pressé contre la face portant ces couches - 1 - ~
10~78SZ8 métalliques entre alors en contact avec les couches les plus épaisses seulement. La formation de deux couches métalliques d'épaisseur di~féren-te se fait généralement en deux étapes suc:ces~ives. Au cours de chacune de ces étapes, on e~fectue d'abord un dépôt dle métal par évaporation sous vide sur toute la ~ace de la plaquette, et on elimine ensuite par photogravure le métal déposé sur certaines zones. Chacune de ces étapes est coûteuse~ De plu5 les différences d'épaisseurs obtenues ~on~ faibles (15 à 20 microns) et obligent à prer.dre des précautions pour ~viter les courts-circuits. On peut penser à utiliser un seul dépôt de métal par évaporation sous vide.
Mais l'opération de photogravures qui suit doit alors permettre d'éliminer complètement le métal dans certaines zones, de lui conserver toute son épaisseur dans d'autres zones, et de diminuer son épaisseur sans l'éh miner dans encore d'autres zones. Les procédés de photogravures connus ne perme'tent pas d'effectuer une telle opération de manière économique et 9ûre.
La présente invention a pour but la réalisation d'un procédé de ~abrication de semiconduoteurs de puissance à contacts pressés permettant de ~ormer de ~açon économique sur diverses zones d'une face d'une plaquette semiconductrice, des couches en bon contact ohmique avec la plaquette et présentant des différences importantes d'épaisseur d'une zone à l'autre et une face supérieure bien plane.
Elle a pour objet un procédé de fabrication de dispositifs semiQonducteurs de puissance à contacts pressés comportant les étapes suivantes :
- réalisation d'une plaquette semiconductrice monocristalline de silicium dans laquelle sont formées des jonctions semiconductrices, une première face de cette plaquette comportant au moins une première, une deuxième et une troisième zones, - réalisation d'une plaque de contact fixée sur la deuxième face de la 3 plaquette, - ~ormation d'une première et d'une deuxième électrodes de contact sur lesdites première et deuxième zones respectivement, l'épaisseur de cette sz~
deuxième electrode étant superieure à celle de la première, cette formation comportant un depôt par serigraphie, - xealisation d'un premier et d'un deuxième organes metalliques de contacts plats disposes sur les e~ectrodes et sur la plaque respecti~ement et constituant: les bornes principales du dispositif, - realisation de moyens de serrage pressant les deux organes de contact contre la plaquette, de manière à assurer le contact du premier organe de contact avec la deuxième electrode et du deuxième organe de contact avec la~plaque de contact, -caracterise par le fait que 1'8tape de forma-ti:on d`une première et d'une deuxième electrodes de contact comporte les etapes suivantes:
- depôt d'une premi~re couchemetallique continue mince d'alu-minium sur la première face de la plaquette semiconductrice, par un procede assurant un bon contact ohmique sur la plaquette, avant le depot par serigraphie, - attaque localisee de la premiere couche metallique pour ne la laisser subsister que sur les`première et deuxieme zones, - le depot par serigraphie etant fait sous la forme d'une couche de pâte epaisse sur la couche metallique mince dans la deuxième zone, cette pâte contenant une proportion de metal superieure a 50 ~ et un liant visqueux, - cuisson de la couche de pâte à une temperature inferieure à
. 577 C pendant un temps suffisant pour eliminer le liant de la pâte de manière â transformer cette couche de pâte en une deuxième couche metallique compacte~
Le procede connu sous le nom de serigraphie a dejà ete applique pour le dep8t de couches metalliques sur des circuits hybrides pour assurer la connexion electrique entre les bornes metalliques de divers composants electroniques fixes sur une même plaquette isolante.
.
~ Il n'était cependant pas considere comme applica-ble à la Eabrication d'un composant, peut-être parce qu'il presentait ou semblait presenter notamnlent les inconvenients suivants:
- mauvais contact electrique sur le materiau semiconducteur, -difficulte dlobtenir une definition suffisamment precise.
Les inventeurs ont trouve que ce proceae,connu en lui-même, etait ~7t5~
applicable à la fabrication des composants de puissance moyennant des précautions qui seront indiquées ci-après, et qu'il présentait alors d'importants avantages.
A l'aide des figures schématiques 1 à 9, ci-jointes, on va décrire ci-après à titre non limitatif, comment l'invention peut être mise en oeuvre.
~ es éléments qui se correspondent sur plusieurs de ces figures y sont désignés par les mêmes signes de référence.
La figure 1 représente une vue en coupe par un plan axial AA
d'une partie d'un dispositif fabriqué selon l'invention.
La figure 2 représente une vue de la partie de dispositif de la figure 1, en coupe par un plan BB perpendiculaire à l'axe.
La figure 3 représente une vue du dispositif de la figure 1 en coupe par un plan axial, à une échelle plus petite que celle de la figure 1.
Les figures 4 à 9, représentent des vues en coupe par un plan axial d'une partie d'un dispositif selon l'invention, à la ~uite de diYerses étapes du procédé de fabrication de ce dispositif.
Le procédé selon l'invention a pour but d'obtenir. un produit tel que le dispositif qui va être décrit dans son état final à l~aide des figures 1, 2 et 3. Ce dispositif est un thyristor de puissance à structure cathode-gâchette interdigitée. Il comporte une plaquette de silicium mono-cristallin 2, comportant, de manière connue, des ionctions semiconductri-ces la séparant en deux couches 4 et 6 de type P et deux couches 8 et 10 de type N. La couche 10 formant émetteur, est divisée sur la face supérieure de la plaquette 2 en plusieurs régions séparées par la couche 6. De ba~ en haut, on rencontre la couche 4, la couche 8, la couche 6, et, là où elle existe, la couche 10. Dans une telle structure semiconductrice, le courant principal circule de la couche 4 à la couche 10. Un signal de commande peut être appliqué à la couche 6 par l'intermédiaire d'une première électrode de contact 16 et la partie de la face supérieure recouverte par elle constitue la "première zone" précédemment mentionnée.
~o~sz~
Pour permettre le passage du courant principal une plaque d'ano-de 12 est brasée sur la face inférieure de la plaquette 2. Elle est constituée d'un matériau ayant un coefficient de dilatation thermique pro-che de celui du silicium, par exemple du tungstène ou du molybdène~
Toutefois l'adaptation des coefficients de dilatation est imparfaite et elle a pour conséquence, lors de l'échauffement provoqué par la brasure, de provoquer une courbure de l'assemblage après refroidissement. Ainsi, un dispositif de 50 mm de diamètre peut présenter l'aspect d'une calotte sphérique arec une flèche de 40 à 50 microns. Le contact thermique et électrique avec le~ plots du boîtier perd alors une bonne partie de son efficacité malgré la souplesse des matériaux sous l'effet de la pression.
Quant à la face supérieure, une deuxième électrode de contact 14 est disposée sur une partie de la couche d'émetteur 10, cette partie formant la "deuxième zone" de cette face. La première électrode de contact 16 est dlsposée sur la couche 6. Les électrodes 14 et 16 permettent respective-ment les contacts avec l'émetteur et la gâchette. Une plaque d'adapta-tion 18, constituée du même matériau que la plaque 12, est placée sur la deuxiame métallisation 14, qui est choisie plus épaisse que la première metall~sation 16 de manière à éviter le contact entre.cette première métallisation et cette plaque d'adaptation. La face supérieure de 17élec-trode 16 est obtenue plane, c'est-à-dire exempte de la courbure provoquée par la brasure grâce au procédé selon l'invention qui va être décrit plus loin. Deux plots de contact 20 et 22, en cuivre massif sont appliqués contre la face supérieure de la plaque 1O et contre la face inférieure de la plaque 12, respectivement, avec une pression suffisante pour assurer un bon contact électri~ue et thermique. Les premier et deuxième organes de contact précédemment mentionnés sont constitués par l'ensemble du plot 20 et de la plaque d'adaptation 1a, et par le plot 22, respectivement. La troisième zone précéde~ment mentionnée de la face supérieure de la plaquet-3 te est celle qui est dépourvue d'électrode.
Lorsque la différence de tension entre les électrodes 14 et 16 est faible, une différence de l'ordre de 15 microns est suffisante pour ~L078~
l'isolement. ~1ais, lorsque cette tension est plus élevée, supérieure à 3 volts par exemple, une telle différence d'épaisseur ne permet plus d'assu-rer convenablement l'isolement.
La figure 3 illustre des moyens de serrage et de refroidissement de type connu et complète les figures 1 et 2.
- Sur la paroi latérale des deux plots 20 et 22 sont brasés deux couvercles métalliques horizontaux 24 et 26, réunis par un manchon cérami-que 28, de forme cylindrique à axe vertical de manière à constituer un bo~tier cylindrique contenant la plaquette 2 et dont les deux couver-cles 24 et 26 sont traversés par les plots 20 et 22 qui ~ont saillie à
l'extérieur du boîtier. Ces deux couvercles sont suffisamment souples pour qu~ les pressions exercées sur la partie en saillie d'un de ces plot3 soient transmises à la plaquette 2.
Un oonducteur de gâchette 30 constituant le conducteur auxiliai-re précédemment mentionné, est formé par un fil métallique connecté à la partie périphérique de l'électrode de gâchette 16, cette partie n'étant pas reoouverte par la plaque d'adaptation 18. Il traverse le manchon 28 à
trarers un passage étanche.
Deux radiateurs métalliques 32 et 34 sont appliqués contre les fa¢es intérieures des plots 20 et 22 Ils sont réunis par deux boulons métalliques 36 et 38, avec interposition de rondelles élastiques 40 et 42, de manière à exercer une pression sur les plots 20 et 22. Des manchons isolants tels que 44 et 46 sont disposés de manière à isoler électriquement les boulons 36 et 38 par rapport aux radiateurs 32 et 34. Deux conducteurs principaux 48 et ~0 sont connectés aux radiateurs 32 et 34 re~pectivement.
Les figure~ 4 à 9 illustrent la réalisation des première et deuxième électrodes précédemment mentionnées. Elles sont obtenues par le dépôt de deux couches successives de métal avec élimination locale de la première.
L'un des procédés utilisés de préference pour le dépôt de la première couche est l'évaporation sous vide d'aluminium ; mais tout autre procédé de dépôt métallique est applicable : dépôt par pulvérisation 10~8~i;2~3 cathodique, par voie chimique ou éleotrochimique. Il suffit que la vitesse ~oit suffisante pour permettre d'atteindre des épaisseurs de plusieurs micron~ à chaque opération.
L'élimination locale du métal est faite de préférence par les procédés connus de photogravure utilisant des résines sensibles de type connu : KMER, KFTR... sensibilisées à travers un cliché photographique. Le métal est ensuite attaqué dans les ouvertures au moyen d'une solution appropriée. Cependant, tous autres procédés de gravure utilisant des caches métallique~, des cires ou deq techniques lithographique~ sont valables.
On va maintenant décrire la formation des électrodes 14 et 16 du thyristor représenté Qur le~ figures 1, 2 et 3.
lère pha~e : -Dépôt continu d'une première couohe métallique 80, d'aluminium par exemple, par éYaporation QOU9 vide avec une épaisseur de 10 mlcrons, sur une structure semioonductrice 82, le résultat étant représenté ~ur la flgure 4.
2ème phase :
~ épôt continu de résine photosensible 84 sur la couche métalli que 80, le résultat étant représenté figure 5.
3ème phase :
Exposition de la résine 84 à la lumière à travers un masque photographique, caohant la troisième zone, et révélation, c'est-àdire élimination de li résine aux endroits non exposés, le résultat étant repré~enté figure 6.
4ème phase :
Gravure du métal, pour éliminer la couche 80 sur toute son épaisseur dans les ouvertures de la résine 84, le résultat étant représenté
figure 7.
3 5ème phase :
Elimination de la résine subsistante, le résultat étant repré-senté figure 8.
1 0~
La première électrode 16 est alors définitivement formée.
6ème phase :
Dépôt par sérigraphie d'une couche métallique 86 épaisse de 30 microns sur la couche 80 dans la deuxième zone. On utilise pour cela un écran du type toile de nylon.
Cet écran est constitué de fils de nylon d'un diamètre de 5 microns et comporte 13 fils par millimètre dans les deux sens perpendiculaires. Se~
mailles sont obturées, dans les première et troisième zones, par un vernis.
On applique sur cet écran une pâte du type n 7713 de la Société américaine Dupont de Nemours avec une épaisseur de 30 microns. Cette pâte contient 70% en poids d'argent. On force cette pâte à passer a travers les ma~lles libres de l'écran grâce à une raclette mobile, dans une machine de sérigraphie de type classique. Le bord rectiligne de la raclette se déplace ~elon une surface plane, ce qui permet d'obtenir un dépôt dont la face supérieure sera également parfaitement plane.
Le procédé selon l'invention donne ainsi un moyen de compenser la courbure oréee par la différence de coefficients de dilatation des matériaux brasés au silicium.
7~me phase : -On élimine le liant non ~étallique de cette pâte par cuisson pendant 15 minutes à 510C.
On obtient ainsi une couche métallique 86 compacte présentant un bon contact avec la couche 80 et formant avec celle-ci l'électrode 14.
La cuisson permet en outre d'assurer un bon contact ohmique entre la couche 80 et la plaquette semiconductrice.
Il est à remarquer que la température de cuisson choisie est inférieure à la température de 540C proposée par le fabricant de la pâte utiliséè. Il convient en effet de s'éloigner de la température de 577C qui provoquerait un alliage immédiat de l'aluminium avec le ~ilicium. C'est pourquoi on choisit une pâte susceptible d'être cuite à une température de préférence inférieure à 530C. Par ailleurs,il y a intérêt à ce que la pâte choisie contienne une forte proportion de métal pour que la couche 1~8S2B
obtenue soit compact6. Cette proportion cloit être supérieùre à 5~, et de préférence à 65% en poids.
Par ailleurs, la pâte ohoisie doit être exempte d'impuretés telles que le plomb, susceptibles d'affecter la qualité de la structure sous- jacente. Il a été notamment trouvé que certaines pâtes à l'aluminium ne convenaient pas.
L'exemple décrit précédemment se rapporte à un thyristor, mais l'invention est évidemment applicable à d'autres dispositifs à contacts pres~és, par exemple transistors de puissance bipolaires ou à effet de - champ tel que des gridistors de puissance, ainsi qu'à des circuits intégrés de puissance.
L'invention présente les avantages suivants : -- possibilité de prendre des contacts des deux côtés de jonctions de type plan~ire en conservant l'oxyde de protection sur la ligne d'a~leurement de la ~onction ;
- définition très fine et excellente reproductibilité des zones de contact, grâce à la photogravure ;
- possibilité de prendre des contacts sur une zone à concentration bien connue en impuretés de dopage, alors que dans le cas où certains contacts ~ont pri~ après creusement de la surface de la plaquette semiconductrice, la concentration en impuretés au fond du creux est mal connue;
- grande surface de contact sur la face à zones imbriquées, ce qui améliore l'homogénéité de températures et d'intensité dans la structure semiconduc-trice. Cet avantage est considérable pour les transistors de grande puissance, traversés par exemple par plusieurs dizaines d'ampères, car il recule les limites de "second claquage", et augmente ainsi la puissance que le transistor peut dissiper;
-forte `différence d'épaisseur entre la première et la deuxième métalli-sation de contact, et par conséquent élimination des risques de court-circuit ;- faible prix de revient car une seule opération de masquage de résine photose~sible est n~cessaire ;
85~8 - possibilité de compenser des courbures de la plaquette car ces courbures se traduisent par des écarts de niveau de la face revêtue bien in~érieure à
la différence d'épais~qeur entre les deux métallisations. Cette compensa-tion qe~fait automatiquement dans les machines de sérigraphie classique~
lors de l'application de la pâte métallique à travers l'écran, car la raclette qui applique la pâte présente un bord rectiligne qui se déplace selon une sur~ace plane de manière à form~r une couche à qurface plane.
10 -- .
~ ans le cas de dispositifs de grande puissance, les problèmes de contacts électriques sur les parties actives de l'élément où passent des inten~ités élevées et les problèmes de dissipation thermique, oonduisent à
l'utilisation de contacts pressés. Ceux-ci réalisent un contact ~ur une grande surface, permettent une évacuation de chaleur parles deux faces de plaquette et réduisent notablement l'impédance thermique.
Toutefois, pour tous les dispositifs nouveaux du type tyristor rapide, transistor de puissance, circuits intégrés de puissance, circuits comprenant plusieurs fonctions dans le même bo~tier, il existe ~ur une même face différentes zone~ qui doivent être revêtues de couches métalliques tout en restant isolées les unes de~ autres. Si de plu~, comme c'est le cas pour les éléments cités ci-dessus, ces zones sont ~ortement imbriquées, la réalisation d'un contact par pression sur certaines de ce~ zones seulement pose un problème difficile car il e~t essentiel d'éliminer les risques de court-circuit.
Une solution connue consiste, lors de l'élaboration de la struc-ture semi-conductrice à partir d'une pastille monocristalline, à creuser danA la face à zones imbriquées, des caissons englobant les zones qui - doivent être isolées du plot métallique de contact lorsque celui-ci sera pressé Aur cette face.
Cette solution présente l'inconvénient de compliquer le proces-sus d'élaboration de la structure semiconductrice, et corrélativement les ~performances électriques de la structure.
3 Une autre solution connue consiste à former sur ces diverses zones, des couches métalliques d'épaisseurs différentes. Un plot métalli-que à surface bien plane pressé contre la face portant ces couches - 1 - ~
10~78SZ8 métalliques entre alors en contact avec les couches les plus épaisses seulement. La formation de deux couches métalliques d'épaisseur di~féren-te se fait généralement en deux étapes suc:ces~ives. Au cours de chacune de ces étapes, on e~fectue d'abord un dépôt dle métal par évaporation sous vide sur toute la ~ace de la plaquette, et on elimine ensuite par photogravure le métal déposé sur certaines zones. Chacune de ces étapes est coûteuse~ De plu5 les différences d'épaisseurs obtenues ~on~ faibles (15 à 20 microns) et obligent à prer.dre des précautions pour ~viter les courts-circuits. On peut penser à utiliser un seul dépôt de métal par évaporation sous vide.
Mais l'opération de photogravures qui suit doit alors permettre d'éliminer complètement le métal dans certaines zones, de lui conserver toute son épaisseur dans d'autres zones, et de diminuer son épaisseur sans l'éh miner dans encore d'autres zones. Les procédés de photogravures connus ne perme'tent pas d'effectuer une telle opération de manière économique et 9ûre.
La présente invention a pour but la réalisation d'un procédé de ~abrication de semiconduoteurs de puissance à contacts pressés permettant de ~ormer de ~açon économique sur diverses zones d'une face d'une plaquette semiconductrice, des couches en bon contact ohmique avec la plaquette et présentant des différences importantes d'épaisseur d'une zone à l'autre et une face supérieure bien plane.
Elle a pour objet un procédé de fabrication de dispositifs semiQonducteurs de puissance à contacts pressés comportant les étapes suivantes :
- réalisation d'une plaquette semiconductrice monocristalline de silicium dans laquelle sont formées des jonctions semiconductrices, une première face de cette plaquette comportant au moins une première, une deuxième et une troisième zones, - réalisation d'une plaque de contact fixée sur la deuxième face de la 3 plaquette, - ~ormation d'une première et d'une deuxième électrodes de contact sur lesdites première et deuxième zones respectivement, l'épaisseur de cette sz~
deuxième electrode étant superieure à celle de la première, cette formation comportant un depôt par serigraphie, - xealisation d'un premier et d'un deuxième organes metalliques de contacts plats disposes sur les e~ectrodes et sur la plaque respecti~ement et constituant: les bornes principales du dispositif, - realisation de moyens de serrage pressant les deux organes de contact contre la plaquette, de manière à assurer le contact du premier organe de contact avec la deuxième electrode et du deuxième organe de contact avec la~plaque de contact, -caracterise par le fait que 1'8tape de forma-ti:on d`une première et d'une deuxième electrodes de contact comporte les etapes suivantes:
- depôt d'une premi~re couchemetallique continue mince d'alu-minium sur la première face de la plaquette semiconductrice, par un procede assurant un bon contact ohmique sur la plaquette, avant le depot par serigraphie, - attaque localisee de la premiere couche metallique pour ne la laisser subsister que sur les`première et deuxieme zones, - le depot par serigraphie etant fait sous la forme d'une couche de pâte epaisse sur la couche metallique mince dans la deuxième zone, cette pâte contenant une proportion de metal superieure a 50 ~ et un liant visqueux, - cuisson de la couche de pâte à une temperature inferieure à
. 577 C pendant un temps suffisant pour eliminer le liant de la pâte de manière â transformer cette couche de pâte en une deuxième couche metallique compacte~
Le procede connu sous le nom de serigraphie a dejà ete applique pour le dep8t de couches metalliques sur des circuits hybrides pour assurer la connexion electrique entre les bornes metalliques de divers composants electroniques fixes sur une même plaquette isolante.
.
~ Il n'était cependant pas considere comme applica-ble à la Eabrication d'un composant, peut-être parce qu'il presentait ou semblait presenter notamnlent les inconvenients suivants:
- mauvais contact electrique sur le materiau semiconducteur, -difficulte dlobtenir une definition suffisamment precise.
Les inventeurs ont trouve que ce proceae,connu en lui-même, etait ~7t5~
applicable à la fabrication des composants de puissance moyennant des précautions qui seront indiquées ci-après, et qu'il présentait alors d'importants avantages.
A l'aide des figures schématiques 1 à 9, ci-jointes, on va décrire ci-après à titre non limitatif, comment l'invention peut être mise en oeuvre.
~ es éléments qui se correspondent sur plusieurs de ces figures y sont désignés par les mêmes signes de référence.
La figure 1 représente une vue en coupe par un plan axial AA
d'une partie d'un dispositif fabriqué selon l'invention.
La figure 2 représente une vue de la partie de dispositif de la figure 1, en coupe par un plan BB perpendiculaire à l'axe.
La figure 3 représente une vue du dispositif de la figure 1 en coupe par un plan axial, à une échelle plus petite que celle de la figure 1.
Les figures 4 à 9, représentent des vues en coupe par un plan axial d'une partie d'un dispositif selon l'invention, à la ~uite de diYerses étapes du procédé de fabrication de ce dispositif.
Le procédé selon l'invention a pour but d'obtenir. un produit tel que le dispositif qui va être décrit dans son état final à l~aide des figures 1, 2 et 3. Ce dispositif est un thyristor de puissance à structure cathode-gâchette interdigitée. Il comporte une plaquette de silicium mono-cristallin 2, comportant, de manière connue, des ionctions semiconductri-ces la séparant en deux couches 4 et 6 de type P et deux couches 8 et 10 de type N. La couche 10 formant émetteur, est divisée sur la face supérieure de la plaquette 2 en plusieurs régions séparées par la couche 6. De ba~ en haut, on rencontre la couche 4, la couche 8, la couche 6, et, là où elle existe, la couche 10. Dans une telle structure semiconductrice, le courant principal circule de la couche 4 à la couche 10. Un signal de commande peut être appliqué à la couche 6 par l'intermédiaire d'une première électrode de contact 16 et la partie de la face supérieure recouverte par elle constitue la "première zone" précédemment mentionnée.
~o~sz~
Pour permettre le passage du courant principal une plaque d'ano-de 12 est brasée sur la face inférieure de la plaquette 2. Elle est constituée d'un matériau ayant un coefficient de dilatation thermique pro-che de celui du silicium, par exemple du tungstène ou du molybdène~
Toutefois l'adaptation des coefficients de dilatation est imparfaite et elle a pour conséquence, lors de l'échauffement provoqué par la brasure, de provoquer une courbure de l'assemblage après refroidissement. Ainsi, un dispositif de 50 mm de diamètre peut présenter l'aspect d'une calotte sphérique arec une flèche de 40 à 50 microns. Le contact thermique et électrique avec le~ plots du boîtier perd alors une bonne partie de son efficacité malgré la souplesse des matériaux sous l'effet de la pression.
Quant à la face supérieure, une deuxième électrode de contact 14 est disposée sur une partie de la couche d'émetteur 10, cette partie formant la "deuxième zone" de cette face. La première électrode de contact 16 est dlsposée sur la couche 6. Les électrodes 14 et 16 permettent respective-ment les contacts avec l'émetteur et la gâchette. Une plaque d'adapta-tion 18, constituée du même matériau que la plaque 12, est placée sur la deuxiame métallisation 14, qui est choisie plus épaisse que la première metall~sation 16 de manière à éviter le contact entre.cette première métallisation et cette plaque d'adaptation. La face supérieure de 17élec-trode 16 est obtenue plane, c'est-à-dire exempte de la courbure provoquée par la brasure grâce au procédé selon l'invention qui va être décrit plus loin. Deux plots de contact 20 et 22, en cuivre massif sont appliqués contre la face supérieure de la plaque 1O et contre la face inférieure de la plaque 12, respectivement, avec une pression suffisante pour assurer un bon contact électri~ue et thermique. Les premier et deuxième organes de contact précédemment mentionnés sont constitués par l'ensemble du plot 20 et de la plaque d'adaptation 1a, et par le plot 22, respectivement. La troisième zone précéde~ment mentionnée de la face supérieure de la plaquet-3 te est celle qui est dépourvue d'électrode.
Lorsque la différence de tension entre les électrodes 14 et 16 est faible, une différence de l'ordre de 15 microns est suffisante pour ~L078~
l'isolement. ~1ais, lorsque cette tension est plus élevée, supérieure à 3 volts par exemple, une telle différence d'épaisseur ne permet plus d'assu-rer convenablement l'isolement.
La figure 3 illustre des moyens de serrage et de refroidissement de type connu et complète les figures 1 et 2.
- Sur la paroi latérale des deux plots 20 et 22 sont brasés deux couvercles métalliques horizontaux 24 et 26, réunis par un manchon cérami-que 28, de forme cylindrique à axe vertical de manière à constituer un bo~tier cylindrique contenant la plaquette 2 et dont les deux couver-cles 24 et 26 sont traversés par les plots 20 et 22 qui ~ont saillie à
l'extérieur du boîtier. Ces deux couvercles sont suffisamment souples pour qu~ les pressions exercées sur la partie en saillie d'un de ces plot3 soient transmises à la plaquette 2.
Un oonducteur de gâchette 30 constituant le conducteur auxiliai-re précédemment mentionné, est formé par un fil métallique connecté à la partie périphérique de l'électrode de gâchette 16, cette partie n'étant pas reoouverte par la plaque d'adaptation 18. Il traverse le manchon 28 à
trarers un passage étanche.
Deux radiateurs métalliques 32 et 34 sont appliqués contre les fa¢es intérieures des plots 20 et 22 Ils sont réunis par deux boulons métalliques 36 et 38, avec interposition de rondelles élastiques 40 et 42, de manière à exercer une pression sur les plots 20 et 22. Des manchons isolants tels que 44 et 46 sont disposés de manière à isoler électriquement les boulons 36 et 38 par rapport aux radiateurs 32 et 34. Deux conducteurs principaux 48 et ~0 sont connectés aux radiateurs 32 et 34 re~pectivement.
Les figure~ 4 à 9 illustrent la réalisation des première et deuxième électrodes précédemment mentionnées. Elles sont obtenues par le dépôt de deux couches successives de métal avec élimination locale de la première.
L'un des procédés utilisés de préference pour le dépôt de la première couche est l'évaporation sous vide d'aluminium ; mais tout autre procédé de dépôt métallique est applicable : dépôt par pulvérisation 10~8~i;2~3 cathodique, par voie chimique ou éleotrochimique. Il suffit que la vitesse ~oit suffisante pour permettre d'atteindre des épaisseurs de plusieurs micron~ à chaque opération.
L'élimination locale du métal est faite de préférence par les procédés connus de photogravure utilisant des résines sensibles de type connu : KMER, KFTR... sensibilisées à travers un cliché photographique. Le métal est ensuite attaqué dans les ouvertures au moyen d'une solution appropriée. Cependant, tous autres procédés de gravure utilisant des caches métallique~, des cires ou deq techniques lithographique~ sont valables.
On va maintenant décrire la formation des électrodes 14 et 16 du thyristor représenté Qur le~ figures 1, 2 et 3.
lère pha~e : -Dépôt continu d'une première couohe métallique 80, d'aluminium par exemple, par éYaporation QOU9 vide avec une épaisseur de 10 mlcrons, sur une structure semioonductrice 82, le résultat étant représenté ~ur la flgure 4.
2ème phase :
~ épôt continu de résine photosensible 84 sur la couche métalli que 80, le résultat étant représenté figure 5.
3ème phase :
Exposition de la résine 84 à la lumière à travers un masque photographique, caohant la troisième zone, et révélation, c'est-àdire élimination de li résine aux endroits non exposés, le résultat étant repré~enté figure 6.
4ème phase :
Gravure du métal, pour éliminer la couche 80 sur toute son épaisseur dans les ouvertures de la résine 84, le résultat étant représenté
figure 7.
3 5ème phase :
Elimination de la résine subsistante, le résultat étant repré-senté figure 8.
1 0~
La première électrode 16 est alors définitivement formée.
6ème phase :
Dépôt par sérigraphie d'une couche métallique 86 épaisse de 30 microns sur la couche 80 dans la deuxième zone. On utilise pour cela un écran du type toile de nylon.
Cet écran est constitué de fils de nylon d'un diamètre de 5 microns et comporte 13 fils par millimètre dans les deux sens perpendiculaires. Se~
mailles sont obturées, dans les première et troisième zones, par un vernis.
On applique sur cet écran une pâte du type n 7713 de la Société américaine Dupont de Nemours avec une épaisseur de 30 microns. Cette pâte contient 70% en poids d'argent. On force cette pâte à passer a travers les ma~lles libres de l'écran grâce à une raclette mobile, dans une machine de sérigraphie de type classique. Le bord rectiligne de la raclette se déplace ~elon une surface plane, ce qui permet d'obtenir un dépôt dont la face supérieure sera également parfaitement plane.
Le procédé selon l'invention donne ainsi un moyen de compenser la courbure oréee par la différence de coefficients de dilatation des matériaux brasés au silicium.
7~me phase : -On élimine le liant non ~étallique de cette pâte par cuisson pendant 15 minutes à 510C.
On obtient ainsi une couche métallique 86 compacte présentant un bon contact avec la couche 80 et formant avec celle-ci l'électrode 14.
La cuisson permet en outre d'assurer un bon contact ohmique entre la couche 80 et la plaquette semiconductrice.
Il est à remarquer que la température de cuisson choisie est inférieure à la température de 540C proposée par le fabricant de la pâte utiliséè. Il convient en effet de s'éloigner de la température de 577C qui provoquerait un alliage immédiat de l'aluminium avec le ~ilicium. C'est pourquoi on choisit une pâte susceptible d'être cuite à une température de préférence inférieure à 530C. Par ailleurs,il y a intérêt à ce que la pâte choisie contienne une forte proportion de métal pour que la couche 1~8S2B
obtenue soit compact6. Cette proportion cloit être supérieùre à 5~, et de préférence à 65% en poids.
Par ailleurs, la pâte ohoisie doit être exempte d'impuretés telles que le plomb, susceptibles d'affecter la qualité de la structure sous- jacente. Il a été notamment trouvé que certaines pâtes à l'aluminium ne convenaient pas.
L'exemple décrit précédemment se rapporte à un thyristor, mais l'invention est évidemment applicable à d'autres dispositifs à contacts pres~és, par exemple transistors de puissance bipolaires ou à effet de - champ tel que des gridistors de puissance, ainsi qu'à des circuits intégrés de puissance.
L'invention présente les avantages suivants : -- possibilité de prendre des contacts des deux côtés de jonctions de type plan~ire en conservant l'oxyde de protection sur la ligne d'a~leurement de la ~onction ;
- définition très fine et excellente reproductibilité des zones de contact, grâce à la photogravure ;
- possibilité de prendre des contacts sur une zone à concentration bien connue en impuretés de dopage, alors que dans le cas où certains contacts ~ont pri~ après creusement de la surface de la plaquette semiconductrice, la concentration en impuretés au fond du creux est mal connue;
- grande surface de contact sur la face à zones imbriquées, ce qui améliore l'homogénéité de températures et d'intensité dans la structure semiconduc-trice. Cet avantage est considérable pour les transistors de grande puissance, traversés par exemple par plusieurs dizaines d'ampères, car il recule les limites de "second claquage", et augmente ainsi la puissance que le transistor peut dissiper;
-forte `différence d'épaisseur entre la première et la deuxième métalli-sation de contact, et par conséquent élimination des risques de court-circuit ;- faible prix de revient car une seule opération de masquage de résine photose~sible est n~cessaire ;
85~8 - possibilité de compenser des courbures de la plaquette car ces courbures se traduisent par des écarts de niveau de la face revêtue bien in~érieure à
la différence d'épais~qeur entre les deux métallisations. Cette compensa-tion qe~fait automatiquement dans les machines de sérigraphie classique~
lors de l'application de la pâte métallique à travers l'écran, car la raclette qui applique la pâte présente un bord rectiligne qui se déplace selon une sur~ace plane de manière à form~r une couche à qurface plane.
10 -- .
Claims (3)
1/ Procédé de fabrication de dispositifs semiconducteurs de puissance à
contacts pressés comportant les étapes suivantes :
- réalisation d'une plaquette semiconductrice monocristalline de sili-cium dans laquelle sont formées des jonctions semiconductrices, une pre-mière face de cette plaquette comportant au moins une première, une deuxième et une troisième zones, - réalisation d'une plaque de contact fixée sur une aeuxième face de la plaquette, - formation d'une première et d'une deuxième électrodes de contact sur lesdites première et deuxième zones respectivement, l'épais-seur de cette deuxième électrode étant supérieure à celle de la première, cette formation comportant un dépôt par sérigraphie, - réalisation d'un premier et d'un deuxième organes métalli-ques de contact disposés sur lesdites électrodes et sur ladite plaque respectivement, et constituant les bornes principales du dispositif, - réalisation de moyens de serrage pressant les deuxdits organes de contact contre ladite plaquette, de manière à assurer le contact du premier organe de contact avec la deuxième électrode et du deuxième organe de contact avec ladite plaque de contact, caractérisé par le fait que ladite étape de formation d'une première et d'une deuxième électrodes de contact comporte les étapes suivantes :
- dépôt d'une première couche métallique continus mince d'aluminium sur ladite première face de la plaquette semiconductrice, par un procédé
assurant un bon contact ohmique sur la plaquette, avant ledit dépôt par sérigraphie, - attaque localisée de ladite première couche métallique pour ne la laisser subsister que sur lesdites première et deuxième zones, - ledit dépôt par sérigraphie étant fait sous la forme d'une couche de pâte épaisse-sur ladite couche métallique mince dans ladite deuxième zone, cette pâte contenant une proportion de métal supérieure à 50 %, et un liant visqueux, - cuisson de la couche de pâte à une température inférieure à 577°C pen-dant un temps suffisant pour éliminer le liant de la pâte de manière à
transformer cette couche de pâte en une deuxième couche métallique com-pacte.
contacts pressés comportant les étapes suivantes :
- réalisation d'une plaquette semiconductrice monocristalline de sili-cium dans laquelle sont formées des jonctions semiconductrices, une pre-mière face de cette plaquette comportant au moins une première, une deuxième et une troisième zones, - réalisation d'une plaque de contact fixée sur une aeuxième face de la plaquette, - formation d'une première et d'une deuxième électrodes de contact sur lesdites première et deuxième zones respectivement, l'épais-seur de cette deuxième électrode étant supérieure à celle de la première, cette formation comportant un dépôt par sérigraphie, - réalisation d'un premier et d'un deuxième organes métalli-ques de contact disposés sur lesdites électrodes et sur ladite plaque respectivement, et constituant les bornes principales du dispositif, - réalisation de moyens de serrage pressant les deuxdits organes de contact contre ladite plaquette, de manière à assurer le contact du premier organe de contact avec la deuxième électrode et du deuxième organe de contact avec ladite plaque de contact, caractérisé par le fait que ladite étape de formation d'une première et d'une deuxième électrodes de contact comporte les étapes suivantes :
- dépôt d'une première couche métallique continus mince d'aluminium sur ladite première face de la plaquette semiconductrice, par un procédé
assurant un bon contact ohmique sur la plaquette, avant ledit dépôt par sérigraphie, - attaque localisée de ladite première couche métallique pour ne la laisser subsister que sur lesdites première et deuxième zones, - ledit dépôt par sérigraphie étant fait sous la forme d'une couche de pâte épaisse-sur ladite couche métallique mince dans ladite deuxième zone, cette pâte contenant une proportion de métal supérieure à 50 %, et un liant visqueux, - cuisson de la couche de pâte à une température inférieure à 577°C pen-dant un temps suffisant pour éliminer le liant de la pâte de manière à
transformer cette couche de pâte en une deuxième couche métallique com-pacte.
2/ Procédé selon la revendication 1, caratérisé par le fait que ladite cuisson se fait à une température inférieure à 530°C.
3/ Procédé selon la revendication 1, caractérisé par le fait que ladite pâte est une pâte à l'argent contenant une proportion de métal supérieure à
65 %.
65 %.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7701433A FR2378354A1 (fr) | 1977-01-19 | 1977-01-19 | Procede de fabrication de semiconducteurs de puissance a contacts presses |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA1078528A true CA1078528A (fr) | 1980-05-27 |
Family
ID=9185664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA295,080A Expired CA1078528A (fr) | 1977-01-19 | 1978-01-17 | Procede de fabrication de semi-conducteurs de puissance a contacts presses |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4155155A (fr) |
| BE (1) | BE862496A (fr) |
| CA (1) | CA1078528A (fr) |
| DE (1) | DE2801153A1 (fr) |
| FR (1) | FR2378354A1 (fr) |
| GB (1) | GB1542229A (fr) |
| IT (1) | IT1089099B (fr) |
| NL (1) | NL7800684A (fr) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4402004A (en) * | 1978-01-07 | 1983-08-30 | Tokyo Shibaura Denki Kabushiki Kaisha | High current press pack semiconductor device having a mesa structure |
| JPS5929143B2 (ja) * | 1978-01-07 | 1984-07-18 | 株式会社東芝 | 電力用半導体装置 |
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| US4320571A (en) * | 1980-10-14 | 1982-03-23 | International Rectifier Corporation | Stencil mask process for high power, high speed controlled rectifiers |
| FR2517471B1 (fr) * | 1981-12-02 | 1985-08-02 | Silicium Semiconducteur Ssc | Montage en boitier presse de composants de puissance a structure d'electrodes ramifiee |
| JPS594033A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 圧接型半導体装置 |
| DE3232837A1 (de) * | 1982-09-03 | 1984-03-08 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen einer 2-ebenen-metallisierung fuer halbleiterbauelemente, insbesondere fuer leistungshalbleiterbauelemente wie thyristoren |
| JPS59121871A (ja) * | 1982-12-28 | 1984-07-14 | Toshiba Corp | 半導体装置 |
| JPS59134876A (ja) * | 1983-01-20 | 1984-08-02 | Mitsubishi Electric Corp | 半導体装置 |
| US4545610A (en) * | 1983-11-25 | 1985-10-08 | International Business Machines Corporation | Method for forming elongated solder connections between a semiconductor device and a supporting substrate |
| US4616403A (en) * | 1984-08-31 | 1986-10-14 | Texas Instruments Incorporated | Configuration of a metal insulator semiconductor with a processor based gate |
| DE3446789A1 (de) * | 1984-12-21 | 1986-07-03 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum herstellen von halbleiterbauelementen |
| EP0224141A3 (fr) * | 1985-11-21 | 1989-06-14 | General Electric Company | Dispositifs de puissance à semi-conducteur |
| US4681655A (en) * | 1986-11-24 | 1987-07-21 | Microelectronics And Computer Technology Corporation | Electrical interconnect support system with low dielectric constant |
| US5040051A (en) * | 1988-12-05 | 1991-08-13 | Sundstrand Corporation | Hydrostatic clamp and method for compression type power semiconductors |
| US5043739A (en) * | 1990-01-30 | 1991-08-27 | The United States Of America As Represented By The United States Department Of Energy | High frequency rectenna |
| JP2799252B2 (ja) * | 1991-04-23 | 1998-09-17 | 三菱電機株式会社 | Ｍｏｓ型半導体装置およびその製造方法 |
| US8957511B2 (en) * | 2005-08-22 | 2015-02-17 | Madhukar B. Vora | Apparatus and methods for high-density chip connectivity |
| US7745301B2 (en) * | 2005-08-22 | 2010-06-29 | Terapede, Llc | Methods and apparatus for high-density chip connectivity |
| CN104600101A (zh) * | 2015-02-03 | 2015-05-06 | 清华大学 | 一种集成门极换流晶闸管芯片的双门极接触环阴极面结构 |
| CN106601701B (zh) * | 2017-01-19 | 2023-03-28 | 贵州煜立电子科技有限公司 | 大功率二端表面引出脚电子元器件立体封装方法及结构 |
| CN109979998B (zh) * | 2018-12-27 | 2024-02-09 | 清华大学 | 具备高电流冲击耐受能力的集成门极换流晶闸管器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3007092A (en) * | 1957-12-23 | 1961-10-31 | Hughes Aircraft Co | Semiconductor devices |
| BE581574A (fr) * | 1958-08-11 | |||
| US3222216A (en) * | 1962-06-04 | 1965-12-07 | Ibm | Process for affixing ohmic contacts to photoconductor elements |
| US3453501A (en) * | 1966-08-10 | 1969-07-01 | Philco Ford Corp | Metallization of silicon semiconductor devices for making ohmic connections thereto |
| US3545076A (en) * | 1967-08-22 | 1970-12-08 | Bosch Gmbh Robert | Process of forming contacts on electrical parts,particularly silicon semiconductors |
| FR2254879B1 (fr) | 1973-12-12 | 1977-09-23 | Alsthom Cgee | |
| US3993515A (en) * | 1975-03-31 | 1976-11-23 | Rca Corporation | Method of forming raised electrical contacts on a semiconductor device |
-
1977
- 1977-01-19 FR FR7701433A patent/FR2378354A1/fr active Granted
- 1977-12-30 IT IT3144277A patent/IT1089099B/it active
- 1977-12-30 BE BE1008619A patent/BE862496A/fr unknown
-
1978
- 1978-01-06 GB GB45478A patent/GB1542229A/en not_active Expired
- 1978-01-10 US US05/868,242 patent/US4155155A/en not_active Expired - Lifetime
- 1978-01-12 DE DE19782801153 patent/DE2801153A1/de not_active Withdrawn
- 1978-01-17 CA CA295,080A patent/CA1078528A/fr not_active Expired
- 1978-01-19 NL NL7800684A patent/NL7800684A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| BE862496A (fr) | 1978-06-30 |
| GB1542229A (en) | 1979-03-14 |
| NL7800684A (nl) | 1978-07-21 |
| FR2378354B1 (fr) | 1981-11-27 |
| DE2801153A1 (de) | 1978-07-20 |
| US4155155A (en) | 1979-05-22 |
| IT1089099B (it) | 1985-06-10 |
| FR2378354A1 (fr) | 1978-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1078528A (fr) | Procede de fabrication de semi-conducteurs de puissance a contacts presses | |
| US4694317A (en) | Solid state imaging device and process for fabricating the same | |
| JP5869204B2 (ja) | 光学素子用の金属トレース形成 | |
| EP1108677B1 (fr) | Procédé d'encapsulation hermétique in situ de microsystèmes | |
| EP0344058B1 (fr) | Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé | |
| JP2003526207A (ja) | 基板の２つの面間の電気的接続および製造工程 | |
| FR2691837A1 (fr) | Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication. | |
| EP1523762A2 (fr) | Procede de fabrication de film polymere conducteur anisotrope sur tranche de semi-conducteur | |
| FR2646018A1 (fr) | Dispositif semiconducteur et son procede de fabrication | |
| US5188970A (en) | Method for forming an infrared detector having a refractory metal | |
| EP0159208A1 (fr) | Procédé de fabrication de circuits électroniques de puissance miniaturisés | |
| EP3358616B1 (fr) | Protection de plot de connexion pour des applications de milieux hostiles | |
| US5679267A (en) | Dual etching of ceramic materials with an elevated thin film | |
| EP0269485B1 (fr) | Dispositif de mesure formant un fluxmètre et un capteur de température combinés, constitué d'une structure multicouche, procédé de fabrication d'un tel dispositif et structure multicouche | |
| FR2717308A1 (fr) | Dispositif de protection contre des surtensions dans des circuits intégrés. | |
| CA1157135A (fr) | Thyristor photocommande | |
| US6458682B2 (en) | Method of manufacturing a bump electrode semiconductor device using photosensitive resin | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2618254A1 (fr) | Procede et structure de prise de contact sur des plots de circuit integre. | |
| EP0079265B1 (fr) | Procédé de réalisation d'un socle pour le montage d'une pastille semiconductrice sur l'embase d'un boîtier d'encapsulation | |
| FR2495837A1 (fr) | Embase de microboitier d'encapsulation et microboitier comportant une telle embase | |
| EP0420405A2 (fr) | Circuit intégré comprenant des interconnexions | |
| EP0446125A1 (fr) | Composant semi-conducteur de puissance | |
| JP3638085B2 (ja) | 半導体装置 | |
| FR2621174A1 (fr) | Capacite integree dans un circuit hyperfrequence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MKEX | Expiry |