CH424323A - In Abschnitte unterteilter, binär rechnender Addierer - Google Patents

Description

      In    Abschnitte unterteilter, binär rechnender     Addierer       Eines der brennenden: Probleme, die bei der Ent  wicklung moderner Rechenautomaten auftreten, ist  das Problem der Erhöhung der Rechengeschwindig  keit, insbesondere die des     Addierers.    Nun kann die  Rechengeschwindigkeit eines     Addierers    entweder  durch Anwendung schnellerer Schaltmittel oder durch  Anwendung einer zweckmässigeren Schaltung gestei  gert werden. Die     Erfindung    bezweckt, die Erhöhung  der Rechengeschwindigkeit durch Anwendung des       zuletztgenannten    Mittels zu erreichen, jedoch ohne  dabei auf eine abschreckende Zahl von Schaltmitteln       zurückzugreifen.     



  Aus einem Artikel von O. J.     Bedry,         Carry        select          adder ,    in I. R. E: Trans. an     electr.        comp.        EC    11,  1962, Seiten 340-346, ist ein in Abschnitte unter  teilter, binär rechnender     Addierer    bekannt, dessen  jeder Abschnitt Signale empfängt, die mit einer Zahl  von     auffolgenden    Ziffern     x",        yk    (k - 1, 2 .... s;  s - Zahl der Ziffernstellen des Abschnitteis) der  beiden zu addierenden Zahlen x und y identifiziert  sind.

   Jeder Abschnitt besitzt zwei, unabhängig von  einander wirkende     Hilfsschaltstufen,    in denen der  Übertrag sich in bekannter Weise     auffolgend    über       sämliche        Ziffernstellen        fortpflanzt.    Eine dieser beiden.       Hilfsschaltstufen    liefert mit den Summenziffern     zk      identifizierte Signale, wenn der Eingangsübertrag ei  des Abschnittes gleich     a    ist, und die andere der  beiden     Hilfsschaltstufen    liefert mit den. Summen  ziffern     zizi    identifizierte Signale, wenn der Eingangs  übertrag ei des Abschnittes gleich 1 ist.

   Weiterhin  besitzt jeder Abschnitt Schaltmittel, die vom Ein-.       gangsübertragsignal    ei     gesteuert    werden und die ent  weder     diel    von einem oder die vom andern der bei  den     Hilfsschaltstufen    gebildeten Signale als     endgül-          tige        Summenziffernsignale    den Ausgangsklemmen des  Abschnittes     zuleiten.        Diei        Eingangsübertragsignale   <I>ei</I>  können in bekannter Weise in Eingangsübertrager-         zeugern    gebildet werden. Dies wurde beschrieben  von A.     Weinberger    und I.

   L.     Smith    im     Artikel     A       one        microsecond        adder        using        one        megacycle        cir-          cuitry     (I. R. A. Trans. an     electr.        comp.        EC    5, 1956,  S. 65-73), und in diesem Zusammenhang wird  auch auf die deutschen Patentschriften Nummern  <B>1096</B> 649 und 1 123 144 verwiesen.  



  Die Erhöhung der Rechengeschwindigkeit ist auf  den Umstand     zurückzuführen,    dass die     Hilfsschalt-          stufe    und die     Eingangsübertxagerzeuger    ihre Ein  gangssignale gleichzeitig empfangen und verarbeiten.  Wenn die     Eingangsübertragerzeuger    derart ausgebil  det sind, dass sie wenigstens ebenso schnell wie die       Hilfsschaltstufen    arbeiten, ist die     Rechenzeit    des       Addierers    gleich der der     Hilfsschaltstufen    der Ab  schnitte, vermehrt um die Zeit, die zur Steuerung der  Schaltmittel in den Ausgängen nötig ist.

   Dies liefert  offensichtlich eine Erhöhung der Rechengeschwin  digkeit gegenüber einem     Addierer,    bei dem der Sum  menerzeuger eines Abschnittes in Reihe mit einem       Eingangsübertragerzeuger    arbeitet.  



  Die     Erfindung    bezweckt, den Materialaufwand  zu verringern. Der erfindungsgemässe     Addierer    beruht  auf der Erkenntnis., dass es nicht notwendig ist, jeden  Abschnitt mit zwei nahezu gleichen     Hilfsschaltstufen     zu versehen, und vielmehr eine verhältnismässig wenig  Material beanspruchende     Schaltung    geschaffen werden  kann, die als     Eingangssignale    die in der     Hilfsschalt-          stufe    gebildeten     Signalei    und ein mit dem Eingangs  übertrag des betreffenden Abschnittes identifiziertes  Signal empfängt und aus diesen Signalen die end  gültigen     Summenziffersignale    bildet.  



  Der erfindungsgemässe, in Abschnitte unterteilte,  binär     rechnende    Addieren in welchem jeder Ab  schnitt einer     Anzahl        Zifferstellen    der zu addierenden       Zahlen    x und y entspricht, wobei in jedem Ab  schnitt, mit Ausnahme des sich auf die nieder-           wertigsten        Ziffern    beziehenden     Abschnittes,    ein in       einem        Eingangsübertragerzeuger        gebildetes    Signal ei  mit dem     Eingangsübertrag    an der niederwertigsten       Ziffernstelle    des fiten Abschnittes identifiziert wird,

    und     jeder        Abschnitt        eine    erste Schaltstufe enthält, in:  der aus den     Signalen,    welche aufeinanderfolgenden.       binären        Ziffern        x"    und     yi,    (k = 1, 2<B>...</B> s;

   s =     Zahl.     der     Ziffernstellen    des     fiten    Abschnittes) der Zahlen  x und y entsprechende erste     Hilfssignale     <I>ei,</I> =     xk        Q        yk    und     dk    =     xk        Yk     gebildet werden, ist dadurch gekennzeichnet, dass  jeder Abschnitt     eine    zweite Schaltstufe enthält, in  der aus den ersten     Hilfssignalen        ek,

          dk        in    sequenziel  ler Weise weitere     Hilfssignale    gebildet werden, so  wie eine dritte Schaltstufe,     in    der aus den weiteren       Hilfssignalen        in        sequenzieller    Weise, mit den     Ziffern          z1,        z2   <B>...</B> der     Summe        z    = x     +    y     identifizierte    Signale  gebildet werden     (Fig.    1).  



  Die Erfindung     wird    an Hand eines in den Zeich  nungen dargestellten Beispiels näher erläutert. Es  zeigen:       Fig.    1     ein.    Blockschema eines Abschnittes eines       Addierers    nach der     Erfindung,          Fig.    2 eine Übersicht der verwendeten.

       Boole-          algebraischen    Formeln,       Fig.    3 eine Schaltung für den     Hilfssignalerzeu-          ger,    die     Hilfsschaltstufe    und die     Modifizierschaltung,          Fig.    4 eine andere Anordnung für die     Modifizier-          schaltung.     



  In     Fig.    1 ist das Prinzip des fiten Abschnittes. des  erfindungsgemässen     Addierers    dargestellt. Dieser     Ab-          schnitt    hat sechs     Ziffernstellen,    aber dies ist natur  gemäss nicht     wesentlich.     



  In der Figur     ist        mit        1i    der     Hilfssignalerzeuger,     mit     2i    die     Hilfsschaltstufe,    mit     3i    die     Modifizier-          schaltung,    mit     4i    der     Eingangsübertragerzeuger    und  mit 5 der     Endübertragerzeuger    bezeichnet.  



  Der     Hüfssignalerzeuger        1i    empfängt die dem be  treffenden Abschnitt zugehörigen Signale     x1   <B>...</B>     x6,          Y1   <B>...</B>     y6    und     bildet    daraus die     Hilfssignale        dk    und     ek     (k = 1, 2... 6).

      Die     Hilfsschaltstufe    2i empfängt die     Hilfssignale          dk    und     ek    und     bildet    daraus die Signale     z1;0,    die mit  den     Summenziffern    identifiziert sind, falls der Ein  gangsübertrag des Abschnittes gleich 0 ist.  



  Die     Modifizierschaltung        3i    empfängt die     Signale          ei;,        zk0    und ein mit dem Eingangsübertrag des Ab  schnittes identifiziertes. Signal ei. Sie bildet daraus  die Signale     zk,    die mit den endgültigen     Summen-          ziffern    identifiziert sind.  



  Der     Eingangsübertragerzeuger        4i    empfängt die       Signale        dl"        ek    und ei und bildet daraus das mit dem  Eingangsübertrag des nächsten     Abschnittes    identifi  zierte Signal     .ei    + 1.  



  Wenn der     Addierer    einen     Endübertragerzeuger     5 besitzt, werden aus den     Hilfssignalen        dk    und     ek     zwei weitere     Hilfssignale        Pi    und     Qi    abgeleitet, die  dem     Endübertragerzeuger    5 zugeleitet werden, der  daraus den Endübertrag bildet.  



       Fig.    2 zeigt eine     übersicht    der Formeln, auf  denen eine mögliche Ausführungsform der Elemente       1i,    2;,<B>31,</B>     4i    und 5 basiert sein kann.  



  Die Formel (1) gibt eine Definition des     sogenann          ten         exclusiven    Oder  (mit dem Zeichen     (D    ange  deutet),     ausgedrückt    in der     Disjunktion    (mit dem  Zeichen V angedeutet),     in:    der Negation     (mit    einem       Strich    über dem betreffenden Buchstaben angegeben)  und in der     Konjunktion    (als Produkt geschrieben).  



  Die     Formeln    (2) bis. (6) geben einige für das   exklusive Oder  geltende     Rechenregeln    an.  



  Die     Formeln    (7) bis (11) geben die Bedeutung  von     einigen    im nachfolgenden eingeführten     Hilfs-          grössen    an. Dabei ist angenommen, dass der fite  Abschnitt     s-Ziffernstellen    hat, die von der     pten    zur       qten        Ziffernstelle    reichen, und dass der     Addierer     insgesamt     r-Abschnitte    besitzt.  



  Die     Formeln    (12) und (13) lassen sich unmittel  bar aus den     Formeln    (7) und (8) ableiten.  



  Die     Formeden    (14) geben die     übertragssignale        in     der     Hilfsschaltstufe    (falls der     Eingangsübertrag     gleich 0 ist) an und lassen sich mit     Hilfe    der Formel  (12) leicht aus der bekannten Formel:

           e1: ,    k + 1 -     xkYk    V     xlceko    -1, k V     Ykelc         -1,    k -     dk    V     ekl        e1,         -1,1:       (wobei     ei,'    =     xk    V     yi;)    ableiten.  



  Die     Formeln    (15) geben die von der     Hilfs-          schaltsiufe        gelieferten        Summenziffernsignale        zk0    an.  Sie drücken aus, dass eine     Summenziffer        dann    und  nur dann gleich 1 ist, wenn von den drei     Ziffern          xk,        yk    und     ckfl        -1,k        eine    oder drei gleich 1 sind.  



  Die     Formeln    (16) lassen sich mit     Hilfe    der  Formel (12)     unmittelbar    aus, den     Formeln    (15) ab  leiten.  



  Die Formel (17) ist eine     bekannte    Formel für  das im     überrtragserzeuger    des Abschnittes zu     bildende          Übertragssignal,    das als     Eingangsübertragssignal    für  den     nächten        Abschnitt    dient. Die Formel lässt sich  aus den     Formeln    (14) ableiten,     vorausgesetzt,    dass  man die erste dieser     Formeln    durch       e12     =     dl    O<I>ei</I> ei    ersetzt.

   Die Formel (18) ist eine abgekürzte Form  der Formel (17), bei der von den     Formeln    (10) und  (11) Gebrauch gemacht ist.    Die Formel (19) ist eine bekannte Formel für  das     Endübertragssignal.     



  Die     Formeln.    (20) geben die endgültigen     Sum-          menziffernsignale    an, die; in der     Modifizierschaltung     aus den     Summenziffernsignalen    gebildet werden.

    Diese     Formeln    drücken aus, dass eine     endgültige        Sum-          menziffer        zk        dann    und nur dann gleich 1 ist, wenn:

    entweder die     Summenziffer        zk0    gleich 0 ist und  sämtliche vorangehenden     Summenziffern        zok-1.    ..     z1      und auch der Eingangsübertrag<B>ei</B> des Abschnittes  gleich 1     sind;

      oder die     Summenziffer        z1,0    gleich 1 ist  und nicht     sämtliche    vorangehenden     Summenziffern          z01,-1...        z10    und der     Eingangsübertrag        ei    des Ab-      Schnittes gleich 1 sind (also wenigstens eine dieser  Ziffern oder der Eingangsübertrag     c;    gleich 0 ist).  



  Im Zusammenhang mit den vorangehenden For  meln lässt sich die Formel       zk    =     zk0        O+        z10    z20<B>...</B>     z0,;    1 C;  auf die im letzten     Glied    der letzten Formeln (20)  angegebene Form bringen.  



  Die     Formeln    (21) geben die Bildungszeiten  einiger in den Schaltungen 1;, 2; und 3; auftretender  Hilfssignale, wobei die Bildungszeit eines Signals     ct     mit t     (a)    angegeben ist. Die Bildungszeit eines einzi  gen Tores     (Und-Tores,    exklusiven Oder-Tores,       Nicht-Tores    usw.) ist dabei als Einheit     angenommen,     so dass<I>t</I>     (dl,)   <I>= t</I>     (ei;)   <I>= 1.</I> In der oben erwähnten  Literatur wurde: nachgewiesen, dass der Eingangs  übertrag eines Abschnittes über 5 Tore gebildet wer  den kann. Aus, diesem Grund ist t (c;) gleich 5 ge  setzt.

   Es gibt natürlich auch Schaltungen, bei denen  t (c;) einen andern, insbesondere grösseren, Wert hat,  aber für die weiteren Betrachtungen ist dies nur von  untergeordneter     Bedeutung.    Wenn die     übertrags-          signale        cok-l,k    in der     Hilfsschaltstufe        auffolgend    ge  mäss den     Formeln    (14) gebildet werden, ist t     (COk    _     1,        k)     gleich 2k-3.

       Wenn    die Hilfssignale     Dk    in der Modi  fizierschaltung     auffol'gend    gemäss der Formel       Dk    -     ei,-,        Dk-1     gebildet wurden, ist<I>t</I>     (Dk)        gleich   <I>k + 4.</I>  



  Auf Grund der kommutativen und distributiven  Eigenschaften des  exklusiven     Oders     (Formeln 5),  <I>t</I>     (zs)    =     max        t1        (zs),   <I>t2</I>     (z,),        t3        (z,)    =     max     wie es die erste der     Formeln    (23) für t     (z,)    angibt.  Die übrigen     Formeln    findet man in ähnlicher Weise.

         Fig.    3 zeigt eine Schaltung für den Hilfssignal  erzenger 1;, die     Hilfsschaltstufe    2; und die     Modifi-          zierschaltung    3;, wobei das Schaltbild der     Modifizier-          Schaltung    der ersten der Formeln (22) entspricht.  



  Der     Hilfssignalerzeuger    1; besitzt mehrere exklu  sive Oder-Tore 6, 7, 8, 9 . . ., welche die     Hilfssignale     <I>ei, e2, e3, e4 ...</I> bilden, und mehrere Und-Tore 10,  11, 12, 13 ..., welche die     Hilfssignale        dl,   <I>d2, d3,</I>       d4...    bilden.  



  Die     Hilfsschaltstufe    2; besitzt mehrere exklusive  Oder-Tore 14, 15, 16..., welche die Signale  z02 - e2     O+        c012    ,  z03 - e3 +     c023,          Z04    -     e4    +     C034   <B>...</B>  



  bilden, mehrere Und-Tore 17, 18, 19 ..., welche  die Signale e2     C012,    e3 c023, e4 C034 bilden und mehrere  exklusive Oder-Tore 20, 21, 22..., welche     diel    Si  gnale  <B>Co 23</B> - d2     (D    e2     C'12,     <B>CO</B> 34<I>- d3</I> O e3     C023    ,       C'45   <I>- d4</I> O     e4        CO34   <B>...</B>  bilden.    lässt sich der Ausdruck für das endgültige Summen  ziffernsignal in drei Formen schreiben.

   Jedem der  drei Ausdrücke für     zk    entspricht ein bestimmtes  Schaltbild der     Modifizierschaltung.    Die Arbeits  geschwindigkeiten der so erzielten Schaltungen sind  aber nicht unter allen Umständen gleich. Die For  meln (22) geben die drei gleichwertigen Formen der  Formeln (20) und die Formeln (23) die Bildungszeit  des     Summenziffernsignals    an der bedeutsamsten       Ziffernstelle    des Abschnittes für jeder dieser drei  Schaltungen.  



  Aus den drei Ausdrücken für t     (z')    leitet man:  ohne weiteres ab, dass die auf der ersten der     Formeln     (22) beruhende Schaltung für k     G    7 und die auf der  der zweiten der Formeln (22) beruhende Schaltung  für<I>k > 7</I> die kürzeste Bildungszeit hat. Für<I>k = 7</I>  haben diese Schaltungen die     gleiche    Bildungszeit.  



  Die Formeln für t     (z,)    lassen sich wie folgt ab  leiten: Betrachten wir beispielsweise die erste der drei       Formeln    für t     (z,).    Hinsichtlich der Bildung der Si  gnale es,     C05-"'    und     D,    gibt es drei Möglichkeiten.:  Die Bildungszeit des Signals     z,    ist von der Bil  dungszeit des Signals     e'    abhängig; in diesem Falle  ist     ti(zs)    = 1+1+1=3.  



  Die Bildungszeit des Signals     z,    ist von der Bil  dungszeit des Signals     c0,-1,,    abhängig; in diesem Fall  ist t2     (z,)    = 2s - 3 + 1 + 1 - 2s -1.  



  Die Bildungszeit des Signals     z,    ist von der Bil  dungszeit des Signals     D,    abhängig; in diesem Falle  ist     t3(z3)=s+4+1=s+5.     



  Aus diesen drei Ergebnissen folgt, dass  (3, 2s-1,<I>s + 5)</I> =     max    (s + 5,<I>2s -1),</I>  Die     Modifizierschaltung    3; besitzt mehrere     Und-          Tore    23, 24, 25 . . ., welche die Signale<I>D2 _= e;

  ,</I>       Dl   <I>-</I>     e1   <B><I>ei,</I></B><I> D3 -</I>     e2        D2,   <I>D4 - e3</I>     D3   <B>...</B> bilden,  und mehrere exklusive Oder-Tore (26<B>...</B> 29), welche  die Signale       Z1    -     ei        O+        D1    -     z 1    0     D1,          z2-    (e2<B>(D</B>     c012)        O+        D2-        z02OeD2,

            Z3        c    (e3     (@        C123)        B    D3              Z13        G)    D3 . ..  



  bilden. Letztere Schaltung entspricht der ersten der  Formeln (22).  



       Fig.    4 zeigt ein Schaltbild für die Modifizier  schahung     3;,    welche der zweiten der Gleichungen  (22) entspricht. Ein Unterschied gegenüber der in       Fig.    3 dargestellten     Modifizierschaltung    besteht darin,  dass diejenige nach     Fig.    4 nicht die Summenziffern  signale     zok,    sondern die; sich in der     Hilfsschaltstufe     fortpflanzenden     übertragsignale    empfängt.

   Die Mo  difizerschaftung nach     Fig.    4     besitzt    mehrere     Und-          Tore    30, 31, 32, 33 . . ., welche Signale  <I>D2 -</I>     e1        Dl   <I>-</I>     e1        ei,     <I>D3 - e2</I>     D2,     <I>D4 = e3 D3,</I>  <I>D5 - e4 D4</I><B>...</B>      bilden, mehrere     exklusive    Oder-Tore 34, 35, 36,  37 . .

   ., welche     die        Signale    ei     O+    Dl,<I>e2</I>     O+   <I>D2,</I> e3     O+    D3,  e4     O+    D4 . . . bilden, und mehrere     exklusive    Oder-Tore  38, 39, 40..., welche die Signale  z2 - (e2     (D   <I>D2)</I>     (3        c112,     z3 - (e3     ED    D3)     (@        C'23,     z4 - (e4     (D    D4)     (D        C'34   <B>...</B>       bilden.  

Claims (1)

1. PATENTANSPRUCH In Abschnitte unterteilter, binär rechnender Addiere,, in welchem jeder Abschnitt einer Anzahl Zifferstellen der zu addierenden Zahlen x und y ent spricht, wobei in jedem Abschnitt, mit Ausnahme des sich auf die niederwertigsten Ziffern beziehen den Abschnittes,

   ein in einem Eingangsübertrag erzeuger gebildetes Signal ci mit dem Eingangsüber trag an der niederwertigsten Zifferstelle des iten Abschnittes identifiziert wird und jeder Abschnitt eine erste Schaltstufe enthält, in der aus den Signalen, welche aufeinanderfolgenden binären Ziffern xk und yk (k = 1, 2<B>...</B> s;

   s = Zahl der Ziffernstellen des iten Abschnittes) der Zahlen x und y entsprechen, erste: Hilfssignale ek = x" (D yk und dl, - xk yk ge- bildet werden, dadurch gekennzeichnet, dass jeder, Abschnitt eine zweite Schaltstufe enthält,

   in der aus den ersten Hilfssignalen ei" dk in sequenzieller Weise weitere Hilfssignale gebildet werden, sowie eine dritte Schaltstufe, in. der aus den weiteren Hilfssignalen in sequenzieller Weise, mit den Ziffern z1, z2. .. die Summe z = x -f- y identifizierte Signale gebildet werden (Fig. 1). UNTERANSPRÜCHE 1.

   Addiere, nach Patentanspruch, dadurch get- kennzeichnet, dass die weiteren Hilfssignale in der zweiten Schaltstufe gemäss den Formeln EMI0004.0066 <B>CO</B> <SEP> 12 <SEP> = <SEP> dl, <SEP> C123 <SEP> = <SEP> d2 <SEP> O <SEP> e2 <SEP> C112, <SEP> C134 <SEP> - <SEP> d3 <SEP> <B><I>(D</I></B> <SEP> e3 <SEP> C'23 <SEP> <B>...</B> <tb> zol <SEP> - <SEP> ei, <SEP> z02 <SEP> = <SEP> e2 <SEP> (@ <SEP> C'12, <SEP> z13 <SEP> = <SEP> e3 <SEP> C'23 <SEP> <B>...</B> <tb> gebildet <SEP> werden <SEP> und <SEP> dass <SEP> in <SEP> der <SEP> dritten <SEP> Schaltstufe <tb> die <SEP> mit <SEP> den <SEP> Ziffern <SEP> der <SEP> Summe <SEP> identifizierten <SEP> Signale <tb> gemäss <SEP> den <SEP> Formeln <tb> <I>Dl <SEP> - <SEP> Ci,

   <SEP> D2 <SEP> - <SEP> ei <SEP> D1,</I> <SEP> D3 <SEP> - <SEP> e2 <SEP> <I>D2</I> <SEP> <B>...</B> <tb> zi <SEP> - <SEP> zli <SEP> (B <SEP> Dl, <SEP> z2 <SEP> <I>= <SEP> z12 <SEP> (9 <SEP> Dg,</I> <SEP> z3 <SEP> - <SEP> z13 <SEP> (B <SEP> D#3 <SEP> <B>...</B> <tb> gebildet <SEP> werden <SEP> (Fig. <SEP> 3). <tb> 2.

   <SEP> Addiere, <SEP> nach <SEP> Patentanspruch, <SEP> dadurch <SEP> ge kennzeichnet, <SEP> dass <SEP> die <SEP> weiteren <SEP> Hilfssignale <SEP> in <SEP> der <tb> zweiten <SEP> Schaltstufe <SEP> gemäss <SEP> den <SEP> Formeln <tb> CO12 <SEP> = <SEP> dl, <SEP> C'23 <SEP> - <SEP> d2 <SEP> O <SEP> e2 <SEP> C'12, <SEP> <I>C'34 <SEP> = <SEP> d3</I> <SEP> <B>(D</B> <SEP> e3 <SEP> C023 <SEP> <B>...</B> <tb> gebildet <SEP> werden <SEP> und <SEP> dass <SEP> in <SEP> der <SEP> dritten <SEP> Schaltstufe <tb> die <SEP> mit <SEP> den <SEP> Ziffern <SEP> der <SEP> Summe <SEP> identifizierten <SEP> Signale <tb> gemäss <SEP> den <SEP> Formeln <tb> <I>Dl <SEP> - <SEP> Ci,</I> <SEP> D2 <SEP> - <SEP> ei <SEP> D1, <SEP> <I>D3 <SEP> - <SEP> e2 <SEP> D2</I> <SEP> <B>...</B> <tb> z1 <SEP> - <SEP> ei <SEP> O <SEP> D1, <tb> <I>z2 <SEP> - <SEP> (e2 <SEP> O+</I> <SEP> D2) <SEP> O+ <SEP> c 12,

   <tb> z3 <SEP> = <SEP> (e3 <SEP> (B <SEP> D3) <SEP> e <SEP> C'23 <SEP> <B>...</B> <tb> gebildet <SEP> werden <SEP> (Fig. <SEP> 4). <tb> 3. <SEP> Addiere, <SEP> nach <SEP> Patentanspruch, <SEP> dadurch <SEP> ge kennzeichnet, <SEP> dass <SEP> die <SEP> weiteren <SEP> Hilfssignale <SEP> in <SEP> der <tb> zweiten <SEP> Schaftstufe <SEP> gemäss <SEP> den <SEP> Formeln <tb> C312 <SEP> = <SEP> dl, <SEP> C223 <SEP> <I>- <SEP> d2 <SEP> O</I> <SEP> e2 <SEP> C312, <SEP> C234 <SEP> = <SEP> d3 <SEP> O <SEP> e3 <SEP> C223 <SEP> <B>...</B> <tb> gebildet <SEP> werden. <SEP> und <SEP> dass <SEP> in <SEP> der <SEP> dritten <SEP> Schaltstufe <tb> die <SEP> mit <SEP> den <SEP> Ziffern <SEP> der <SEP> Summe <SEP> identifizierten <SEP> Signale <tb> gemäss.

   <SEP> den <SEP> Formeln <tb> <I>Dl <SEP> - <SEP> ci, <SEP> D2 <SEP> - <SEP> ei <SEP> D1, <SEP> D3 <SEP> = <SEP> e2 <SEP> D2</I> <SEP> <B>...</B> <tb> z1 <SEP> - <SEP> Dl <SEP> O <SEP> ei, <tb> ,Z2 <SEP> = <SEP> (C'12 <SEP> <B>(B</B> <SEP> D2) <SEP> (3 <SEP> e2, <tb> z3 <SEP> - <SEP> (C123 <SEP> fl <SEP> D3) <SEP> <B><I>(D</I></B> <SEP> e3 <SEP> <B>...</B> <tb> gebildet <SEP> werden.