Anordnung zur Umwandlung eines reinen Binärcodes in einen Binär-Dezimal-Code Das Hauptpatent betrifft eine Anordnung zur Um wandlung eines reinen Binärcodes in einen Binär-Dezi- mal-Code, bei der ein erster Binärzähler vorgesehen ist, dessen Zählerstand mit dem binären Eingangssignal in einer Vergleichseinrichtung verglichen und entspre chend dem Vergleich über einen Taktgeber eingestellt wird, bei welcher Anordnung parallel zu diesem ersten Zähler als zweiter Zähler ein Dezimalzähler vorgese hen ist und bei .der die Einstellimpulse für den ersten Zähler auch dem zweiten Zähler zugeführt werden,
wobei durch logische Schaltungen Impulse entweder unterdrückt oder Hilfs-Zählereingängen derart zuge führt werden, dass der sich aus der Umwandlung erge bende Fehler 1,2 Bit nicht übersteigt. Die mit dieser Anordnung erzeugten Werte können in einigen Fällen aber noch nicht ausreichend genau sein, bzw. es kann die Codierzeit zu lange werden.
Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Anordnung zu schaffen, mit der die Ge nauigkeit bzw. die Einstellgeschwindigkeit vergrössert werden kann. Dies wird erfindungsgemäss dadurch er reicht, dass Mittel vorhanden sind, durch welche ein zelne dem zweiten Zähler zugeführte Einstellimpulse vervielfacht werden.
Gemäss weiterer Ausbildung der Erfindung werden die vervielfachten Einstellimpulse auch an eine Kor rekturschaltung angelegt, die einen Hilfszähler enthält und nach dem Abgleich gibt die Korrekturschaltung einen zusätzlichen Impuls ab, wenn die Stellung des Hilfszählers in einen bestimmten Wertbereich fällt.
Die Erfindung wird nun anhand der in den beilie genden Zeichnungen dargestellten Ausführungsbei spiele näher erläutert. Es zeigen: Fig. 1 ein Blockschaltbild des Codewandlers, Fig.2 eine Erläuterung der Arbeitsweise des Impulsvervielfachers, Fig.3 ein Impulsdiagramm zur Erläuterung der Arbeitsweise der Korrekturschaltung, Fig.4 ein Blockschaltbild einer abgewandelten Ausführung der Korrekturschaltung, und Fig.5 ein Impulsdiagramm für ein bestimmtes Signal.
Da bei dem hier gewählten Ausführungsbeispiel eine andere Aufteilung des Zählers als bei dem Hauptpatent gewählt ist, werden zuerst die Grundlagen für dieses Beispiel erläutert. Spaltet man ein die Win kelwerte von 0 bis 360 darstellendes binäres Signal mit fünfzehn Stellen in drei Gruppen zu je fünf Stellen auf, dann hat die gewichtigste Gruppe als kleinste Quantisierungseinheit den Wert 11,25 , die mittlere Gruppe den Wert 0,351562 und die kleinste Gruppe den Wert 0,010986 . Prüft man nun, wie oft die jeweils kleinste Quantisierungseinheit in jedem zugehö rigen Fünferblock vorhanden ist, dann ergibt sich der Gesamtwert des Signals durch die Addition der Werte a. 11,25 + b. 0,351562 + c. 0,010986 .
Die Werte a, b und c können alle Zahlen zwischen 0 und 31 (25) einnehmen. Zerlegt man die Quantisie- rungseinheiten weiter in folgender Weise, nämlich 11,25 10'+1'+2.0,1'+5. 0,01 0,351562 .; 3.0,1 +5.0,01 +3.0,0005 0,010986 0,01 +2.0,0005 dann hat man die Möglichkeit, die Dekaden eines Binär-Dezimalzählers in der gleichen Weise anzu steuern. Jeder Impuls auf die gewichtigste Fünfer gruppe des Binärzählers verursacht also z.
B. einen Impuls auf die 10 -Dekade, einen Impuls auf die 1 -Dekade, zwei Impulse auf die 0,1 -Dekade und fünf Impulse auf die 0,01 -Dekade. Von den Impulsen auf die mittlere und kleinste Fünfergruppe müssen zusätz lich in geeigneter Weise die 0,0005 -Werte abgeleitet und ausgewertet werden.
Der durch die angegebene Auf- bzw. Abrundung entstehende Fehler ist ausreichend klein. Er liegt ma- ximal zwischen + 32.0,000014 .; + 0,0005 und -32.0,000062 @ -0,002 , also für fünfzehn Stellen bei +1/.o Bit und 1/5 Bit.
In der Fig. 1 ist das vollständige Prinzipschaltbild eines Codewandlers für fünfzehn Stellen dargestellt. Das am Eingang E anliegende binäre Signal wird in den Vergleichern V1, V2 und V3 mit der Stellung des Binärzählers Z verglichen. Der Binärzähler Z ist in drei Fünfergruppen aufgeteilt, und jeder Fünfergruppe ist ein Vergleicher zugeordnet. Wird in einem Verglei- cher eine Ungleichheit festgestellt, so wird ein Krite rium abgegeben, das über die ODER-Schaltung 02 den Rückstellkreis R betätigt.
Von diesem Rückstellkreis aus werden dann sämtliche Zähler und die Flip-Flop- Schaltung FFl zurückgestellt. Infolge der Rückstellung können jetzt ein, zwei oder alle drei Vergleicher V1 bis V3 ein Signal abgeben. Durch ein Signal vom Verglei- cher V1 werden die UND-Schaltungen U2 und U3 ge sperrt, so dass die Impulse vom Taktgeber TG über die UND-Schaltung U1 nur die höchstwertigste Gruppe des Zählers Z steuern. In den Zählern sind zur Verein fachung der Darstellung nur die Potenzen von 2 ange schrieben.
Die an diesen Zählerteil angelegten Impulse gelangen gleichzeitig über die ODER-Schaltung 05 an die 10 -Dekade D3, über die ODER-Schaltung 06 an die 1 -Dekade D2 und über die ODER-Schaltung 09 an den Impulsvervielfacher M. Dieser Impulsvervielfa- cher enthält vier Laufzeitglieder mit der Verzögerung r. Die an den verschiedenen Punkten erscheinenden Impulse gelangen über die ODER-Schaltung 03 und eine weitere Verzögerungsschaltung mit der Verzöge rungszeit
EMI0002.0034
über die ODER-Schaltung 08 an die 0,01 -Dekade D0.
Im Impulsvervielfacher M findet neben dieser Verfünffachung des Eingangsimpulses auch noch eine Verdoppelung statt. Die an zwei Punkten der Verzöge rungseinrichtung auftretenden Impulse werden über die ODER-Schaltung 04 und 08 an die 0,1 -Dekade Dl an gelegt. Die UND-Schaltungen U5 und U6 sind durch das Signal von der Vergleichseinrichtung V1 gesperrt. Die Vervielfachung der Impulse ist in Fig. 2 noch aus führlicher dargestellt und wird im Zusammenhang mit dieser nochmals erläutert werden.
Wenn jetzt vom Vergleicher V1 für die gewichtig ste Fünfergruppe Gleichheit festgestellt wird, dann wird das Ausgangssignal beendet. Damit kann jetzt das Ausgangssignal vom Vergleicher V2 an der UND- Schaltung U2 wirksam werden, und die Taktimpulse werden für die mittlere Fünfergruppe des Zählers frei gegeben. Die auf diese mittlere Gruppe des Zählers ge langenden Impulse werden über die ODER-Schaltung 09 an den Impulsvervielfacher angelegt und dort ver fünffacht und verdreifacht, da die UND-Schaltung U6 jetzt entsperrt ist.
Die verfünffachten Impulse werden wiederum an die 0,01 -Dekade D0 angelegt, und die verdreifachten Impulse an die 0,1 -Dekade Dl. Der dreifache Impuls wird auch über die jetzt entsperrte UND-Schaltung U5 und die ODER-Schaltung 01 an die Korrekturschaltung K angelegt.
Diese Schaltung enthält als wichtigsten Teil einen Dekadenzähler. Nach den ersten zehn Eingangsimpulsen, von denen jeder 0,0005 entspricht, wird vom Ausgangsimpuls der De- kade eine monostabile Kippschaltung MF angestossen und von dieser mit der vorgegebenen Verzögerung die Flip-Flop-Schaltung FF1 betätigt, deren Ausgangssi gnal die UND-Schaltung U4 zur Freigabe vorbereitet.
Durch die Verzögerung gelangt der die Freigabe bewir kende Impuls aber nicht über die UND-Schaltung U4 auf die 0,01 -Dekade. Der nach den nächsten zehn Impulsen auftretende Ausgangsimpuls gelangt über die jetzt vorbereitete UND-Schaltung U4 auf die 0,01 - Dekade und schaltet diese um eine Stelle weiter. Dieser Impuls schaltet über die monostabile Kippschaltung die Flip-Flop-Schaltung FFl mit der gleichen Verzögerung wieder zurück, so dass der nach den nächsten zehn Impulsen wiederum auftretende Ausgangsimpuls nicht weitergeleitet werden kann.
Durch diese Korrektur schaltung wird eireicht, dass nach je zwanzig 0,0005 Impulsen ein Impuls auf die 0,01 -Dekade gegeben wird.
Wenn auch in der zweiten Gruppe Gleichheit be steht, schaltet der Vergleicher V2 sein Ausgangssignal ab, und das Ausgangssignal vom Vergleicher V3 gibt jetzt die UND-Schaltung U3 für die Taktimpulse auf die kleinste Fünfergruppe frei. Jeder an diese Zähler gruppe angelegte Impuls gelangt auch direkt an die 0,01 -Dekade D0 und verdoppelt an die Korrektur schaltung.
(Einmal direkt an die ODER-Schaltung 01 und einmal nach Verzögerung um z.) Nachdem auch in dieser Gruppe Gleichheit besteht (ODER-Schaltung 02 gibt kein Signal mehr ab) wird nach einer Verzöge rungszeit von 8 r das Sperrpotential von der UND- Schaltung U7 abgeschaltet, und die Korrekturschaltung K gibt infolge der Stellung der Flip-Flop-Schaltung FFl jetzt einen Impuls auf die 0,01 -Dekade ab, wenn zwischen zehn und neunzehn Impulse gespeichert sind. Dadurch entsteht ein Fehler von max. +0,005 und -0,0045 .
Zusammen mit den Aufrundungsfehlern er geben sich daher Fehler zwischen +0,006 und -0,007 , also von max. rund 1 Bit bei fünfzehn Stel len.
Bei jeder Änderung des Eingangssignales erfolgt eine allgemeine Rückstellung und Umcodierung des neuen Eingangswertes. Wenn bei der Umcodierung ein Fehler aufgetreten sein sollte, würde der falsche Wert so lange im Dezimalzähler stehen bleiben, wie sich das Eingangssignal nicht ändert. Deshalb wird die Um wandlung laufend auch dann wiederholt, wenn sich das Eingangssignal nicht geändert hat. Zu diesem Zweck ist ein. Wiederholtaktgeber S vorgesehen, der regelmäs- sig, z.
B. fünfmal pro Sekunde, den Rückstellkreis an- stösst und damit eine neue Wandlung einleitet.
Die in der Schaltung viel verwendeten Verzöge rungsschaltungen z verhindern das Aufeinandertref- fen von zwei Impulsen an einer ODER-Schaltung, so dass kein Impuls verloren gehen kann. Durch die grösstmögliche Verzögerung in der Anordnung ergibt sich, dass die Periode für die Impulse vom Taktgeber TG gleich oder grösser als 8 z sein muss und dass die Dauer eines Einzelimpulses kleiner als
EMI0002.0099
sein muss. Vom zentralen Taktgeber werden für die Umwandlung des höchsten Zahlenwertes (215) nur 93 Zählimpulse benötigt.
Dadurch lassen sich auch mit niedriger Taktfrequenz sehr kurze Umwandlungszeiten erreichen. In der Fig. 2 ist der Impulsvervielfacher herausge zogen dargestellt, und zu jedem Punkt sind die entspre chenden Impulse in ihrer Zeitlage dargestellt. Den Dreifachimpuls erhält man durch Zusammenfassung der Ausgangssignale der UND-Schaltung U9 und der ODER-Schaltung 010, wie es in Fig. 1 dargestellt ist.
In der Fig. 1 ist die ODER-Schaltung so ausgebil det, dass an sie auch die Ausgangsimpulse der UND- Schaltung U9 angelegt werden.
In der Fig. 3 ist noch ein Diagramm zur Erläute rung der Arbeitsweise der Korrekturschaltung K darge stellt. In der Zeile a sind die an den Zähler angelegten Impulse dargestellt, in der Zeile b die Ausgangsimpulse aus der Zähldekade von K, d. h. jeder zehnte Impuls, der dann die monostabile Kippschaltung MF anstösst (Zeile c) und dabei die Verzögerung schafft. In der Zeile d ist das Ausgangssignal der bistabilen Kippstufe FF1 dargestellt, und man erkennt, dass nur bei jedem zwanzigsten Impuls ein Impuls von der UND-Schal- tung U4 weitergegeben wird, wie es die Zeile e zeigt.
Mit nur geringfügigem Mehraufwand kann man die Korrekturschaltung K auch aus zwei Dekaden auf bauen, wie Fig. 4 zeigt. Dieser Aufbau ist dann günsti ger, wenn vorgefertigte Dekaden benutzt werden. Durch die Flip-Flop-Schaltung FF2 werden die UND Schaltungen U8 und U9 gesteuert, so dass die von der ODER-Schaltung 01 kommenden Impulse jeweils auf die richtige Dekade gelangen. Für den nach Abschluss einer Umsetzung abzugebenden Impuls wird die Stel lung der Flip-Flop-Schaltung FF2 ausgewertet.
In der Fig.5 ist das Impulsdiagramm für das Signal 000010001100001 dargestellt. Die geschwärzten Impulse sind diejenigen, die nach Abgleich in den ein zelnen Dekaden gespeichert sind, und mit einem Pfeil ist jeweils der Übergang von einer Dekade auf die an dere gekennzeichnet, beziehungsweise die Abgabe eines Impulses aus der Korrekturschaltung, da zum Schluss des Abgleichs mehr als zehn Impulse gespeichert waren. Für dieses Signal wird also der Wert 12,32 an gezeigt, während der wirkliche Wert 12,3153 beträgt. Der Fehler beträgt in diesem Fall also +0,0047 .