CH497046A - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
CH497046A
CH497046A CH1582267A CH1582267A CH497046A CH 497046 A CH497046 A CH 497046A CH 1582267 A CH1582267 A CH 1582267A CH 1582267 A CH1582267 A CH 1582267A CH 497046 A CH497046 A CH 497046A
Authority
CH
Switzerland
Prior art keywords
insulating layer
semiconductor
dopant
semiconductor surface
impregnated
Prior art date
Application number
CH1582267A
Other languages
English (en)
Inventor
Ruechardt Hugo Dr Dipl-Phys
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of CH497046A publication Critical patent/CH497046A/de

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials

Landscapes

  • Led Devices (AREA)

Description


  
 



  Verfahren zum Herstellen einer Halbleiteranordnung
Bei der Herstellung von Halbleiterbauelementen ist es zweckmässig, die Halbleiteroberfläche mit einer isolierenden Schutzschicht, vorzugsweise aus anorganischem Material, zu bedecken, welche die   pn-tJbergänge    vor Störungen aus der Umgebung schützt. Bevorzugt verwendet man Stoffe wie   SiO2    bzw. Si3N4 oder ein Glas. Diese Schutzschichten können auch während der Herstellung der Halbleiteranordnung eine wichtige Rolle spielen. Ein Beispiel stellt die Verwendung als Maskierung gegen ein lokal unerwünschtes Eindringen eines aus der Gasphase dargebotenen Dotierungsstoffes, z. B.



  bei der bekannten Planartechnik, dar.



   Mitunter erscheint es nun als zweckmässig, solche isolierenden Schutzschichten mit einer lokal unterschiedlichen Dotierung zu versehen. Eine solche Dotierung kann z. B. irgendwelchen Einflüssen der Schutzschicht auf die Dotierung des darunterliegenden Halbleitermaterials entgegenarbeiten. Um dies zu erreichen, könnte man in die bereits auf der Halbleiteroberfläche aufgebrachte Isolierschicht gasförmiges Dotierungsmaterial in lokal unterschiedlicher Weise eindiffundieren, wobei man die Stellen der Isolierschicht sowie der Oberfläche des Halbleiters, die gegen ein Eindringen dieses Dotierungsstoffes geschützt werden sollen, in bekannter Weise mit einer Maske oder einer Schablone abdeckt. Man erhält jedoch auf diese Weise in der Isolierschicht eine von aussen nach innen abnehmende Konzentrationsverteilung des eingebrachten Dotierungsstoffes, die vielfach unerwünscht ist.

  Es bereitet auch ferner erhebliche technische Schwierigkeiten, die für einen solchen Diffusionsprozess benötigte Maskierung (aufgelegte Schablonen sind aus verschiedenen Gründen ungünstig so als Masken, d. h. aufgedampfte oder durch Oxydation oder epitaktische Prozesse erzeugte Beläge der Halbleiteroberfläche) wieder von der Oberfläche der Isolierschicht zu entfernen, obgleich eine solche Entfernung aus elektrischen Gründen (unerwünschte Kapazitätswirkungen) als zweckmässig erscheint.



   Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteroberflächen, welches dadurch gekennzeichnet ist, dass eine Halbleiteroberfläche zunächst in unterschiedlicher Weise mit mindestens einem Dotierungstoff imprägniert wird, dass dann auf diese Halbleiteroberfläche eine Isolierschicht aus anorganischem Material erzeugt und der Dotierungsstoff der imprägnierten Halbleiteroberfläche in diese Isolierschicht mit einer der unterschiedlichen Imprägnierung entsprechenden unterschiedlichen Verteilung eingebaut wird. Ausserdem betrifft die Erfindung eine Halbleitervorrichtung, welche nach diesem Verfahren hergestellt ist. Der Begriff  Dotierungsstoff  braucht sich im vorliegenden Fall nicht mit dem Begriff der für Halbleiterzwecke üblichen Dotierungsstoffe decken.

  Eine wesentliche Voraussetzung ist, dass der Dotierungsstoff tatsächlich in die Isolierschicht eingebaut werden kann, wobei es häufig genügt, wenn das Eindringen nur in einer Stärke von Bruchteilen eines   ,u    z. B.   100-1000      Ä    erfolgt.



   In vielen Fällen handelt es sich bei dem Einbau des Dotierungsstoffes in die Isolierschicht um einen echten Diffusionsvorgang, wobei häufig die Diffusionsgeschwindigkeiten in der Isolierschicht merklich kleiner als in dem Halbleiter sind. Es darf an dieser Stelle nicht   übersehen    werden, dass bei den normalerweise zum Eindiffundieren in Halbleiter anzuwendenden Temperaturen die Isolierschicht als Maskierung für den angewandten Dotierungsstoff wirkt. Dies bedeutet, dass man entweder höhere Temperaturen und/oder andere Dotierungsstoffe zu verwenden hat, oder dass der Einbau in anderer Weise als durch einen Diffusionsprozess, z. B.



  durch eine chemische Reaktion mit dem Material der Isolierschicht, erfolgen muss.



   Eine Möglichkeit zur Ausübung des erfindungsgemässen Verfahrens besteht darin, dass man in den   Halbleiterkörper vor dem Aufbringen der Isolierschicht den in diese einzubringenden Dotierungsstoff in lokal unterschiedlicher Weise einbringt, z.B. eindiffundiert, dass man dann die Isolierschicht erzeugt und schliesslich durch Aus diffundieren aus dem Halbleiter in die aufgebrachte Isolierschicht den Dotierungsstoff aus den Halbleiter in die Isolierschicht eintreten lässt. Die gewählte Verteilung des Dotierungsstoffes an der Oberfläche des Halbleiters entspricht dann seinen in der Isolierschicht entstehenden geometrischen Verteilung. Vielfach wird man jedoch von einem tieferen Eindringen des in die Isolierschicht einzubringenden Dotierungsstoffes in den Halbleiter bei dessen Imprägnierung absehen und statt dessen lediglich die Oberfläche des Halbleiters, z.B.



  durch einen Beladungsvorgang oder durch lokalisiert unterschiedliches Aufdampfen, in der gewünschten Weise mit dem Dotierungsstoff präparieren. Die Erzeugung der Isolierschicht, die in bekannter Weise, z. B. durch Aufdampfen, oder durch chemische Abscheidung des die Isolierschicht bildenden Materials aus einem Reaktionsgas oder durch eine unmittelbare chemische Behandlung der Halbleiteroberfläche erfolgen kann, sorgt dann automatisch für den Einbau des Dotierungsstoffes in die Isolierschicht und berücksichtigt dabei implizit die vorhandene Verteilung des Dotierungsstoffes an der behandelten Halbleiteroberfläche.



   Wohl das wichtigste Anwendungsgebiet für die Erfindung bilden die bekannten   SiO2-Schichten    auf Halbleiteroberflächen. Als Dotierungsmaterial für solche SiOrSchichten kommt unter anderem Kupfer, Eisen, Gold, Gallium, Aluminium, Zink und Cadmium in Betracht. Diese Dotierungsstoffe erzeugen in der benachbarten Halbleiteroberfläche (und auch in der SiO2 Schicht) in der Regel p-Typ. Als n-Typ-erzeugendes Material kann das Alkalimetall Lithium eindiffundiert werden.

  Schliesslich können,   -    wenn man die SiO2 Schicht durch chemische Umwandlung einer dotierten Si-Oberfläche   erzeugt - die    für Si üblichen Dotierungsstoffe wie Phosphor, Antimon, Arsen, Bor usw. im Sinne der Erfindung angewendet werden. Ähnliches gilt für eine aus   Sinn4    bestehende Schutzschicht, bei der die genannten Dotierungsstoffe ebenfalls verwendet werden können. Nur sind die erhaltenen Konzentrationen geringer bzw. die azuwendenden Behandlungstemperaturen höher als bei SiO2-Schutzschichten.



   Lokale Unterschiede der Dotierung der auf einer Halbleiterunterlage aufgebrachten Isolierschicht lassen sich in verschiedener Weise vorteilhaft verwenden.



   1.) Eine Reihe von Dotierungsstoffen beeinflusst die Löslichkeit des die Isolierschicht bildenden Materials durch ein Ätzmittel in erheblicher Weise. In der Regel sind die den Dotierungsstoff enthaltenden Teile der Isolierschicht leichter als die von dem Dotierungsstoff freien Teile der Isolierschicht löslich. Z. B. ist bordotiertes   SiO3    wesentlich leichter als reines   SiO2    von den   SiO-angreifenden    (in der Regel flusssäurehaltigen) Mitteln lösbar.

  Man kann nun eine unterschiedliche Dotierung einer auf einem Halbleiter aufgebrachten   SiO2-    Schicht mit Bor dahingehend ausnützen, um ohne Anwendung einer Ätzmaske die   SiO2-Schicht    nur teilweise von der Halbleiteroberfläche wegzuätzen, obwohl die gesamte   SiOrSchicht    in gleicher Weise mit dem   ätzmittel    in Kontakt gehalten wird. Dabei ist allerdings die Konzentration des Ätzmittels so niedrig zu wählen, dass dieses auf die Unterschiede der Löslichkeitspotentiale des reinen   Silo;    und des mit dem Dotierungsstoff versetzten SiO2 ansprechen kann.



   2.) Aufgebrachte Schutzschichten, z. B.   SiO2-    Schichten, beeinflussen erfindungsgemäss die Dotierung des darunterliegenden Halbleitermaterials. Dies gilt auch in Fällen, bei denen die Dotierung des darunterliegenden Halbleitermaterials erst nach Erzeugung der Schutzschicht in den Halbleiter eingebracht wurde, wie dies ja z. B. bei der Planartechnik üblich ist. Die Isolierschicht ruft also an der Oberfläche des Halbleiters eine Art von Channels hervor.



   Wie gemäss der Erfindung erkannt wurde, lässt sich die Wirkung durch eine entsprechende gegenläufige Dotierung der aufgebrachten Isolierschicht vollständig beseitigen. Beispielsweise kann man auf diese Weise den Wirkungsgrad von Feldeffekttransistoren, bei denen die Steuerelektrode durch eine Isolierschicht von der eigentlichen Halbleiteroberfläche getrennt ist, erheblich verbessern. Hier können als Beispiele die MOS- und MNS Transistoren bzw. Fieldistoren genannt werden, bei denen zwischen Steuerelektrode und Halbleiteroberfläche eine Isolierschicht aus Oxid (vorzugsweise   Sitz),    aus Nitrid (vorzugsweise Si3N4) eingefügt ist.



   Zur Beeinflussung der Isolierschicht in solchen Fällen empfiehlt es sich, ausser den genannten Dotierungsstoffen gewisse 6wertige Ionen, z. B. aus Selen, Schwefel oder Tellur, oder diesen entsprechende elektronegative Komplexe zu verwenden.



   3.) Eine besondere Bedeutung gewinnt das erfindungsgemässe Verfahren dann, wenn man auf einem halbleitenden Träger eine Isolierschicht in Form eines lumineszenzfähigen Materials, beispielsweise ZnS, ZnO, Kcl aufbringt. Bekanntlich lässt sich die Lumineszenzfähigkeit solcher Materialien durch den Einbau von dotierten Atomen, beispielsweise Cu, Ag,   Tl,    in erheblichem Masse beeinflussen. Ein besonders deutliches Beispiel bilden Dotierungsstoffe, welche die Lumineszenz der lumineszenzfähigen Schicht infolge ihres Einbaus erst hervorrufen, bzw. von Atomen, welche eine Lumineszenzfähigkeit unterdrücken (Lumineszenzkil   ler).    Es ist durch Anwendung des erfindungsgemässen Verfahrens in diesem Fall möglich, in einer solchen lumineszenzfähigen Isolierschicht in lokal unterschiedlicher Weise Lumineszenz zu erzeugen bzw. zu unterdrükken.

  Die darunterliegende Halbleiteroberfläche kann zudem in unterschiedlicher Weise präpariert sein. Beispielsweise kann der darunterliegende Halbleiter aus einer Vielzahl von Dioden aufgebaut sein, die individuell in an sich bekannter Weise erregbar sind. Diese Dioden rufen dann Rückwirkungen auf die isolierende, lumines   zenzfähige    Schicht hervor, die dann je nach dem Erregungsgrad der jeweils darunterliegenden Diode bzw.

 

  Dioden, so wie je nach der spezifischen Dotierungsart im lumineszenzfähigen Material oberhalb der speziellen Diode in unterschiedlicher Weise zum Leuchten angeregt wird. Damit gibt das erfindungsgemässe Verfahren schliesslich eine Möglichkeit, Leuchtschirme für das Farbfernsehen usw. herzustellen.



   Die Durchführung des erfindungsgemässen Verfahrens soll an Hand eines Beispiels näher beschrieben werden.



   Ein beispielsweise aus Silicium bestehender Halbleiterkörper 1, der bereits von sich aus mit Zonen unterschiedlichen Leitungstyps versehen sein kann, wird mit dem in die Isolierschicht einzubauenden Dotierungsstoff an seiner Oberfläche imprägniert. Beispielsweise geschieht dies mit Hilfe einer aufgelegten Schablone 2, welche nur die Fenster 3 freilässt. Mit Hilfe dieser Schablone und einer Verdampferquelle 4 wird die   Halbleiteroberfläche an den von den Fenstern 3 freigelassenen Stellen mit dem Dotierungsstoff 5, z. B. bei niedriger Temperatur, belegt.

  Nach Entfernung der Schablone 2 erfolgt die Erzeugung einer Schutzschicht 6, beispielsweise durch Abscheidung des Schutzschichtmaterials aus der Gasphase oder durch thermische Oxydation der   Siliciumoberfläche.    Bei diesem Prozess werden auch die mit dem Dotierungsstoff an den Stellen der Fenster 3 belegten Teile der Halbleiteroberfläche teilnehmen, so dass sich der   Dotierungsstoffgegebenen-    falls auch bei einer   Nachtemperierung - lokal    in die sich über ihm, gegebenenfalls auch unter ihm, bildende Schutzschicht eingebaut, derart, dass an der Stelle der Belegung die Schutzschicht mit dem Dotierungsstoff versetzt ist.



   Fig. 1 zeigt den Zustand nach der Auflage der Maske 2;
Fig. 2 stellt den Zustand mit den aufgedampften Flecken 5 des Dotierungsstoffes während der Erzeugung der isolierenden Schutzschicht dar.



   An Hand der Figur 3 wird das Beispiel einer in unterschiedlicher Weise erregbaren, z. B. als Grundlage für Farbfernsehzwecke geeigneten, nach dem erfindungsgemässen Verfahren hergestellten Anordnung beschrieben. Auf der Oberfläche einer einkristallinen Halbleiterscheibe 7, z. B. vom n-Typ ist eine lumineszenzfähige Isolierschicht 8 z. B. durch Epitaxie aufgebracht. Die Halbleiterscheibe 7 ist durch lokalisierte Diffusion mit durchdringenden zylindrischen Bereichen 9 vom entgegengesetzten Leitungstyp, also vom p-Typ versehen.



   In der Zeichnung sind nur zwei solche Bereiche 9, die von je einem pn-Übergang in Gestalt eines Zylindermantels   umhüllt    sind und deren Grundfläche in der unteren und deren Deckfläche in der oberen Seite der Halbleiterscheibe 7 liegt, dargestellt. Bei der vollständigen Anordnung muss man sich eine sehr grosse Anzahl solcher, vorzugsweise nach einen regulären Muster im Halbleiter 7 angeordneten Bereiche 9 vorstellen. Jeder dieser Bereiche bildet mit dem umgebenden ursprünglichen Halbleitermaterial eine Diode. Jede dieser Dioden ist mit elektrischen Anschlüssen 11 und 12 versehen, sodass die einzelnen Dioden in unterschiedlicher Weise erregt werden können.



   Die besagten Dioden grenzen an ihrer Oberseite an die lumineszenzfähige Isolierschicht 8. Diese ist mit einer der Anzahl der genannten Dioden in der Halblei terscheibe entsprechenden Anzahl von dotierten Berei chen 10 versehen, die unter Anwendung des erfindungsgemässen Verfahrens hergestellt sind. Zur Dotierung dieser Bereiche 10 wird man zweckmässigerweise Sub stanzen verwenden, die entweder erst die Lumineszenz der Isolierschicht erzeugen oder eine bereits vorhandene
Lumineszenz bezüglich ihrer Farbe beeinflussen. Zur Ergänzung der Lumineszenz dienen die in der Halbleiterzone 7 vorhandenen, individuell erregbaren Dioden.



  Bei Erzeugung einer bestimmten Diode wird der oberhalb ihr befindliche Teil der lumineszenzfähigen Schicht
8 dank der Dotierung des zugehörigen Bereiches 10 zum
Leuchten angeregt. Die Beschaffenheit der lumineszenz fähigen Schicht wird in an sich bekannter Weise so gewählt, dass das Leuchten nach Abkühlen der Dioden erregung unmittelbar wieder erlischt. Zweckmässig wird man durch entsprechend unterschiedliche Dotierung benachbarter Gebiete 10 in der lumineszenzfähigen Isolierschicht 7 dafür sorgen, dass diese Gebiete bei Erregung mit unterschiedlicher Farbe strahlen.

  Man wird weiterhin die Dotierung dieser Bereiche so vornehmen und ihre Dichte sowie die Dichte der korrespondierenden Dioden in der Halbleiterscheibe derart gross wellen, dass für einen Betrachter in einem eng begrenzten Gebiet der Oberfläche der isolierenden lumineszenzfähigen Schicht 7 alle für das Zustandekommen eines Farbbildes erforderlichen Grundfarben erzeugt werden können. Beispielsweise kann der eine der beiden in Figur 3 dargestellten Bereiche bei Erregung der daraufliegenden Diode in roter, der andere in grüner Farbe aufleuchten. Durch unterschiedliche Erregung der Dioden einer solchen Stelle ist dann mehr oder minder jeder gewünschte Farbton erzeugbar. Die Dotierung der Bereiche 10 geht bis an die dem Halbleiter 7 gegenüberliegende Oberfläche der isolierenden Schicht durch. 

  Diese Oberfläche kann mit einer durchsichtigen Deckelelktrode (die mittels eines Anschlusses 14 kontaktiert werden kann) versehen sein. Eine solche Elektrode ist vor allem dann notwendig, wenn der Halbleiter 7 isolierende Eigenschaften hat. In diesem Fall ist es zweckmässig, wenn die die  Farbzentren  10 erregenden elektrische Felder unmittelbar an die schutzfähige Schicht mittels der genannten Deckelektrode und je einer durch den Träger 7 an die lumineszenzfähige Schicht am Orte des jeweiligen Farbzentrums 10 angelegten (nicht gezeichneten) Hilfselektrode herangeführt werden. 

Claims (1)

  1. PATENTANSPRÜCHE
    I. Verfahren zum Herstellen einer Halbleiteranordnung, dadurch gekennzeichnet, dass eine Halbleiteroberfläche zunächst in unterschiedlicher Weise mit mindestens einem Dotierungsstoff imprägniert wird, dass dann auf dieser Halbleiteroberfläche eine Isolierschicht aus anorganischem Material erzeugt und der Dotierungsstoff der imprägnierten Halbleiteroberfläche in diese Isolierschicht mit einer der unterschiedlichen Imprägnierung entsprechenden unterschiedlichen Verteilung eingebaut wird.
    II. Halbleitervorrichtung, hergestellt nach dem Verfahren nach Patentanspruch I.
    UNTERANSPRÜCHE 1. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass der für die Isolierschicht zu verwendende Dotierungsstoff in lokal unterschiedlicher Weise in den Halbleiterkristall eindiffundiert, dann die Isolierschicht erzeugt bzw. aufgebracht und schliesslich der Dotierungsstoff aus dem Halbleiter zum Ausdiffundieren und zum lokal unterschiedlichen Einbau in die Isolierschicht gebracht wird.
    2. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass lediglich die Halbleiteroberfläche mit dem Dotierungsstoff imprägniert und dann die Isolierschicht erzeugt wird.
    3. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass als p-Leitung erzeugende Stoffe Schwermetalle wie Kupfer, Gallium, Zink oder Leichtmetalle wie Aluminium oder Bor verwendet werden.
    4. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass als n-Leitung erzeugender Stoff Lithium, Sb, As, P oder sechswertige Ionen verwendet werden.
    5. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass eine Halbleiteroberfläche in unterschiedlicher Weise mit Bor imprägniert wird, dass dann auf dieser Halbleiteroberfläche eine SiO2-Schicht erzeugt und das Bor in diese eingebaut wird, dass schliesslich diese SiO2-Schicht ohne Verwendung einer Abdeckung derart geätzt wird, dass nur Teile der überall an ihrer Oberfläche mit dem Ätzmittel in gleicher Weise in Kontakt stehenden SiO9-Schicht von der Halbleiteroberfläche entfernt werden.
    6. Verfahren nach Patentanspruch I, dadurch gekennzeichnet, dass die Oberfläche eines Halbleiterkristalls unterschiedlich mit lumineszenzerzeugendem bzw.
    lumineszenzvernichtendem Fremdstoff imprägniert, und dann dieser Fremdstoff in eine aufgebrachte Isolierschicht aus lumineszenzfähigem Material eingebaut wird.
    7. Vorrichtung nach Patentanspruch II, dadurch gekennzeichnet, dass das Isolierschichtmaterial SiO2 ist.
    8. Vorrichtung nach Patentanspruch II, dadurch gekennzeichnet, dass das Isolierschichtmaterial Silo4 ist.
CH1582267A 1966-11-15 1967-11-13 Verfahren zum Herstellen einer Halbleiteranordnung CH497046A (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES0106972 1966-11-15

Publications (1)

Publication Number Publication Date
CH497046A true CH497046A (de) 1970-09-30

Family

ID=7527775

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1582267A CH497046A (de) 1966-11-15 1967-11-13 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (6)

Country Link
AT (1) AT274897B (de)
CH (1) CH497046A (de)
DE (1) DE1544304A1 (de)
GB (1) GB1158218A (de)
NL (1) NL6711352A (de)
SE (1) SE311141B (de)

Also Published As

Publication number Publication date
SE311141B (de) 1969-06-02
AT274897B (de) 1969-10-10
NL6711352A (de) 1968-05-16
DE1544304A1 (de) 1970-03-19
GB1158218A (en) 1969-07-16

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1589899A1 (de) Halbleiteranordnung mit isolierender Oberflaechenschicht auf einem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE1964837A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere lichtemittierender Halbleiterdioden
DE2033419A1 (de) Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE2340950A1 (de) Verfahren zur herstellung einer halbleiter-photokathode und nach dem verfahren hergestellte halbleiter-photokathode
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE3301479C2 (de) Verfahren zum Herstellen eines Halbleiterelementes
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
CH497046A (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
PL Patent ceased