Verfahren zur Fehlerabsicherung bei der Verarbeitung einer Zifferfolge durch Hinzufügen einer Prüfzahl zur Zifferfolge und Anordnung zur
Durchführung des Verfahrens
Die Erfindung betrifft ein Verfahren zur Fehlerabsicherung bei der Verarbeitung einer Zifferfolge durch Hinzufügen einer Prüfzahl zur Zifferfolge.
Es sind Anordnungen zur Kontrolle der richtigen Übertragung einer von einer Prüfziffer (Kontrollzeichen) begleiteten Zahl bekannt. Es zeigt beispielsweise die deutsche Patentanmeldung C 3382, Kl. 43a Gr. 41101, bekanntgemacht am 12. Juli 1956, eine derartige Kontrolle mit Hilfe einer Divisionsprobe dadurch, dass die dort beschriebene Anordnung für in Dezimalsystem geschriebene Zahlen von der Prüfung der Teilbarkeit durch 11, der sogenannten Elferprobe , Gebrauch macht. In diesem Falle muss man sich, um das Symbol schreiben zu können, eines besonderen Zeichens für die Zahl 10 bedienen. Die Vorrichtung kann aber die Nachprüfung auch mit einer unter 11 liegenden Zahl durchführen. Hierbei weist die Prüfung bestimmte Lücken auf, d. h. es können nicht alle Fehler entdeckt werden, aber es erübrigt sich ein besonderes Zeichen für die Zahl 10.
Es ist auch in der DAS 1 025 180 ein weiteres Verfahren vorgeschlagen worden, bei dem die Fehler bei der nachträglichen Übertragung der Ziffernreihe entdeckt werden, wobei die den Ziffern nach einem Schlüssel entsprechenden Werte in mehrere Rechenwerke eingeführt werden. Die von den genannten Rechenwerken gelieferten Ergebnisse werden, um die Prüfziffer zu bilden, nach einer vorbestimmten Regel mittels einer von den verschiedenen Rechenwerken gleichzeitig gesteuerten Vorrichtung kombiniert (z. B. addiert). Die Anordnung nach diesem Verfahren wird sehr umfangreich und kompliziert, ausserdem lässt die Prüfung sehr zu wünschen übrig.
Es lässt sich feststellen, dass eine solche Einrichtung mit zwei Zähleinrichtungen bei Eingabe einer Ziffer bereits für verschiedene Ziffern dieselbe Summe der durch die Endzustände dieser Zähleinrichtungen bestimmten Ziffern ergibt, so bei Eingabe der Ziffern 4 und 8 in die Zähleinrich- tungen mit der Grundzahl 3 und 5. Solche bekannten Anordnungen zur Fehlererkennung bzw.
Fehlerabsicherung, die mit einem zusätzlichen Prüfzeichen arbeiten, machen entweder einen umfangreichen schaltungstechnischen Aufwand erforderlich, oder aber sie sind im allgemeinen zwar in der Lage, die sogenannten Einfach-Fehler zu erkennen oder zu prüfen, bezüglich Erkennung und Prüfung insbesondere von sogenannten Zahlendrehern arbeiten sie nicht mit der zur Gewährleistung grösstmöglichen Sicherheit, die für Erkennung und Prüfung derartiger Fehler erforderlich ist, d. h. bei ihnen ist die Wahrscheinlichkeit hierfür nicht optimal. Insbesondere bei Verwendung solcher Anordnung in Verbindung mit mittlerer oder kleiner Datenverarbeitungsanlage, z. B.
Abrechnungsautomaten, Fakturier- oder Buchungsmaschinen oder dgl.. ist dieser Nachteil von besonderer Bedeutung, wobei ein weiterer hinzukommt, dass bei ihnen nur mit unverhältnismassig hohem schaltungstechnischen Aufwand bzw. durch umständliche und damit erheblichen Zeitaufwand benötigende Verfahrensweise erreicht werden kann, dass ohne Berücksichtigung der jeweils vorliegenden Stellenzahl der zu prüfenden Ziffern- oder ziffernmässig kodierten Zeichenfolge gearbeitet werden kann, da die Anzahl der Stelle bei diesen Anordnungen in jedem Falle vorher bekannt sein muss, falls die zu behandelnden Folgen nicht immer die gleiche Anzahl Stellen aufweisen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Fehlerabsicherung bei Zeichenfolgen, die nur aus Ziffern, oder aus Ziffern und andersartigen Zeichen, z. B.
Buchstaben oder dergleichen, oder nur aus andersartigen, ziffernmässig kodierbaren Zeichen, z. B. Buchstaben oder dergleichen, zusammengesetzt sind, durch Summenbildung und Zuordnung eines Prüfzeichens, insbesondere einer Prüfzahl oder einer Prüfziffer zu einer derartigen Zeichenfolge zu schaffen, das diese Nachteile bekannter Anordnungen der genannten Art vermeidet. Des weiteren liegt der Erfindung die Aufgabe zugrunde, eine Anordnung zur Durchführung dieses Verfahrens zu schaffen, die sehr einfach aufgebaut ist, zuverlässig und mit der erforderlichen Fehlererkennungswahrscheinlichkeit arbeitet und bei der Bauteile verwendet werden, die in der Technik der Datenverarbeitung allgemein Verwendung finden und leicht beherrschbar sind.
Erfindungsgemäss ist das Verfahren dadurch gekennzeichnet, dass zur Bildung der Prüfzahl die Ziffer der höchsten Stelle in der Zifferfolge in ein Eingangsregister eingegeben wird und nach ihrer Eingabe vom Eingangsre- gister unter gleichzeitiger Umkodierung gemäss dem Schlüssel
0 1 2 3 4 5 6 7 8 9
10 11 12 13 14 15 16 17 18 1 i ¯I 1 1 3 5 7 9 0 2 4 6 8 als Prüfwert in ein Prüfwertregister übertragen wird, dass hierauf die nachfolgende Ziffer der nächstniedrigeren Stelle in der Zifferfolge in das zuvor gelöschte Eingangsregister eingegeben und im Eingangsregister Eingangsregi ster mit dem im Prüfwertregister befindlichen Prüfwert summiert wird,
worauf die gebildete Summe vom Eingangsregister unter der genannten Umkodierung wiederum in das zuvor gelöschte Prüfwertregister als neuer Prüfwert übertragen wird, und dass jede weitere Ziffer der Zifferfolge der Reihe nach durch erneute Summenbildung und Prüfwertzuordnung behandelt wird, bis für die letzte Ziffer der niedrigsten Stelle in der Zifferfolge der zugehörige Prüfwert im Prüfwertregister steht, worauf die ser letzte Prüfwert durch das entsprechende Komplement zu 5 bzw. 15 ergänzt wird, welches Komplement die der Zifferfolge hinzugefügte Prüfzahl bildet und angezeigt oder ausgegeben wird, das Ganze derart, dass sich bei mit der genannten Bildung der Prüfzahl übereinstimmender Behandlung der fehlerfrei verarbeiteten Zifferfolge einschliesslich hinzugefügter Prüfzahl durch fortgesetzte Summenbildung und Prüfwertzuordnung die Nullstellung des Prüfwertregisters, d. h.
das Komplement Null, ergibt.
Das vorliegende Verfahren ermöglicht es, die richtige Eingabe oder die richtige Übertragung einer Zifferfolge mit hinzugefügter Prüfzahl dann zu erhalten, wenn nach Verarbeitung der Zifferfolge einschliesslich hinzugefügten Prüfziffer durch von Stelle zu Stelle fortschreitende Summenbildung und Prüfwertzuordnung im Prüfwertregister, sowie letzter Summenbildung aus vorhergehendem Prüfwert und beigefügter Prüfziffer der dieser Summe im Prüfwertregister zugeordnete Prüfwert die Nullstellung des Prüfwertregisters markiert, d. h. gleich Null ist. Ist der Prüfwert Null, so ist die Eingabe oder Übertragung der Zifferfolge richtig erfolgt, andernfalls erfolgte sie falsch.
Erfindungsgemäss ist die Anordnung zur Durchfüh rung des Verfahrens dadurch gekennzeichnet, dass der Eingang einer Summiereinrichtung mit einem Eingaberegi- ster und einem Prüfwertregister verbunden ist und der Ausgang der Summiereinrichtung auf eine Zuordnungsein- richtung führt, deren Ausgang den Eingang des Prüfwertregisters bildet.
Um zu erreichen, dass die so errechnete Summe aus eingegebener Ziffer und vorhergehendem Prüfwert entsprechend der Zuordnung den neuen Prüfwert bildet und in das Prüfwertregister übernommen werden kann, kann der Ausgang jeder der einzelnen Stufen des Eingangsregisters durch eine Verbindungsleitung mit dem Eingang einer einzelnen Stufe des Prüfwertregisters verbunden sein. In den neuen Prüfwert gehen dann also die einzeln eingegebenen Ziffern der zu prüfenden Zahl nicht unabhängig voneinander ein, sondern er bildet sich aus der neu eingegebenen Ziffer und dem im Prüfwertregister gespeicherten vorhergesehenen Prüfwert, der abhängig ist von allen vorher eingegebenen Ziffern der zu prüfenden Zahl.
Die Zuordnung durch entsprechende Verbindungsleitungen ist gemäss der folgenden Wertetabelle dem erfindungsgemässen Verfahren zugrunde gelegt: Summe aus eingegebener Ziffer 0 1 2 3 4 5 6 7 8 9 und vorhergehendem Prüfwert: 10 11 12 13 14 15 16 17 18 1 1 1 neuer Prüfwert: 1 3 5 7 9 0 2 4 6 8 Aus dem nach Eingabe der gesamten zu prüfenden Zahl errechneten Prüfwert lässt sich die Prüfziffer als Ergänzung des Prüfwertes zu 5 oder 15 bestimmen. Damit wird der Endprüfwert der Zahl mit Prüfziffer zu Null, was als Kriterium für richtige Übertragung einer Zahl mit Prüfzif- fer dient.
Besonders vorteilhaft ist es, Eingangs- und Prüfwertregister jeweils als Dezimalzähler auszubilden und eine Summierschaltung mit diesen beiden Zählern zu bilden, bei der die Summe beider Registerinhalte modulo 10 gewonnen wird.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein systematisches Blockschaltbild einer erfindungsgemässen Anordnung;
Fig. 2 den Aufbau der Anordnung mit zwei Zählern.
Die Fig. 1 zeigt ein Eingaberegister 1, in das die zu prüfende Zahl, mit der höchsten Stelle zuerst, Ziffer für Ziffer eingegeben wird. Zu diesem Zweck kann eine bekannte Zehnertastatur vorgesehen werden, oder die zu prüfende Zahl wird beispielsweise aus einem Speicher abgerufen. In einem Summierwerk 2 wird der Inhalt eines Prüfwertregisters 3 zu dem des Eingangsregisters 1 addiert. Bei Beginn der Eintastung sind beide Register gelöscht, so dass die erste Teilsumme die erste eingetastete Zahl selbst ist. Die Summe wird entsprechend einer Zuordnungseinrichtung 4 als neuer Wert in das Prüfwertregister 3 eingespeichert. Dieser neue Wert des Prüfwertregisters 3 bildet für die nächste Teilsumme neben der neu eingetasteten Zahl den zweiten Summanden.
Ist die zu prüfende Zahl ohne Kontrollziffer eingegeben, so ent spricht der zuletzt im Prüfwertregister 3 markierten Stufe die errechnete Kontrollziffer, die beim Hinzufügen zu der zu prüfenden Zahl das Prüfwertregister 3 in seine Nullstel- lung bringt. Damit wird das Erreichen der Nullstellung des Prüfwertregisters 3 bei Eingabe der zu prüfenden
Zahl mit Kontrollziffer zum Kriterium für die richtige Ein gabe.
Die Fig. 2 zeigt schematisch ein Ausführungsbeispiel der Anordnung nach Fig. 1. Ein Eingaberegister A ent spricht dem Register 1 der Fig. 1 und ist dargestellt mit den einzelnen Registerstufen A0 bis A9 zur Aufnahme der zu prüfenden Zahl. Ein Prüfwertregister B entspricht dem
Register 3 der Fig. 1 und zeigt die einzelnen Stufen B9 bis BO. Beide Register sind als bekannte geschlossene Dezi malzähler ausgeführt. Die Summierung des Inhalts des
Eingangsregisters A mit dem des Prüfwertregisters B und die anschliessende Speicherung der Summe im Eingangse gister A wird dadurch realisiert, dass beide Register, ange- fangen von ihrer jeweiligen Markierung, um so viele
Schritte weiterschalten, bis das Prüfwertregister B seine
Nullstellung erreicht, d. h. bis B0 erregt ist.
Die Stufe B0 gibt ein Haltesignal, welches die Weiterschaltung unter bricht. Somit ist die Summe ohne Übertrag beider Regi ster im Eingangsregister A markiert.
Der dem Inhalt des Eingaberegisters A entsprechende
Wert wird durch die Verbindungen der Ausgänge der ein zelnen Stufen A0 bis A9 des Eingaberegisters A mit den Eingängen der einzelnen Stufen B9 bis B0 des Prüfwertregisters B in das Prüfwertregister B übernommen. Die jeweiligen Verbindungen sind durch die Zuordnungen und die unten beschriebene Löschung des Eingaberegisters A bedingt. Die Ausgänge der Stufen B9. .. B0 des Prüfwertregisters B sind mit 0, 1, 2...9 bezeichnet und geben die errechnete Prüfziffer an, d. h. ist nach Eingabe der zu prüfenden Zahl beispielsweise die Stufe B6 gesetzt, so ist die 9 die Prüfziffer.
Den Ausgangsstufen A9 und B0 beider Register kommt besondere Beteutung zu. Die Ausgänge I bzw. II der Ausgangsstufen A9 bzw. B0 unterbrechen bei deren Markierung in Abhängigkeit vom Zuordnungsvorgang bzw. Summiervorgang die Zählimpulse, die der Klemme tz zugeführt werden. Die Ausgangsstufen A9 und B0 werden jeweils bei Übernahme des neuen Wertes in das entsprechende Register zurückgesetzt.
An einem Zahlenbeispiel soll die Wirkungsweise der Anordnung zur Bestimmung eines einer Reihe von Zeichen zugefügten Kontrollzeichens erläutert werden.
Für die Zahl 926 soll die Prüfziffer errechnet werden.
In der Ausgangsstellung sind beide Register gelöscht, d. h.
Register A steht auf A9, Register B auf B0. Die Ziffer 9 wird nun in das Eingangsregister A eingetastet. Der Ausgang kl der Zählerstufe A9 des Registers A ist verbunden mit dem Eingang kl der Zählerstufe B8 des Registers B.
Um eine mit einfachen Mitteln zu erreichende Löschung des Registers A nach Übernahme dessen Inhalts durch das Register B zu erhalten, sind die Verbindungen beider Register so getroffen, dass die richtige Zuordnung der eingegebenen Ziffer im Register B erreicht ist, wenn beide Register gemeinsam so viele Schritte weiterschalten bis Register A seine Stellung A9 erreicht hat. Nach Eingabe der Ziffer 9 in das Register A wird die Summe mit dem Inhalt des Registers B (= Null) gebildet, hier also die direkte Übernahme des Inhalts von Register A in das Register B. In diesem Register B ist also die Stufe B8 markiert.
Die zweite Ziffer des Zahlenbeispiels, die 2, wird nun ins Register A eingegeben, unter gleichzeitigem Zurücksetzen der Stufe A9 und anschliessender Bildung der Summe beider Register. Dazu werden beide Register um so viele Schritte weitergeschaltet bis das Register B in seine Nullstellung, bei markiertem B0, angelangt ist. Beide Register schreiten also um 8 (von B8 auf B0) Schritte weiter, so dass das Register A in seiner Stufe A0 markiert ist und damit die Summe beider Register anzeigt. Der Ausgang al der Stufe A0 ist mit dem Eingang al der Stufe B0 verbunden. Um die Ausgangsstufe von A zu erreichen, schrei- ten beide Register um 9 Schritte (von A0 bis A9) vorwärts, wobei dann das Register B in der Stufe Bl markiert ist.
Die dritte Ziffer des Zahlenbeispiels, die 6, wird jetzt in Register A eingegeben, (unter gleichzeitigem Zurücksetzen der Stufe A9) und bildet die Summe mit dem Inhalt des Registers B dadurch, dass unter gleichzeitiger Weiterschaltung beider Register das Register B seine Nullstellung erreicht und die Weiterschaltung unterbricht.
Im Register A ist nach der Summenbildung die Stufe A7 markiert. Der Ausgang hl der Stufe A7 ist mit dem Eingang hl der Stufe B6 verbunden und die richtige Zuordnung ist gegeben, wenn das Register A unter Weiterschaltung beider Register um zwei Schritte (von A7 auf A9) seine Ausgangsstufe erreicht, wobei beim Prüfwertregister B die Stufe B 4 anspricht. Nachdem die Eingabe der zu prüfenden Zahl abgeschlossen ist, gibt der Ausgang der markierten Stufe des Registers B die Prüfziffer an, die zu der zu prüfenden Nummer hinzugefügt wird.
Im beschriebenen Beispiel ist nach Eingabe der zu prüfenden Zahl die Stufe B4 markiert, deren Ausgang die 1 als Prüfziffer angibt.
Zur Kontrolle der Zahl mit beigefügter Prüfziffer wird die Zahl Ziffer für Ziffer einschliesslich der Prüfziffer in die Rechenanordnung eingegeben. Bei richtiger Übertragung der zu prüfenden Zahl muss die Nullstellung (B0) des
Registers B markiert sein. Jeder andere markierte Ausgang bedingt eine Anzeige für falsche Übertragung der Zahl.
Zusammengefasst arbeitet also die beschriebene Anordnun#g in jedem Arbeitszyklus in folgenden vier Phasen:
1. Übernahme der eingetasteten Ziffer in den ersten
Zähler (das Eingaberegister), wobei gleichzeitig die
Grundstellung gelöscht wird.
2. Durch einfache gleichzeitige Verschiebung des er sten und des zweiten Zählers (des Eingaberegisters und des Prüfwertregisters) so lange bis der zweite Zähler auf
Null steht, wird die Summe aus der in den ersten Zähler eingetasteten oder anderweitig eingespeicherten Zahl (Ziffer) und dem Inhalt des zweiten Zählers im ersten Zähler gebildet.
3. Aus dem ersten Zähler (dem Eingaberegister) wird über die entsprechend der Vorschrift zum Umkodieren festgelegte Leitungsführung die dort gebildete Summe in den zweiten Zähler (das Prüfwertregister) überführt, wobei gleichzeitig die erste Stufe dieses letzteren Zählers gelöscht wird.
4. Durch Rechtsverschieben beider Zähler so lange, bis im ersten Zähler (im Eingaberegister) die höchste Zäh stufe erreicht ist, wird dieser erste Zähler gelöscht, und im zweiten Zähler (im Prüfwertregister) steht dann der neue
Prüfwert, mit dem dann in den nächsten Arbeitszyklus ein getreten wird.
Procedure for error protection when processing a sequence of digits by adding a check number to the sequence of digits and arranging the
Implementation of the procedure
The invention relates to a method for error protection when processing a digit sequence by adding a check number to the digit sequence.
Arrangements for checking the correct transmission of a number accompanied by a check digit (control character) are known. It shows, for example, the German patent application C 3382, class 43a Gr. 41101, announced on July 12, 1956, such a check with the help of a division test in that the arrangement described there for numbers written in the decimal system makes use of the test of divisibility by 11, the so-called penalty test. In this case you have to use a special symbol for the number 10 in order to be able to write the symbol. However, the device can also perform the verification with a number below 11. The test has certain loopholes, i.e. H. not all errors can be detected, but a special symbol for the number 10 is not necessary.
Another method has also been proposed in DAS 1 025 180, in which the errors in the subsequent transmission of the series of digits are discovered, the values corresponding to the digits according to a key being introduced into several arithmetic units. In order to form the check digit, the results supplied by the said arithmetic units are combined (for example added) according to a predetermined rule by means of a device controlled simultaneously by the various arithmetic units. The arrangement according to this method is very extensive and complicated, and the test leaves a lot to be desired.
It can be seen that such a device with two counters when entering one digit already gives the same sum of the digits determined by the final states of these counters for different digits, so when entering the digits 4 and 8 in the counters with the basic number 3 and 5. Such known arrangements for error detection or
Fault protection that work with an additional test mark either requires extensive circuit engineering, or although they are generally able to recognize or check the so-called single errors, they do not work with regard to detection and checking, in particular of so-called number rotators with the highest possible level of security required for the detection and checking of such errors, d. H. with them the probability of this is not optimal. Especially when using such an arrangement in conjunction with a medium-sized or small data processing system, e.g. B.
Billing machines, billing or booking machines or the like .. this disadvantage is of particular importance, with another added that with them can only be achieved with a disproportionately high circuit complexity or by a cumbersome and thus considerable time consuming procedure that without taking the respective present number of digits of the digit or digit-coded character string to be checked, since the number of digits in these arrangements must be known beforehand in any case if the consequences to be treated do not always have the same number of digits.
The invention is based on the object of providing a method for error protection in character strings that consist only of digits or digits and other characters, e.g. B.
Letters or the like, or only from different, numerically encodable characters, e.g. B. letters or the like, are composed by summing and assigning a check character, in particular a check number or a check digit to create such a character sequence that avoids these disadvantages of known arrangements of the type mentioned. Furthermore, the invention is based on the object of creating an arrangement for carrying out this method which is very simply constructed, operates reliably and with the required error detection probability, and in which components are used that are generally used in data processing technology and are easy to control are.
According to the invention, the method is characterized in that the digit of the highest digit in the digit sequence is entered into an input register to form the check number, and after it has been entered from the input register with simultaneous recoding according to the key
0 1 2 3 4 5 6 7 8 9
10 11 12 13 14 15 16 17 18 1 i ¯I 1 1 3 5 7 9 0 2 4 6 8 is transferred as a test value to a test value register, so that the following digit of the next lower position in the sequence of digits is entered into the previously deleted input register and The input register is added to the test value in the test value register in the input register,
whereupon the sum formed is transferred from the input register under the aforementioned recoding to the previously deleted check value register as a new check value, and that each additional digit in the sequence of digits is treated in turn by adding the total and assigning the check value until the last digit is the lowest in the Digit sequence the associated test value is in the test value register, whereupon this last test value is supplemented by the corresponding complement to 5 or 15, which complement forms the test number added to the digit sequence and is displayed or output, the whole thing in such a way that with the aforementioned formation the check number matching treatment of the error-free processed digit sequence including the added check number through continued summation and check value assignment the zeroing of the check value register, d. H.
the complement is zero.
The present method makes it possible to obtain the correct input or the correct transmission of a sequence of digits with an added check number if, after processing the sequence of digits including the added check digit, by adding up and assigning test values in the test value register, as well as the last total from the previous test value and the added Check digit of the check value assigned to this sum in the check value register marks the zero setting of the check value register, d. H. is zero. If the test value is zero, the input or transmission of the digit sequence has been made correctly, otherwise it has been made incorrectly.
According to the invention, the arrangement for carrying out the method is characterized in that the input of a summing device is connected to an input register and a test value register and the output of the summing device leads to an allocation device whose output forms the input of the test value register.
In order to ensure that the sum calculated in this way from the entered digit and the previous test value forms the new test value according to the assignment and can be transferred to the test value register, the output of each of the individual levels of the input register can be connected to the input of a single level of the test value register via a connecting line be connected. The individually entered digits of the number to be checked are not included in the new test value independently of each other, but rather it is formed from the newly entered digit and the forecast test value stored in the test value register, which is dependent on all previously entered digits of the number to be tested.
The method according to the invention is based on the assignment by means of corresponding connecting lines according to the following table of values: Sum of entered digit 0 1 2 3 4 5 6 7 8 9 and previous test value: 10 11 12 13 14 15 16 17 18 1 1 1 new test value: 1 3 5 7 9 0 2 4 6 8 From the check value calculated after entering the entire number to be checked, the check digit can be determined as a supplement to the check value to 5 or 15. This means that the final check value of the number with the check digit becomes zero, which serves as a criterion for the correct transmission of a number with a check digit.
It is particularly advantageous to design the input and test value registers as decimal counters and to form a summing circuit with these two counters in which the sum of the two register contents is obtained modulo 10.
Embodiments of the invention are explained in more detail below with reference to the drawing. Show it:
1 shows a systematic block diagram of an arrangement according to the invention;
2 shows the structure of the arrangement with two counters.
1 shows an input register 1 into which the number to be checked, with the highest digit first, is entered digit by digit. A known numeric keypad can be provided for this purpose, or the number to be checked is retrieved from a memory, for example. In a summing unit 2, the content of a test value register 3 is added to that of the input register 1. When you start keying in, both registers are cleared so that the first partial total is the first keyed number itself. The sum is stored as a new value in the test value register 3 in accordance with an allocation device 4. This new value of the test value register 3 forms the second addend for the next partial sum in addition to the newly keyed in number.
If the number to be checked is entered without a check digit, the level marked last in check value register 3 corresponds to the calculated check digit which, when added to the number to be checked, brings check value register 3 to its zero position. This means that the zero position of the test value register 3 is reached when the data to be tested is entered
Number with control digit for the criterion for correct entry.
2 shows schematically an embodiment of the arrangement according to FIG. 1. An input register A corresponds to register 1 of FIG. 1 and is shown with the individual register levels A0 to A9 for receiving the number to be checked. A check value register B corresponds to this
Register 3 of FIG. 1 and shows the individual stages B9 to BO. Both registers are designed as well-known closed decimal counters. The summation of the contents of the
Input register A with that of the test value register B and the subsequent storage of the sum in input register A is realized in that both registers, starting with their respective marking, have as many
Continue steps until the test value register B has reached its end
Zero position reached, d. H. until B0 is energized.
The stage B0 gives a hold signal, which interrupts the advancement. The sum is thus marked in input register A without a transfer of both registers.
The one corresponding to the content of the input register A.
The value is transferred to the test value register B through the connections between the outputs of the individual stages A0 to A9 of the input register A and the inputs of the individual stages B9 to B0 of the test value register B. The respective connections are conditioned by the assignments and the deletion of the input register A described below. The outputs of stages B9. .. B0 of the check value register B are marked with 0, 1, 2 ... 9 and indicate the calculated check digit, i. H. If, for example, level B6 is set after entering the number to be checked, 9 is the check digit.
The output stages A9 and B0 of both registers are of particular importance. The outputs I and II of the output stages A9 or B0 interrupt the counting pulses that are fed to the terminal tz when they are marked, depending on the assignment process or the summation process. Output stages A9 and B0 are reset when the new value is accepted in the corresponding register.
The mode of operation of the arrangement for determining a control character added to a series of characters will be explained using a numerical example.
The check digit should be calculated for the number 926.
In the starting position, both registers are cleared, i. H.
Register A is on A9, Register B on B0. The number 9 is now keyed into input register A. The output kl of the counter stage A9 of the register A is connected to the input kl of the counter stage B8 of the register B.
In order to achieve deletion of register A with simple means after its contents have been taken over by register B, the connections between the two registers are made so that the correct assignment of the entered digit in register B is achieved when both registers take so many steps together Continue until register A has reached position A9. After entering the number 9 in register A, the sum is formed with the content of register B (= zero), in this case the direct transfer of the content of register A to register B. In this register B, level B8 is marked.
The second digit of the numerical example, the 2, is now entered into register A, while at the same time resetting level A9 and then calculating the sum of both registers. For this purpose, both registers are advanced by as many steps as register B has reached its zero position, with marked B0. Both registers proceed by 8 (from B8 to B0) steps so that register A is marked in its stage A0 and thus shows the sum of both registers. The output al of stage A0 is connected to the input al of stage B0. To reach the output stage of A, both registers advance by 9 steps (from A0 to A9), with register B in stage B1 being marked.
The third digit of the numerical example, the 6, is now entered in register A (while resetting step A9 at the same time) and forms the sum with the content of register B in that register B reaches its zero position and the Forwarding interrupts.
In register A, level A7 is marked after the total is formed. The output hl of stage A7 is connected to the input hl of stage B6 and the correct assignment is given when register A reaches its output stage by switching both registers by two steps (from A7 to A9), with level B in test value register B. 4 responds. After the entry of the number to be checked has been completed, the output of the marked stage of the register B indicates the check digit which is added to the number to be checked.
In the example described, after entering the number to be checked, level B4 is marked, the output of which indicates 1 as the check digit.
To check the number with the attached check digit, the number is entered digit by digit including the check digit into the arithmetic unit. If the number to be checked has been transmitted correctly, the zero position (B0) of the
Register B must be marked. Every other output marked causes a display for incorrect transmission of the number.
In summary, the described arrangement works in each working cycle in the following four phases:
1. Adoption of the keyed digit in the first
Counter (the input register), with the
Basic position is deleted.
2. By simply shifting the first and second counter (the input register and the test value register) at the same time until the second counter opens
If it is zero, the sum of the number (digit) keyed into the first counter or stored in some other way and the content of the second counter is formed in the first counter.
3. The sum formed there is transferred from the first counter (the input register) to the second counter (the test value register) via the line routing specified in accordance with the regulation for recoding, the first stage of this latter counter being deleted at the same time.
4. By shifting both counters to the right until the highest counter level is reached in the first counter (in the input register), this first counter is cleared and the new counter is then in the second counter (in the test value register)
Test value with which the next work cycle is entered.