La présente invention concerne un multisélecteur électroni que à disposition matricielle pour étage de commutation, dans lequel les contacts placés aux points de croisement sont consti tués par des transistors à effet de champ et dans lequel le maintien desdits contacts en position fermée s'effectue de manière électronique.
On sait que les transistors à effet de champ, et plus particu lièrement les transistors à porte (ou grille) isolée dits transi stors MOS , présentent des caractéristiques intéressantes lors qu'ils sont utilisés comme éléments de contact. En effet la résistance drain-source d'un transistor MOS qui constitue le contact commuté est contrôlée par la tension de grille avec un courant grille-source pratiquement nul d'où un excellent isole ment du circuit de contrôle par rapport au circuit commandé.
En outre, dans un transistor de ce type, la résistance drain source est supérieure à 10' ohms au blocage et elle est de l'ordre de 100-300 ohms dans l'état de conduction à basse impédance ce qui assure, moyennant certaines précautions, un bon fonctionnement en tant qu'élément de commutation.
Un autre avantage présenté par un multisélecteur utilisant des transistors MOS comme éléments de contact est que les cir cuits de sélection et de commande peuvent être également réalisés à l'aide de transistors MOS, tant pour les éléments actifs que pour les résistances. Il en résulte que l'on peut réali ser des multisélecteurs élémentaires d'une capacité de 4 x 2, 4 x 4, 4 x 8 etc. points de croisements en circuits intégrés monolithiques qui, comme il est bien connu, peuvent compor ter plusieurs centaines de transistors MOS.
La présente invention a donc pour objet un multisélecteur électronique tel que celui formant l'objet du brevet principal, soit un multisélecteur à matrice pour étage de commutation, comprenant une pluralité de multiples verticaux et horizontaux avec des points de croisement, et présentant, à chacun desdits points de croisement, un moyen de commutation constitué par un commutateur actif électronique, et un moyen bistable pour retenir l'état occupé ou libre du moyen de commutation associé, lesdits moyens de commutation ainsi que lesdits moyens bistables étant du même type à semiconducteurs.
Le multisélecteur selon la présente invention est caractéri sée, en ce que chaque circuit de commutation placé à l'inter section d'une verticale et d'une horizontale comporte, comme éléments de contact, deux transistors MOS permettant d'effec tuer une transmission bidirectionnelle des informations, lesdits transistors étant commandés par une bascule de manière à être conducteurs lorsqu'elle est en l'état 1 et bloquées lorsqu'elle est en l'état 0, ladite bascule étant mise en l'état 0 en appli quant sur son entrée 0 un signal de connexion Cj spécifique à la verticale jet sur son entrée 1 un signal Pjk caractérisant le fait qu'un signal de sélection Sk et un signal de déblocage Ek spécifiques à l'horizontale k sont présents et en l'état 1 en supprimant le signal Cj,
le signal Pjk demeurant appliqué à l'entrée 1 pendant un temps t suivant la suppression dudit signal Cj, et en ce que le signal de déblocage Ëk, dont la présence conditionne la mise en l'état 1 de la bascule et la fermeture du point de croisement, est présent soit lorsqu'aucun circuit de commutation associé à l'horizontale k n'est fermé soit lorsqu'un signal est appliqué à une entrée particulière du multisélecteur de sorte que plusieurs circuits de commutation associés à l'horizontale k peuvent être simultanément fermés.
Les caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description suivante d'exemple de réalisation, ladite description étant faite en relation avec les dessins joints dans lesquels: - La fig. 1 représente une porte NOR réalisée avec des transistors MOS de typ Nh; - La fig. 2 représente une porte NOR réalisée avec des transistors MOS complémentaires; - La fig. 3 représente une bascule à transistors MOS de type Nh; - La fig. 4 représente le schéma symbolique d'un circuit de commutation; - La fig. 5 représente un multisélecteur élémentaire; - La fig. 6 représente le schéma détaillé d'un circuit de commutation et des circuits associés; - La fig. 7 représente l'association horizontale de plusieurs multisélecteurs élémentaires.
Avant de décrire l'invention, on va exposer les caractéristi ques principales des transistors MOS et leur mode de fonction nement.
Un transistor MOS est presque parfaitement symétrique et les électrodes jouant le rôle de drain et de source peuvent être interverties sans inconvénient et sans modification du fonction nement lorsqu'il est utilisé en logique. Néanmoins, le fabricant définit, dans les caractéristiques, les électrodes qui jouent le rôle de source et de drain. C'est pourquoi on a symbolisé dans les figures la source par une flèche, de la même manière que l'on symbolise l'émetteur d'un transistor bipolaire.
Dans le fonctionnement d'un transistor MOS-Nh (transistor à enrichissement à canal N) on définit les tensions suivantes: VT: Tension de seuil, Vd: Tension de drain, VG: Tension de grille.
Toutes ces tensions étant mesurées par rapport à celle de la source (VS =0) et exprimées en valeurs absolues, un transistor MOS est bloqué pour VG < VT. Il présente alors une résistance drain-source RDS de valeur pratiquement infinie (environ 107 ohms).
Un transistor MOS est passant pour VG>VT. Il se com porte alors comme une résistance passive de valeur
EMI0001.0024
K étant un facteur de proportionnalité.
On distingue dans ce cas, deux régions de conduction: - La région de conduction à basse impédance (ou région non saturée) lorsque VD < VG-VT, région dans laquelle la résistance drain-source RDS présente une valeur faible (50 200 ohms).
- La région de conduction à haute impédance (ou région saturée) lorsque VD>VG-VT avec une résistance RDS de valeur relativement élevée.
Si un transistor MOS-Nh présente une tension de seuil VT = 4v et qu'on lui applique une tension VG=0, il est bloqué. Si on lui applique une tension VG = 24v et une tension VD comprise entre zéro et 20 volts, il passe dans l'état que l'on vient de définir comme état conducteur. En pratique, si l'on désire avoir une bonne linéarité de la résistance RDS, on doit se limiter à des valeurs plus faibles de VD.
Sa résistance RDS présente alors une valeur très faible et il permet le passage bidirectionnel de signaux analogiques ou digitaux entre drain et source.
Les transistors MOS sont également utilisés comme résistan ces ce qui permet de réaliser des circuits intégrés monolithi ques, ce fonctionnement en élément passif pouvant être obtenu pour l'un ou l'autre des types de conduction. Par exemple, si le transistor est mis dans son état de conduction à basse impé dance par une polarisation convenable (VD < VG-VT) et qu'il est connecté en série avec un transistor inverseur, sur la connexion commune aux deux transistors la tension VD ou la masse suivant que le dit transistor inverseur est bloqué (FG VT)
ou conducteur (VG>VT). Dans les différentes figures de la description, les transistors MOS utilisés comme éléments actifs portent la référence T et ceux utilisés comme résistance de charge portent la réfé rence R . Il est évident que l'utilisation de transistor MOS comme résistance de charge ne se conçoit que dans une tech nologie intégrée auquel cas elle présente des avantages du point de vue fabrication. Toutefois il est bien entendu que chaque transistor MOS portant la référence R et ulilisé comme rési stance peut être remplacé par une résistance classique de valeur équivalente.
Comme il est bien connu, il existe plusieurs types de techno logie à transistors MOS en circuits intégrés. Ainsi, le multisé- lecteur selon l'invention peut être réalisé soit avec des transi stors à canal P, soit avec des transistors à canal N, soit enfin en technologie complémentaire utilisant dans le même circuit des transistors à canal N et à canal P.
Le mode d'utilisation de ces différentes technologies est bien connu et, par exemple, les circuits logiques en technologie complémentaire sont décrits dans l'article intitulé Open the gate to nanopower IC logic pubilé dans le numéro du 13 Septembre 1967 de la revue Electronic Design.
A titre d'exemple, les fig. 1 et 2 représentent une porte NOR réalisée respectivement avec des transistors de type Nh et avec des transistors complémentaires. On utilisera, pour ces descriptions, une logique positive dont les deux niveaux, + V et zéro, représentent respectivement un signal (P par exemple) et son complément (P).
Dans ces fig. 1 et 2, ainsi que dans les figures suivantes, un signal P ou P est appliqué à une borne d'entrée de circuit ou à un conducteur référencée avec la lettre minuscule correspon dante p suivie d'une ou deux lettres ou chiffres, le tout étant placé dans un cercle.
La porte NOR de la fig.1 comporte les entrées c, e, s consti tuées par les grilles des transistors T5, T6, T7 et le point com mun auquel sont connectés les drains de ces transistors consti tue la borne de sortie p. On voit que le potentiel de cette borne n'est égal à +V que quand toutes les g<U>rilles so</U>nt portées au potentiel de la masse soit P = C.E.S. = C+E+S. La porte NOR à transistors complémentaires de la fig. 2 comporte les transistors Ph T8, T9, T10 connectés en série et les transistors Nh T18, T19, T10 connectés en parallèle. Pour que la sortie p soit au potentiel + V il faut que tous les transistors série soient passants e<U>t tous les</U> transistors parallèle soient bloqués soit p = C.E.S. = C+E+S.
La fig. 3 représente, à titre d'exemple, une bascule à transi stors MOS Nh constituée par le couplage des inverseurs Tl-R1 et T2-R2, la commande de cette bascule s'effectuant par l'in termédiaire des transistors T3 et T4. Le conducteur a est relié au drain de Tl et on pose que la bascule est en l'état 1(condi- tion A) lorsque ce transistor est bloqué.
Quand des signaux C et P sont appliqués simultanément aux grilles de T3 et T4, ces transistors sont conducteurs ainsi que Tl et T2 et on a la condition t1. Si le signal C est ensuite supprimé (condition C) alors que le signal P est maintenu, la bascule passe en l'état 1 (condition A).
Comme il a été décrit dans le brevet principal, chaque cir cuit de commutation doit comporter deux transistors MOS comme éléments de contact afin d'assurer la transmission bidirectionnelle des informations.
La fig. 4 représente le schéma symbolique d'un tel circuit de commutation prévu pour un montage matriciel. Lorsque ce circuit de commutation est fermé, le chemin de parole s'établit, pour une direction, entre l'horizontale Hl 1 et la verticale V/1 et, pour l'autre direction, entre l'horizontale H/11 et la verticale V"1. Pour simplifier la description, l'ensemble des deux hori zontales sera par la suite référencé Hl et l'ensemble des deux verticales sera référencé V1.
La commande du circuit de commutation, c'est-à-dire sa fermeture ou son ouverture, s'effectue sous la commande de signaux appliqués aux conducteurs suivants: - Conducteur de sélection horizontale s1, - Conducteurs de sélection verticale c1 et cil, - Conducteurs d'occupation de ligne el.
En outre, un conducteur al l transmet une information caractérisant l'état, ouvert ou fermé, du circuit de commuta tion.
La fig. 5 représente un multisélecteur élémentaire compor tant les horizontales Hl, H2 ... Hk ... Hn et les verticales V1, V2 ...Vj...Vm.
A chaque point de croisement on a placé un circuit de com mutation tel que celui symbolisé sur la fig. 4. Ces circuits sont référencés X11, X21 ... Xm1 pour ceux associés à l'horizon tale Hl; X1n, X2n ... Xmn pour ceux associés à l'horizontale Hn, etc.
Le multisélecteur comporte en outre un circuit de com mande par verticale référencé L1, L2 ... Lj ... Lm et un circuit logique par horizontale référencé G1, G2 ... Gk ... Gn.
La fig. 6 représente le schéma détaillé d'un circuit de com mutation Xjk et des circuits Lj et Gk associés respectivement à la verticale Vj et à l'horizontale Hk.
A titre d'exemple non limitatif, la description sera faite en utilisant, comme dans la description des fig. 1, 2 et 3, une logique positive dont les deux niveaux, + V et zéro, représen tent respectivement un signal (Cj, par exemple) et son complé ment (Çj). Le circuit de commutation Xjk comporte les transi stors de type Nh référencés T, T/ qui font office de contacts, la bascule Ajk et le circuit NOR Pjk. Le circuit de commande de verticale comporte les circuits inverseurs La, Lb,
Ld et le circuit logique d'horizontale Gk comporte les circuits NOR Ga, Gc et le circuit inverseur Gb.
Le tableau 1 indique les différents signaux appliqués sur les conducteurs de commande du circuit de commutation Xjk et du multisélecteur ainsi que leurs désignations.
EMI0002.0035
<I>Tableau <SEP> 1</I>
<tb> Signaux <SEP> de <SEP> commande
<tb> <U>Conducteur <SEP> Signal <SEP> Désignation</U>
<tb> C
<tb> c
<tb> C <SEP> Signal <SEP> de <SEP> connexion
<tb> C <SEP> Signal <SEP> de <SEP> connexion <SEP> retardé
<tb> c/
<tb> <U>C</U>
<tb> S <SEP> Signal <SEP> de <SEP> sélection
<tb> s
<tb> <U>S</U>
<tb> Ë
<tb> e
<tb> <U>E <SEP> Signal <SEP> de <SEP> blocage</U>
EMI0003.0000
On va maintenant décrire le fonctionnement des circuits représentés sur la fig. 6.
Dans le circuit Lj, les inverseurs La et Lb connectés en série servent à reformer les signaux reçus sur le conducteur c j qui peuvent être fournis, comme on le verra ultérieurement, par un autre multisélecteur sur un conducteur présentant une capacité appréciable par rapport à la masse.
Si un signal Cj (Cj) est appliqué au conducteur cj, l'inverseur Lb délivre donc le même signal sur le conducteur cj. L'inverseur Ld four nit un signal complémenté Ej (Cj) sur le conducteur c j et, par suite du temps de commutation t de ce circuit, les transitions sur ce conducteur sont retardées de t par rapport aux trans- istions survenant sur le conducteur cj.
Dans le circuit Gk, la porte NOR Ga comporte m entrées reliées aux sorties 1 des bascules de maintien associées à l'hori zontale k (voir fig. 2) et fournit un signal W k (voir tableau 2, ligne 1). Cette porte est suivie de l'inverseur Gb qui fournit un signal d'occupation Wk sur le conducteur wk (voir tableau 2, ligne 2) lorsqu'au moins un circuit de commutation associé à l'horizontale est fermé.
Le conducteur wk est connecté à une borne de sortie du multisélecteur élémentaire et les variations de son potentiel peuvent être utilisées pour commander des circuits de commutation appartenant à d'autres multisélecteurs dans un étage de commutation tel que décrit dans le brevet suisse no 507 627. Le conducteur w k est connecté au circuit NOR Gd auquel est également relié le conducteur r.
EMI0003.0028
Cette porte fournit un signal de blocage Ek (voir tableau 2, ligne 3) à tous les circuits de commutation associés à l'horizon tale Hk. Enfin la porte NOR Pjk fournit un signal qui est appliqué à la bascule de maintien Ajk pour la condition logi que représentée sur la ligne 4 du tableau 2.
Comme on l'a vu ci-dessus, les transistions sur le conducteur cj sont retardées de t par rapport à celles sur le conducteur cj de sorte que, lorsque l'on passe de la condition Cj à la condition fj, le signal<B>E</B> -j reste présent pendant un temps t. Si la porte Pjk est alors passante, la bascule Ajk reçoit - pendant une durée t - un signal de commande sur ses deux entrées à la fois et se posi tionne en l'état 0 (condition Ajk) comme on l'a vu lors de la description de la fig. 3.
EMI0004.0000
On va maintenant décrire le fonctionnement du multisélec- teur élémentaire représenté sur la fig. 5. Cette description sera divisée en deux parties concernant respectivement l'effet des signaux de commande sur une cellule non sélectionnée et un processus particulier, donné à titre d'exemple, de fermeture du circuit de commutation Xjk placé à l'intersection de ]averti- cale Vj et de l'horizontale Hk.
1- Cellules non sélectionnées Les lignes référencées 1.1, 1.2, 1.3 dans le tableau 3 indi quent les signaux présents sur les conducteurs c, cl, s, e et p (sortie du circuit NOR Pjk, fig. 4) dans les cas suivants.
1.1- Repos (tableau 3, référence 1.1) A l'état de repos, c'est-à-dire lorsque l'on ne commande ni la fermeture ni l'ouverture du circuit Xjk, des signaux Cj et Sk sont appliqués aux entrées de sélection ainsi que l'un des sig naux Ek ou Ek. Le signal Cl assure le blocage du transistor de commande T3 de la bascule Ajk et les signaux Sk et Cj assu rent le blocage de la porte Pjk de sorte que l'état de la bascule est maintenu quel que soit le niveau de tension sur le conduc teur ek.
On notera que, si l'on applique un signal k alors que le transistor T3 reçoit un signal C depuis au moins un temps t, le signal Cj assure encore le blocage de la porte Pjk.
1.2 - Sélection partielle verticale (tableau 3, référence 1.2) L'application d'un signal Cj sur le conducteur de sélection verticale cj provoque l'ouverture de tous les points de croise ment associés à la verticale Vj. En effet ce signal rend conduc teurs tous les transistors T3 et les bascules A passent en l'état 0. La ligne 1.2 du tableau 3 représente les différents signaux appliqués à des horizontales non sélectionnées (signal S).
1.3 - Sélection partielle horizontale (tableau 3, référence 1.3) Lorsque l'horizontale Hk est sélectionnée par l'application d'un signal Sk,chaque porte P demeure bloquée à condition que le signal C ait été appliqué pendant au moins un temps t avant l'application du signal W. 2 - Fermeture d'un point de croisement On va maintenant décrire, un processus de fermeture du circuit Xjk en supposant qu'initialement les signaux appliqués sont ceux correspondant à l'état de repos (tableau 3, référence 1.1) et que l'horizontale Hk ne reçoit pas de signal de blocage, c'est-à-dire qu'un signal Ek est présent sur le conducteur ek.
Ce processus de fermeture comporte l'exécution successive des opérations suivantes: 2.1- Sélection horizontale (tableau 3, référence 2.1) On applique un signal SI au conducteur sk. Comme un signal Cj est présent, la porte Pjk est bloquée et la bascule Ajk ne change pas d'état.
2.2 - Sélection verticale On applique un signal Cj au conducteur ci de sorte que la bascule Ajk passe en l'état 0 (conditon Ajk). Après un retard t, le circuit Lj fournit un signal Cj et, si l'horizontale n'est pas bloquée - ce qui est caractérisé par un signal Ëk - un signal Pjk apparaît de sorte que les drains des transistors Tl et T2 sont portés tous deux au potentiel de la masse (tableau 3, référence 2.2). Les transistors Tl et Tll (fig. 3) sont bloqués et le point de croisement est encore ouvert (condition Aj7k#.
2.3 - Fermeture du point de croisement On supprime le signal Cj (condition Cj) mais le signal Cj est encore présent pendant un temps t. Le transistor Tl reste donc bloqué alors que le transistor T2 devient conducteur (tableau 3, référence 2.3a).
La bascule Ajk passe donc en l'état 1 (condition Ajk) ren dant conducteurs les transistors Tl, Tll: le point de croisement est fermé et un signal Wlk apparaît bloquant la porte Pjk (signal Pjk). Après un temps t, il apparaît également un signal Cj (tableau 3, référence 2.3b): le point de croisement est maintenu fermé.
2.4 - Fin d'opération On supprime le signal Sk (condition Sk) et on se trouve en l'état de repos (tableau 3, référence 1.1).
On voit donc, d'après cette description du fonctionnement du multisélecteur selon l'invention, que tous les circuits de commutation associés à la verticale j reçoivent une commande d'ouverture avant que le circuit Xjk ne soit fermé. II en résulte que, pour couper une liaison établie entre une ligne d'abonné et un joncteur, il suffit de déconnecter ces deux équipements du réseau de commutation. Les différents points de commuta tion par l'intermédiaire desquels le chemin était établi demeu rent fermés jusqu'à ce que les verticales auxquelles ils sont associés soient requises pour l'établissement de nouvelles liaisons.
En se reportant au tableau 2, lignes 3 et 4, on veut crue l'on peut commander la fermeture d'un circuit de commutation associé à l'horizontale Hk pour la condition logique Ek = R+Wk c'est-à-dire soit lorsqu'aucun circuit associé à cette ligne n'est fermé soit lorsqu'un signal de forçage R est appli qué à l'entrée r du multisélecteur: cette entrée permet donc de commander, par l'application d'un signal R, la fermeture de plusieurs circuits sur une même horizontale.
Si l'on considère par exemple une supermatrice constituée par l'association de plusieurs multisélecteurs élémentaires selon la fig. 5, une horizontale Hl peut être réservée à l'envoi d'une tonalité d'occupation à plusieurs abonnés connectés à cette supermatrice (abonnés appelés occupés ou abonnés en faute).
La fig. 7 représente l'association horizontale de plusieurs multisélecteurs élémentaires Ml, M2, M3 dont on n'a repré senté que les inverseurs Gb (voir fig. 6) associés aux horizonta les Hk. Ces inverseurs sont consititués par la connexion série d'un transistor Nh fonctionnant normalement (T21, T22, T23) et d'un transistor Nh fonctionnant en résistance (R21, R22, R23) lorsqu'une tension+V est appliquée à sa grille.
Les conducteurs de sortie wk de ces inverseurs sont reliés au conducteur commun d'occupation wok. On voit qu'un seul des inverseurs, celui du multisélecteur Ml par exemple, reçoit une tension + V de sorte que seule la résistance R21 présente une valeur normale, les autres (R22, R23) ayant une valeur infinie. On peut donc associer horzontalement autant de multisélec- teurs qu'il est nécessaire sans aucun inconvénient, l'ensemble constitué par les transistors T21, T22 etc. et la résistance R21 constituant un circuit NOR. Bien que la présente invention ait été décrite en relation avec un exemple particulier de réalisation, il est clair qu'elle n'est pas limitée au dit exemple et qu'elle est susceptible d'au tres variantes ou modifications sans sortir de son domaine.
En particulier, les différents circuits logiques représentés sur les fig. 3 et 5 peuvent être réalisés soit avec des transistors MOS de type Nh (en logique positive) soit avec des transistors de type Ph (en logique négative) soit en technologie complé mentaire (en logique positive ou négative).