CH619308A5 - - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Übermittlung von Steuer- und Statusinformation in einer Datenverarbeitungsanlage. Letztere umfasst einen Hauptspeicher mit Bereichen für Programminstruktionen bestehend aus Operationsbefehlen und Gerätesteuerblöcken mit mehreren Steuerfeldern, wenigstens eine Steuereinheit für Eingabe/Ausgabege-räte mit eigenem Speicher für einen Gerätesteuerblock, Ein-gabe/Ausgabe-Schnittstellenlogik mit einem Datenstrang,

einem Adressenstrang und weiteren Steuersignalleitungen zur Verbindung des Hauptspeichers mit der genannten Gerätesteuereinheit, sowie eine an den Hauptspeicher angeschlossene Zentraleinheit, die auf jede Operationsinstruktion zwecks Veranlassung von Hauptspeicher und Schnittstellenlogik zur Übermittlung eines Gerätesteuerblocks an eine Steuereinheit anspricht.

Ein Gerätesteuerblock schliesst als genannte Steuerfelder ein: wenigstens ein erstes Feld für mehrere Steuerbits, ein Adressenfeld für die Adresse eines mit einer Datenübertragung im Zusammenhang stehenden Datenbereichs im Hauptspeicher, ein Zählerfeld zur Angabe der zu übertragenden Datenmenge und ein Verkettungsadressenfeld für die Adresse des nächstfolgenden im Hauptspeicher befindlichen Gerätesteuerblocks, der nach der Benutzung des derzeitig vorliegenden Blocks zu übertragen ist.

Die Erfindung bezweckt die bisher unwirtschaftlich und zeitraubend arbeitenden Verfahren zu ersetzen, durch die, zwecks Meldung von Ausnahmebedingungen bezüglich der Zusammenarbeit mit Eingabe/Ausgabe (EA>GEräten an eine Zentraleinheit, letztere während prioritätsgesteuerten Datenübertragungen in ihrer Tätigkeit unterbrochen werden muss. Das vorliegende Verfahren erlaubt, ohne erzwungene Unterbrechung der Operationen der Zentraleinheit die Information über Ausnahmebedingungen im Gerätesteuerblock, der von einer Steuereinheit zur Abwicklung mehrerer Datenübertragungen benutzt wird, unterzubringen.

Die Steuerung der Datenübertragung zwischen dem Speicher der zentralen Verarbeitungseinheit und peripheren EA-Geräten über eine Eingabe/Ausgabe-Sammelleitung oder Schnittstelle kann viele Formen annehmen. Zur Eingabe/Aus-gabe-Steuerung für die Datenverarbeitung gehören die Steuerung durch direkte Programminstruktionen für jede Datenübertragung, die Einleitung von Datenübertragungen durch einen Zentralprozessor und die nachfolgende Datenübertragung unter Steuerung des Peripheriegerätes ohne Benutzung des Zentralprozessors sowie eine Logikschaltung zur Behandlung von Unterbrechungsanforderungen von Peripheriegeräten, um dem zentralen Prozessor den Gerätezustand des Peripheriegerätes mitzuteilen. In verschiedene derartige Konzepte sind Steuermechanismen eingeschlossen, die es den Peripheriegeräten gestatten, eine Unterbrechungsverarbeitung im Zentralprozessor dadurch einzuleiten, dass sie den Prozessor direkt über das Gerät und den die Behandlung erfordernden Zustand informieren, oder die Unterbrechungsanforderung kann den Zentralprozessor auch auffordern, ein Aufrufsignal an alle angeschlossenen Geräte der Reihe nach abzugeben, um hinterher Information an den Zentralprozessor zu übertragen, die das die Unterbrechung auslösende Gerät und seinen Zustand bezeichnet. In Anlagen, die für jede Datenübertragung zwischen einem Peripheriegerät und dem Hauptspeicher eine direkte Programmsteuerung benutzen, sind im allgemeinen Schnittstellen vorgesehen, die aufgrund der Programminstruktion die sequentielle Übertragung von Adressbefehlen und/oder Daten an das Peripheriegerät verlangen.

In Datenverarbeitungsanlagen, die nicht nur die direkte Programmsteuerung von Datenübertragungen, sondern auch prioritätsgesteuerte Datenübertragungen vorsehen, braucht man im allgemeinen verschiedene Formen von Programminstruktionen. Auch wenn verschiedene Formen von Einleitungsinstruktionen nicht erforderlich sind, so braucht man doch verschiedene Formen von Steuerinformation für die Peripherige-räte, die durch die Steuereinheit des Peripheriegerätes erkannt und unterschiedlich verarbeitet werden müssen. Jede Steuereinheit in einem Peripheriegerät muss daher eine Spe-

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3 619308

ziallogik haben. Wenn die Eingabe/Ausgabe-Steuerung ausser- Fig. 5 bestimmte Register und Datensammelleitungen einer dem asynchrone Anforderungen der Unterbrechung zwecks zentralen Verarbeitungseinheit, die bei der Verwirklichung der

Bedienung durch den Prozessor verarbeiten soll, muss in der vorliegenden Erfindung benutzt werden;

Steuereinheit des Peripheriegerätes eine weitere Schaltung Fig. 6 bestimmte Register und Sammelleitungen der zentra-

vorgesehen werden. 5 len Verarbeitungseinheit, die mit der vorliegenden Erfindung

Während der prioritätsgesteuerten Operationen zur Daten- zur Behandlung von Adressinformation verwendet werden;

Übertragung, in denen eine Steuereinheit im Peripheriegerät Fig. 7 die Darstellung einer Programminstruktion für eine mit genügend Information versehen wurde, um die weitere Datenverarbeitungsanlage und einen direkten Gerätesteuer-

Benutzung der Schnittstellensammelleitung einzuleiten und zu block (IDCB) zur Einleitung von EA-Operationen gemäss der steuern, zwecks Steuerung der Speichereinheit unabhängig î o Erfindung;

vom Prozessor, können bestimmte Ausnahmebedingungen vor Fig. 8 die Darstellung von Information in einem direkten

Abschluss der Datenübertragung auftreten, die eine Spezialbe- Gerätesteuerblock, übertragen an die Steuereinheit eines handlung durch den Zentralprozessor erfordern, bevor die Peripheriegerätes und die zugehörige Zeiteinteilung;

Datenübertragung wieder eingeleitet werden kann. Fig. 9 die Wechselwirkung und den Inhalt einer EA-Opera-

Normalerweise müssen Eingabe/Ausgabe-Steuereinrich- 15 tionsinstruktion, eines direkten Datensteuerblocks (IDCB), tungen, die zur Handhabung der direkten Programmsteuerung, eines Datensteuerblocks (DCB) und von übertragenen Daten; zur prioritätsgesteuerten Datenübertragung oder zu Übertra- Fig. 10 den Inhalt eines Datensteuerblocks und eines gungen durch Unterbrechungsanforderung über eine gemein- Steuerwortes in einem Datensteuerblock, die im Hauptspeisame Schnittstelle geeignet sind, jede dieser Situationen aus- eher einer Datenverarbeitungsanlage gespeichert sind und mit schliesslich auf der Schnittstellensammelleitung ausführen, 20 denen EA-Operationen gesteuert werden;

wodurch sie verhindern, dass irgendeine andere Form von Fig. 11 die Leitungen einer EA-Schnittstellensammelleitung

Anforderung verarbeitet wird. und die zugehörige Taktierung bei der Übertragung von Daten

In herkömmlichen Anlagen gemäss US-Patent Nr. 3 836 889 auf der Basis der prioritätsgesteuerten Zykluszuordnung zwi-

wurde eine Aufruflogik vorgesehen, um auf eine unbekannte sehen der Speichereinheit einer Datenverarbeitungsanlage und

Unterbrechungsanforderung reagieren zu können, die die Prio- 25 der Steuereinheit eines Peripheriegerätes;

rität der Unterbrechungsanforderung signalisiert. Die Eingabe/ Fig. 12 die Leitungen einer EA-Schnittstellensammelleitung

Ausgabe-Steuerlogik reagiert mit einem seriellen Aufrufsignal und die Taktierung zum Aufrufen der Steuereinheiten von Peri-

vom Zentralprozessor, kombiniert mit einer Identifizierung der pheriegeräten, um weitere Übertragungen auf der Schnittstel-

Priorität der aufrufenden Unterbrechungsanforderung, um die Iensammelleitung einzuleiten;

Wahl durch die richtige Steuereinheit des Peripheriegerätes 30 Fig. 13 eine allgemeine Darstellung des Konzeptes eines für die nachfolgende Benutzung der Schnittstellensammellei- von Steuereinheit zu Steuereinheit eines Peripheriegerätes tung auszulösen. Die Prioritätsunterbrechungsanforderung von seriell weitergeleiteten Aufrufsignals, das eine Einheit für die der Steuereinheit eines Peripheriegerätes kann durch einen Benutzung der Schnittstellensammelleitung auswählt;

zentralen Prozessor modifiziert werden. In diesen herkömmli- Fig. 14 wichtige Bestandteile der vorliegenden Erfindung chen Anlagen konnte die Änderung der Prioritätsstufe einer 35 zum Empfang von Aufrufsignalen von der Steuereinheit eines

Steuereinheit eines Peripheriegerätes jedoch nur vorgenom- vorhergehenden Peripheriegerätes, das Belegen der Schnitt-

men werden, wenn das angeschlossene Gerät dieser Steuerein- stelle und entsprechende Rückmeldung an die EA-Steuerlogik heit nicht durch einen früheren Befehl belegt ist. Ausserdem einer Datenverarbeitungsanlage;

musste in herkömmlichen Anlagen, die sowohl prioritätsgesteu- Fig. 15 eine Darstellung der Hauptbestandteile einer erte Datenübertragung als auch Unterbrechungsanforderungs- 40 Steuereinheit eines an eine EA-Schnittstellensammelleitung

Verarbeitung ausführen, eine separate Logik innerhalb der angeschlossenen Peripheriegerätes;

Steuereinheit des Peripheriegerätes und eine Eingabe/Aus- ' Fig. 16 in einem Blockdiagramm die Hauptbestandteile der gabe-Steuerlogik des Zentralprozessors vorgesehen werden, Kanalschnittstellenlogik, die die Schnittstellensammelleitung um die beiden Formen der erforderlichen Kommunikation ein- mit der Steuereinheit des Peripheriegerätes verbindet;

zuleiten. 45 Fig. 17 die Hauptbestandteile eines Mikroprozessors, der in

Bekannte Anlagen, die ein serielles Aufrufsignal zum Wäh- einem bevorzugten Ausführungsbeispiel der Erfindung als Teil len einer von mehreren Steuereinheiten der Peripheriegeräte der Steuereinheit eines Peripheriegerätes verwendet wird;

enthalten, die alle eine Bedienung anfordern, verlangen die Fig. 18 in einem Blockdiagramm die Verbindung verschie-

Benutzung einer Logik innerhalb einer jeden Steuereinheit, um dener Datensammelleitungen eines Mikroprozessors und einer das serielle Aufrufsignal an nachfolgende Geräte weiterzulei- so EA-Schnittstelle innerhalb der Gerätesteuerlogik einer ten. In diesen Anlagen ist natürlich ein richtiges Funktionieren Steuereinheit eines Peripheriegerätes;

der Aufrufweiterleitung nicht möglich, wenn eine einzelne Fig. 19 in einem detaillierten logischen Diagramm die Art,

Steuereinheit eines Peripheriegerätes oder überhaupt ein in der die Steuereinheit eines Peripheriegerätes eine Unterbre-

Gerät von der Eingabe/Ausgabe-Sammelleitung abgetrennt ist. chungsanforderung an eine zentrale Verarbeitungseinheit

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnun- 55 unter Verwendung der Schnittstellensammelleitung einleitet;

gen dargestellt und wird anschliessend näher beschrieben. Es Fig. 20 einen Lageplan der Fig. 20A und 20B, die in einem zeigen: detaillierten logischen Diagramm die Art darstellen, in der die

Fig. 1 in einem Blockdiagramm die Hauptbestandteile einer Steuereinheit eines Peripheriegerätes eine von mehreren die vorliegende Erfindung nutzenden Datenverarbeitungsan- " Unterbrechungsanforderungen in den Leitungen einer EA-

lage; 60 Sammelleitung entsprechend einer Prioritätsstufe erregt und

Fig. 2 die räumliche Anordnung einer die vorliegende Erfin- die gegenwärtige Prioritätsstufe eines Gerätes mit den Aufrufdung nutzenden Datenverarbeitungsanlage ; identifizierungssignalen vergleicht, die auf der E A-Sammellei-

Fig. 3 die Leitungen einer Eingabe/Ausgabe-Schnittstellen- tung von der EA-Steuerlogik einer zentralen Verarbeitungseinsammelleitung, die die EA-Steuerlogik (Kanal) in der zentralen heit empfangen wurden;

Verarbeitungseinheit (CPU) und eine Steuereinheit in einem 65 Fig. 21 einen Lageplan der Fig. 21A und 21B, die in einem

Peripheriegerät gemäss der Erfindung verbindet; detaillierten logischen Diagramm Einrichtungen zum Empfang,

Fig. 4 in einem Blockdiagramm die Hauptbestandteile der zur Weiterleitung und zur Annahme eines Aufrufes der

EA-Steuerlogik einer Datenverarbeitungsanlage; Steuereinheit eines Peripheriegerätes darstellen;

619308 4

Fig. 22 die Zusammengehörigkeit der Fig. 22A und 22B, die die Adresskarte 41, die Datenkarte 40 und die Festwertin einem detaillierten logischen Diagramm die Prioritäts-Unter- speicherkarte 42 verteilt ist Weiterhin ist eine EA-Anschluss-brechungsbestimmungslogik der EA-Steuerlogik darstellen; einheit 34 der Fig. 2 für ein Peripheriegerät 33 gezeigt. Die

Fig. 23 die Zusammengehörigkeit der Fig. 23A und 23B, die Schnittstellensammelleitung 35 nach dem Erfindungsgedanken in einem detaillierten logischen Diagramm die Aufrufreihenfol- 5 kann eine beliebige Anzahl verschiedener Geräte 33 bedienen, gesteuerung der EA-Steuerlogik darstellen; Nach einem bevorzugten Ausführungsbeispiel der vorliegen-

Fig. 24 die Zusammengehörigkeit der Fig. 24A und 24B, die den Erfindung hat jedoch jede EA-Anschlusskarte 44, die eine in einem detaillierten logischen Diagramm die Schnittstellen- Peripheriegeräte-Steuereinheit 34 darstellt, eine gemeinsame leitsteuerung der EA-Steuerlogik zeigen. Schaltung, die in Kanallogik 46 und einem Mikroprozessor 47

Fig. 25 in einem detaillierten logischen Diagramm die durch io aufgeteilt ist Zusätzlich zu der gemeinsamen Schaltung ist eine Fehlerbedingungen in der Schnittstellenleitsteuerung der EA- Gerätelogik 48 vorhanden, die in ihrer Ausführung von dem Steuerlogik erzeugten Steuerungen; jeweils zu steuernden Gerät 33 abhängt

Fig. 26 in einem detaillierten logischen Diagramm die Anschliessend wird die Arbeitsweise einer Peripheriege-

Schnittstellenprüfsteuerung der EA-Steuerlogik und räte-Steuereinheit 34 nach einem bevorzugten Ausführungsbei-

Fig. 27 den Inhalt und die Wechselwirkung von verketteten is spiel der Erfindung und die Arbeitsweise eines Mikroprozes-Datensteuerblocks, Daten und restlicher Zustandsinformation sors 47 beschrieben. Die gemeinsame Schaltung 46 und 47 kann von einem die prioritätsgesteuerte Zykluszuordnung benutzen- jedoch auch nur aus Kombinations- und Sequenzlogik beste-den Peripheriegerät. hen.

Es gibt drei Grundformen der Kommunikation zwischen Datenverarbeitungsanlage 20 einem EA-Gerät 33 und der EA-Steuerlogik 32, die abhängig

Der die Erfindung umgebende Rahmen ist in Fig. 1 gezeigt. vom Typ des GErätes 33 die Benutzung von bis zu 81 Leitungen Die vorliegende Erfindung wird in einer Datenverarbeitungs- der EA-Schnittstelle 35 erfordern. Zwei Formen der Kommunianlage benutzt, die eine zentrale Verarbeitungseinheit oder kation werden eingeleitet durch eine Programminstruktion, die Zentraleinheit (CPU) 30, einen Hauptspeicher 31 zum Spei- bezeichnet ist mit Operate IO (OIO). Diese beiden Formen der ehern von Daten, Maschineninstruktionen und Eingabe/Aus- 25 Kommunikation dienen primär dem Datenaustausch und sind gabe-Steuerinformation und eine EA-Steuerlogik (Kanal) 32 benannt als direkte Programmsteuerübertragung (DPC) oder enthält. Die Erfindung betrifft die Steuerung der Übertragung prioritätsgesteuerte Zyklusübertragung (CS). Bei der DPC-von Daten und Steuerinformation an EA-Geräte 33 über Peri- Übertragungsform bewirkt jede OIO-Instruktion die Übertra-pheriegeräte-Steuereinheiten oder EA-Anschlusseinheiten 34, gung einer Informationseinheit zwischen dem Speicher 31 und die eine EA-Schnittstellensammelleitung 35 benutzen, welche 30 dem EA-Gerät 33 in beiden Richtungen. Die Übertragungs-die verschiedenen Einheiten für die Übertragung von Daten, form des prioritätsgesteuerten Zyklus wird durch den Prozes-Adressinformation und Steuerinformation parallel verbindet. sor 30 eingeleitet und umfasst die Übertragung der EA-Befehls-Ausserdem ist eine Aufrufsignalleitung 36 dargestellt, die die information an die Steuereinheit 34 des Peripheriegerätes zur Peripheriegeräte-Steuereinheiten 34 in Reihe miteinander ver- nachfolgenden Verwendung durch diese Steuereinheit bei der bindet, um ein bestimmtes EA-Gerät 33 zum Anschluss an die 35 Steuerung der Übertragung mehrerer Dateneinheiten zwi-EA-Schnittstelle 35 während eines bestimmten Übertragungs- sehen der Speichereinheit 31 und dem Peripheriegerät 33. zyklus auszuwählen. Diese Übertragung ist unabhängig von anderen Operationen

Die vorliegende Datenverarbeitungsanlage ist als Anord- des Prozessors 30 und erfolgt gleichzeitig mit diesen. Die dritte nung in Fig. 2 dargestellt. Dazu gehören eine Stromversorgung Form der erforderlichen Kommunikation zwischen dem Pro-37, eine Kartenreihe 38 mit mehreren steckbaren Karten 39, die 40 zessor 30 und dem Peripheriegerät 33 ist die Einleitung von diejenigen Schaltungen enthalten, welche die verschiedenen Programmunterbrechungsfolgen im Prozessor 30 aufgrund Einheiten der Datenverarbeitungsanlage bilden. von Anforderungen der Prozessorbedienung durch ein Peri

Drei Karten 40,41 und 42 enthalten Schaltungen, welche pheriegerät 33.

die Zentraleinheit 30 bilden. Verschiedene Teile der EA-Steuer- Die Wechselwirkung der EA-Steuerlogik 32, der Schnittlogik 32 sind auf diese letzteren Karten verteilt Eine Anzahl 45 stellensammelleitung 35 und Peripheriegeräte-Steuereinheit 34 von Speicherkarten 43, abhängig von der gewünschten für diese Formen der Kommunikation werden jetzt im einzel-

Speichergrösse, wird in die Kartenreihe 38 eingesteckt. nen beschrieben.

Die in Fig. 1 gezeigte EA-Anschlusseinheit 34 ist dargestellt Jede der 81 Leitungen der EA-Schnittstelle 35 werden jetzt durch jede einer gewählten Anzahl Karten 44. Wenn weitere kurz anhand der Darstellung in Fig. 3 definiert Es gibt zwei für EA-Geräte an die Anlage angeschlossen werden sollen, muss 50 den Betrieb wesentliche bidirektionale Sammelleitungen, und eine Versorgungs- und Trennkarte 45 eingebaut werden. Die zwar einmal eine 17-Bit grosse bidirektionale Adresssammellei-Versorgungskarte 45 hat die Funktion, die EA-Schnittstellenlei- tung 49 und zum anderen eine EA-Datensammelleitung 50, die tungen 35 in einem weiteren Gestell mit Strom zu versorgen einen Umfang von 16 Bits plus zwei Paritätsbits hat.

und die in Fig. 2 gezeigten Bauteile abzutrennen, falls die Die Steuerkommunikation auf der EA-Sammelleitung 35

Stromversorgung in diesem Gestell defekt sein sollte und 55 aufgrund der Dekodierung einer OIO-Instruktion zur Übertra-dadurch normalerweise die EA-Schnittstelle 35 unwirksam gung von Daten oder EA-Steuerinformation auf der Datensam-gemacht würde. melleitung 50 verlangt die Benutzung der Adresssammelleitung

Die Karte 42 enthält einen Festwertspeicher (ROS) mit 49. Andere für die Steuerung der Übertragung notwendigen einer Mikroprogramm-Steuereinrichtung für die Datenverar- Schnittstellenleitungen sind die Adressleitung 51, die Adress-beitungsanlage. Die Adresskarte (ADR) 41 enthält alle durch 60 rückleitung 52, die Bedingungscode-Eingangsleitung 53 und die Programm zugänglichen Bauteile wie Daten- und Zustandsregi- Datenabfrageleitung 54, die in der zur Steuerung der Kommu-ster und bildet Adressen für den Zugriff zum Speicher 31 und nikation richtigen Reihenfolge erregt werden.

zu den EA-Geräten 33. Die Datenkarte 40 übernimmt alle arith- Während der Kommunikation in prioritätsgesteuerten metischen und logischen Operationen und leitet die Daten von Zykluszuordnung werden Daten auf der Datensammelleitung und zu der EA-Schnittstelle 35 und dem Speicher 31. 65 50 und Adressinformation für den Speicher 31 auf der Adress sammelleitung 49 von der Peripheriegeräte-Steuereinheit 34 Schnittstellenleitungen übertragen. Weiterhin werden bei dieser Art von Übertragung

In Fig. 3 ist die EA-Steuerlogik für Kanal 32 gezeigt, die auf auf der Schnittstellensammelleitung 35 an Leitungen noch

benötigt eine Leitung für ein Bedienungsleitsignal 55, ein Bedie-nungsrückleitsignal 56, ein Eingabe/Ausgabe-Anzeigesignal 57, ein Wort/Byte-Anzeigesignal 58 und eine Vier-Bit grosse Statussammelleitung 59, die auf die Festwertspeicherkarte 42 und die Adresswertkarte 41 verteilt ist. Wenn in den Zentralprozessor 30 und den Speicher 31 eine Speicherschutzeinrichtung eingebaut ist, wird über die Bedingungscode-Sammelleitung 53 während dieser Übertragung ein Speicherschutzschlüssel von der Peripheriegeräte-Steuereinheit 34 an die Speicherschutzeinrichtung übertragen.

Normalerweise gehört zur Ûbértragung von prioritätsgesteuerter Zykluszuordnungsinformation zwischen der EA-Steuerlogik 32 und der Peripheriegeräte-Steuereinheit 34 eine einzelne Übertragung, der die Wahl eines anderen Gerätes für weitere Operationen folgt. Eine zusätzliche Übertragungsart kann ausgeführt werden und würde bezeichnet durch ein sogenanntes Bündelrückleitungssignal auf der Leitung 60. Das Bün-delrückleitungssignal auf der Leitung 60 erregt die Steuerungen sowohl in der Peripheriegeräte-Steuereinheit 34 als auch in der EA-Steuerlogik 32 und gestattet aufgrund einer Wahl des Peripheriegerätes 33 mehrere Übertragungen von prioritätsgesteuerten Zykluszuordnungsinformationen auf der EA-Sam-melleitung 35, bevor ein anderes Peripheriegerät gewählt wird.

Eine dritte Grundform der Kommunikation bringt mit sich die Forderung der EA-Steuerlogik 32 zu signalisieren, dass ein bestimmtes Peripheriegerät 33 den Zentralprozessor 30 unterbrechen will. Von den Schnittstellenleitungen 35 sind hiervon hauptsächlich betroffen eine Anforderungseingangsleitung 61 und eine Aufrufbezeichnungssammelleitung 62. Einer Gerätesteuereinheit kann beispielsweise durch einen Vorbereitungsbefehl eine bestimmte von vier möglichen Prioritätsunterbre-chungsstufen zugeordnet sein, nach dem Erfindungsgedanken können jedoch auch bis zu 16 verschiedene Stufen vorgesehen sein. Wenn ein Gerät 33 eine Unterbrechungsbedienung wünscht, erregt ein Teil der Kanalschnittstellen-Logikschal-tung 46 der Peripheriegeräte-Steuereinheit 34 eine bestimmte von vier Leitungen auf der Sammelleitung 61 und zeigt eine Unterbrechungsanforderung an. Die erregte Leitung auf der Sammelleitung 61 gehört zu der zugeordneten Prioritätsunter-brechungsstufe. Eine weitere Leitung in der Sammelleitung 61 ist bezeichnet als Bit 16 und wird erregt, um der EA-Steuerlogik 32 den Übertragungsbedarf seitens eines Peripheriegerätes 33 in Form einer prioritätsgesteuerten Zykluszuordnung zur Übertragung mitzuteilen.

Wenn ein bestimmtes Gerät 33 entweder eine Prioritäts-unterbrechungsanforderung oder eine prioritätsgesteuerte Zykluszuordnungsanforderung auf der Sammelleitung 61 signalisiert hat, bestimmen die Unterbrechungssteuerlogik in der EA-Steuerlogik 32 und der Prozessor 30, welche Anforderung einer Prioritätsstufe oder einer prioritätsgesteuerten Zykluszuordnung anerkannt werden kann, um die Verbindung zwischen der EA-Steuerlogik 32 und dem Gerät 33 herzustellen. Die Aufrufbezeichnungssammelleitung 62 ist mit binärer Information kodiert, um anzugeben, welche Unterbrechungsprioritätsstufe anerkannt wird, oder sie signalisiert einen bestimmten Binärcode auf der Aufrufbezeichnungssammelleitung 62, der anzeigt, dass jede prioritätsgesteuerte Zykluszuordnungsanforderung anerkannt wird.

Als Teil der Wahl eines Gerätes 33, dem die Verbindung mit der EA-Sammelleitung 35 gestattet werden soll aufgrund einer Unterbrechungsanforderung oder der Anforderung einer prioritätsgesteuerten Zykluszuordnung, erzeugt die EA-Steuerlogik 32 ein Aufruf signal 63 und ein Aufrufvorsignal 64. Die Aufrufsignale 63 und 64 werden seriell durch alle Peripheriegeräte-Steuereinheiten 34 geleitet, die an die Schnittstellensammelleitung 35 angeschlossen sind. Als Teil der Gerätewahl zur Verwendung der Sammelschiene 35 treten die Aufrufsignale 63 und 64 mit der kodierten Information auf der Aufrufbezeich619308

nungssammelleitung 62 in Wechselwirkung und wählen die Steuereinheit 34 eines bestimmten Peripheriegerätes. Wenn diese eine Aufrufidentifizierung auf der Sammelschiene 62 erkennt, die ihrer gegenwärtigen Prioritätsunterbrechungs-stufe entspricht, oder wenn sie eine prioritätsgesteuerte Zykluszuordnungsübertragung verlangt und den speziellen Identifizierungs-Code erkennt und ausserdem die Aufrufsignale 63 und 64 empfängt, ist die Wahl gemacht und diese Tatsache wird der EA-Steuerlogik 32 auf einer Aufruf-Rückmeldeleitung 65 zurückgemeldet. Der Empfang der Aufrufsignale 63 und 64 durch eine Peripheriegeräte-Steuereinheit 34 veranlasst diese, wenn der richtige Code auf der Aufrufbezeichnungssammelleitung 62 nicht erkannt wird, die Aufruf signale 63 und 64 an Steuereinheiten 34 nachfolgender Peripheriegeräte weiterzuleiten.

Die weiteren bisher noch nicht beschriebenen Leitungen der Schnittstellensammelleitung 35 sind eine Maschinenprüf-signalleitung 29 zum Anhalten eines früher gestarteten Gerätes, zwei Leitungen 66 zur Steuerung und Übertragung während einer ersten Programmladung (IPL) von einem Gerät 33 zum Speicher 31, eine Stromeinschalt-Rückstelleitung 67, mit der die gesamte Logik in den Peripheriegeräte-Steuereinheiten 34 in einem bekannten Zustand zurückgestellt wird sowie eine Anlagerückstelleitung 68 zum Einschalten bekannter Bedingungen aufgrund von Prozessorsteuerüngen.

Für den Rest der Beschreibung und die verbleibenden Zeichnungen werden Signalleitungen und Sammelschienen, wie in Fig. 3 dargestellt, bezeichnet. Jede Referenz auf ein bestimmtes binäres Bit auf einer grösseren Sammelschiene wird bezeichnet durch Sammelschienennummer, Gedankenstrich und Bitnummer. Eine Leitung mit der Beschriftung 16 auf der Sammelschiene 61 wird beispielsweise bezeichnet mit 61-16.

Allgemeine Beschreibung der CPU-EA-Steuerlogik

Die Hauptfunktionsteile der EA-Steuerlogik 32, dargestellt in Fig. 1, sind in Fig. 4 gezeigt. Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung kann in einem Zentralprozessor 30 gesehen werden, dessen logische Einrichtung die Wichtigkeit eines bestimmten im Prozessor 30 ausgeführten Programmes angibt. Anforderungen nach der Ausführung eines Programmes von grösserer oder kleinerer Bedeutung als die der laufenden Programmstufe bestimmen die Reaktion des Prozessors 30 auf eine solche Anforderung. Als Teil der EA-Steuerlogik 32 ist eine Unterbrechungslogik 69 vorgesehen, um die Bedeutung einer Unterbrechungsanforderung von EA-Geräten, signalisiert auf der Sammelleitung 61, mit dem Bedeutungsgrad des gegenwärtig im Prozessor 30 laufenden Programmes zu vergleichen, der angezeigt wird in einem laufenden Stufenregister 70. Wie in vielen anderen Datenverarbeitungsanlagen können die Möglichkeiten einer bestimmten wirksam werdenden Unterbrechung modifiziert werden durch die Verwendung einer in einem Register 71 enthaltenen Unterbrechungsmaske. Der Inhalt des laufenden Stufenregisters 70 und des Unterbrechungsmaskenregisters 71 kann durch Daten auf der Prozessordatensammelleitung 72 entsprechend den programmierten Anweisungen verändert werden. Je nach den Einstellungen des laufenden Stufenregisters 70, des Unterbrechungsmaskenregister 71 und der angeforderten Unterbrechungsstufe auf der Sammelleitung 61 kann der Festwertspeichersteuerung des Prozessors 30 auf einer Leitung 73 die Forderung mitgeteilt werden, den Prozessor 30 so zu steuern, dass er die Arbeit auf der laufenden Stufe nicht fortsetzt und eine Unterbrechung einleitet.

Nach den notwendigen Verwaltungsfunktionen im Prozessor 30 gibt die Festwertspeichersteuerung ein Signal auf die Leitung 74 zurück, das anzeigt, dass eine Unterbrechungsanforderung oder eine prioritätsgesteuerte Zykluszuordnungsanfor-

5

5

10

15

20

25

30

35

40

45

50

55

60

65

619308 6

derung, angezeigt auf der Sammelleitung 61-16, anerkannt wer- auf einer Leitung 88 signalisiert und jede Forderungszurück-

denkann. Stellung der EA-Steuerung wird vom Prozessor 30 auf einer

Zu diesem Zeitpunkt kennen der Prozessor 30 und daher Leitung 89 signalisiert. Während der prioritätsabhängigen auch die im Speicher 31 gespeicherten Programme die Identi- Zykluszuordnungsoperationen wird jeder an der Schnittstelle tät desjenigen Gerätes noch nicht, das die anerkannte Anforde- 5 in der Datenübertragung in die Speichereinheit 31 erkannte rung abgegeben hat. Die EA-Steuerlogik 32 enthält daher wei- Paritätsfehler auf einer Leitung 90 signalisiert. Verschiedene terhin eine Aufruf-Reihenfolgesteuerung 75, die ein Aufrufsi- andere Leitungen von und zum Prozessor 30 wurden in Fig. 4

gnal auf die Leitung 63 zusammen mit kodierter Information benannt und erklären sich entweder selbst oder sind für ein auf die Aufrufbezeichnungssammelleitung 62 gibt, die anzeigt, Verständnis der Arbeitsweise der vorliegenden Erfindung nicht ob eine prioritätsgesteuerte Zykluszuordnungsanforderung io erforderlich.

honoriert oder eine bestimmte anerkannte Prioritätsunterbre- In den Fig. 5 und 6 sind verschiedene in einem Prozessor 30 chungsstufe identifiziert wird. Aufgrund eines Signales auf der für die Durchführung von EA-Operationen enthaltene Register Aufrufrückleitung 65, das angibt, dass ein Peripheriegerät 33 und Sammelleitungen gezeigt. Alle Sammelleitungen und Regidas Aufrufsignal 63 aufgenommen hat, leitet die Aufruf-Reihen- ster haben einen Umfang von 16 binären Bits. An die Prozes-folgesteuerung 75 den notwendigen Austausch von Signalen 15 sorsammelleitung 72 ist eine Anzahl anderer Einheiten wie zwischen der EA-Steuerlogik 32 und der Steuereinheit 34 des arithmetische und logische Einheit, Arbeitsspeicher und zusätz-Peripheriegerätes ein. liehe Register angeschlossen, die primär mit Datenverarbei-

Die Steuerung der Signalübertragung und ihre Reaktion tungsfunktionen befasst sind.

darauf erfolgen in der EA-Steuerlogik 32 in einer sogenannten Daten von der Speichereinheit 31 werden auf einer Sam-

Schnittstellenleitsteuerung 76. 20 melleitung 91 empfangen und auf einer Sammelleitung 92 in

Wenn aus Gründen der Unterbrechung oder der prioritäts- den Speicher 31 eingegeben. Wenn vom Speicher 31 empfan-gesteuerten Zykluszuordnung eine Aufruffolge eingeleitet gene Daten primär im Prozess 30 benutzt werden sollen, wer-wurde, wie es oben beschrieben wurde, werden in der Schnitt- den sie im Speicherdatenregister der CPU (CPU SDR) 93 emp-stellenleitsteuerung 76 zuerst einmal die Bedienungsleitung 55, fangen, und wenn Daten zwischen Peripheriegeräten 33 und die Bedienungsrückleitung 56 und die Datenabfrageleitung 54 25 dem Speicher 31 während prioritätsgesteuerter Zykluszuord-erregt und deren Signale beantwortet. Wenn die Übertragun- nungsoperationen übertragen werden, werden sie in ein Zyklusgen in der prioritätsgesteuerten Zykluszuordnung gewählt wur- zuordnungs-Speicherdatenregister (CS SDR) 94 eingegeben, den, werden verschiedene Zykluszuordnungs-Statusinformatio- in Fig. 5 ist auch ein Operationsregister 95 gezeigt, das Pro-nen auf der Sammelleitung 59 in die Steuereinheit 34 des Peri- grammbefehle von der Speichereinheit 31 auf der Sammellei-pheriegerätes übertragen, die die verschiedenen Bedingungen 30 tung 91 und CPU SDR 93 empfängt, die für die Steuerung von der prioritätsgesteuerten Zykluszuordnungsoperation anzei- Systemoperationen zu dekodieren sind. Von besonderem Inter-gen. esse für die vorliegende Erfindung ist dabei die Dekodierung

Wenn die Schnittstellenleitsteuerung 76 die Informations- eines Befehles mit der Bezeichnung Operate IO (OIO). Übertragung einleiten und steuern soll, wird vom Instruktions- Wenn ein OIO-Befehl eine direkte Übertragung von Proregister des Prozessors 30 ein Signal auf der Leitung 77 emp- 35 grammsteuerdaten von der Speichereinheit 31 in ein Periphe-fangen, das die Dekodierung einer Instruktion Operate IO riegerät 33 bewirken soll, werden die Daten von der Speicheranzeigt. Die Beantwortung des Signals auf der Leitung 77 ver- einheit 31 auf der Sammelleitung 91 in das CPU SDR 93 eingelangt die Erregung und Beantwortung der Adressleitung 51, der geben, auf die Prozessor-Sammelleitung 72 über eine weitere Adressrückleitung 52 und der Datenabfrageleitung 54. Ausser- Sammelleitung 96 übertragen, in eines der CPU-Register 97 ein-dem wird die Antwort auf jede OIO-Instruktion von der 40 gegeben und der EA-Datensammelleitung 50 auf einer Sammel-Steuereinheit 34 des adressierten Peripheriegerätes signalisiert leitung 98 präsentiert aufgrund der Erregung eines Schnittstel-durch Information auf der Bedingungs-Code-Eingangssammel- len-Schaltgliedes A 99, das auf Steuersignale von der EA-leitung 53, die in die Sperrschaltungen 78 eingegeben wird zur Steuerlogik 32 anspricht. Die direkte Programmsteuerung der Darstellung in den Stufenstatusregistern im Prozessor 30 auf Datenübertragung von einem EA-Gerät 33 zur Speichereinheit den drei Leitungen 79. Wenn Übertragungen in der prioritäts- 45 31 erfolgt, indem man Daten auf der EA-Datensammelleitung abhängigen Zykluszuordnung erfolgen, wird auf den Leitungen 50 an die Prozessorsammelleitung 72 gibt durch Erregung der 80 ein Speicherschutzschlüssel an die Speicherschutzeinrich- bei 100 dargestellten Schaltglieder, Eingabe der Daten in das tung gesendet. CPU SDR 93 von einer Sammelleitung 101 und Übertragung Die Schnittstellenprüfsteuerlogik 81 erzeugt verschiedene der Daten in die Speichereinheit 31 auf der Sammelleitung 92. Signale und spricht auf verschiedene Signale an, die die Rieh- 50 Zur Datenübertragung vom EA-Gerät 33 zur Speicherein-tigkeit der Operation der EA-Steuerlogikfolge auf einer Lei- heit 31 während prioritätsgesteuerter Zykluszuordnungsopera-tung 82, andere EA- und gerätebezogene Fehler auf der EA- tionen gehört die Datenübertragung von der EA-Datensam-Prüfleitung 83 anzeigen, und sie reagiert auf ein Signal auf einer melschiene 50 in das CS SDR 94 auf einer Sammelleitung 102 Leitung 84, das die Erkennung eines Paritätsfehlers während durch Erregung des Schnittstellen-Schaltgliedes B103 und die einer Datenübertragung in der prioritätsabhängigen Zyklusan- 55 anschliessende Datenübertragung vom CS SDR 94 an die Ordnung anzeigt Die Bezeichnung PSW bezieht sich auf das Speichereinheit 31 auf der Sammelschiene 92. Prozessorstatuswort im Prozessor 30. Das PSW kann durch die Bei Ausgabeübertragungen in prioritätsabhängigen Zuord-Programmsteuerung abgefühlt werden, um verschiedene Feh- nungszyklen werden Daten von der Speichereinheit 31 auf der 1er und Ausnahmebedingungen im Datenverarbeitungssystem Sammelleitung 91 in das CS SDR 94 übertragen und anschlies-zu überwachen und anzuzeigen. _ eo send das Schnittstellen-Schaltglied C104 erregt, um die Daten Die Zeiteinteilung zwischen der EA-Steuerlogik 32 und der auf einer Sammelleitung 105 an die EA-Datensammelleitung 50 Speichereinheit 31 wird generell auf den Leitungen 85 zu geben.

gesteuert. Der Abschluss einer EA-Folge wird dem Prozessor Die Erzeugung der Paritätsbits 106, die in die Daten von der

30 auf einer Leitung 86 signalisiert und die Steuerung der EA-Datensammelleitung 50 aufzunehmen sind, oder die Signali-

Schaltglieder im Prozessor mit der Beschriftung A, B und C die es sierung von Paritätsfehlern auf der Leitung 84 erfolgt im für die Datenübertragung erforderlich ist, wird auf drei Leitun- Schnittstellenparitätsprüfgenerator 107 während der E A-Ope-

gen 87 signalisiert. Die Dekodierung einer EA-Halteinstruktion rationen.

durch den Prozessor 30 wird der Schnittstellenleitsteuerung 76 Fig. 6 zeigt die Sammelschienen und Register des Prozes-

' 619308

sors 30, die für die Übertragung von Adressinformation zwi- das I-Bit gleich 1 ist, darf das Gerät unterbrechen.

sehen EA-Geräten 33 und der Speichereinheit 31 gebraucht Der Steuerbefehl leitet eine Steueraktion im adressierten werden. Adressen werden an die Speichereinheit 31 gegeben Gerät 33 ein. Ein Wort oder Byte kann aus dem direkten Feld auf einer Sammelschiene 108 entweder vom CPU-Speicher- des IDCB in das adressierte Gerät übertragen werden oder adressregister (CPU SAR) 109 oder bei Übertragungen in prio- 5 nicht, abhängig von den Forderungen des Gerätes,

ritätsgesteuerter Zykluszuordnung von einem Zykluszuord- Der Geräterückstellbefehl stellt das adressierte Peripherie-

nungs-Speicheradressregister (CSSAR) 110. Als Teil der vorlie- gerät 33 zurück. Eine ausstehende Unterbrechung von diesem genden Erfindung erfolgt die Wahl eines bestimmten EA-Gerä- Gerät wird gelöscht. Die Gerätemaske (I-Bit) wird nicht verän-

tes 33 und die Übertragung von Befehlen an das Gerät über die dert.

EA-Adressammelleitung 49. Diese Information wird an die EA- i o Der Startbefehl leitet eine prioritätsabhängige Zykluszu-

Adresssammelleitung 49 von einem weiteren CPU-Register ordnungsoperation für das adressierte Gerät 33 ein. Das zweite

111 gegeben, das die Information von der Prozessorsammeilei- Wort oder das direkte Feld des IDCB wird an die Peripheriege-

tung 7 2 empfängt. räte-Steuereinheit 34 übertragen.

Es enthält eine 16-Bit-grosse Adresse des Speichers 31 eines

Taktierung und Formate OIO-IDCB-DCB i s Gerätesteuerblocks (DCB), mit der die Peripheriegeräte-

Fig. 7 zeigt die zwei Worte umfassende oder 32-Bit-grosse Steuereinheit 34 weitere Operationen steuert.

Instruktion Operate IO (OIO), die im Operationsregister 95 der Der Startbefehl für die prioritätsgesteuerte Zykluszuord-Fig. 5 dekodiert ist und alle EA-Operationen vom Prozessor 30 nung leitet eine Zykluszuordnungsoperation für das adressierte einleitet. Es handelt sich um einen privilegierten Befehl, und er Gerät 33 ein. Mit diesem Befehl soll Statusinformation bezüg-kann nur im Überwachungszustand geholt werden. Wenn die- 20 [ich der früheren Zykluszuordnungsoperation gesammelt wer-ser Befehl im Problemzustand geholt wird, wird eine Prüfung den. Das direkte Feld des IDCB wird an die Peripheriegerätefür die Verletzung eines privilegierten Programmes eingeschal- Steuereinheit 34 übertragen und enthält eine 16-Bit-Adresse tet und eine Klassenunterbrechung vorgenommen. eines DCB.

Die durch diesen Befehl erzeugte effektive Adresse zeigt Der EA-Haltebefehl ist ein an die EA-Steuerlogik 32 gerich-

auf einen direkten Gerätesteuerblock (IDCB) im Speicher 31 25 teter Befehl zum Anhalten jeglicher EA-Aktivität auf der EA-

und adressiert ihn. Der IDCB enthält ein Kommandofeld (Bits 0 Schnittstelle 35. Zu diesem Befehl gehören keine Daten. Jede bis 7), ein Geräteadressfeld (Bits 8 bis 17) und das direkte ausstehende Geräteunterbrechung wird gelöscht. Die Zuord-

Datenfeld (Bits 16 bis 31). nung der Prioritätsunterbrechungsstufen und die Gerätemas-

Im Befehlsfeld bezeichnen die ersten vier Stellen (Bits 0 bis ken (I-Bits) bleiben unverändert.

3) die Befehlsart und die zweiten vier Stellen (Bits 4 bis 7) bilden 30 Fig. 8 zeigt den Inhalt des Registers 97 der Fig. 5 und des einen Modifier. Registers 111 der Fig. 6 und die Taktierung der Signale auf den

Die Befehlsarten sind Lesen, Lesen ID, Lesezustand, Schrei- verschiedenen Leitungen der Schnittstelle 35. Damit ist der ben, Vorbereiten, Steuern, Geräterückstellung, Start, Startzy- erste Vorgang beim Dekodieren einer OIO-Programminstruk-

kluszuordnungszustand und Halt EA. tion dargestellt, sowohl für DPC-Lesen als auch -Schreiben, die

Das Geräteadressfeld enthält die Adresse des Gerätes 33. 35 Übertragung der DCB-Adresse für die Zykluszuordnungsope-

Die Adressen für das Gerät 33 sind durch Schalter oder Über- rationen oder die Übertragung der Unterbrechungsstufenco-

brückungen auf jeder EA-Anschlusskarte 34 wählbar. des für einen Vorbereitungsbefehl. Die Datensammelleitung 50

Für direkte Programmsteueroperationen (DPC) enthält das wird erregt mit den Daten, die zwischen dem Gerät 33 und dem direkte Feld des IDCB im Speicher 31 das von der Speicherein- direkten Feld des IDCB im Speicher 31, der durch die Instruk-

heit 31 an das EA-Gerät 33 zu übertragende Wort oder das 40 tion Operate IO adressiert wurde, übertragen werden.

Wort vom Gerät 33, das im Speicher 31 zu speichern ist. Für Die Adresssammelleitung 49, Bit 0 bis 15, enthält das erste

Zykluszuordnungsoperationen enthält das direkte Feld die Wort des IDCB. Die Adresssammelleitung 49 ist aktiv vor dem

Adresse eines Gerätesteuerblocks (DCB) im Speicher 31. Anstieg des Adresstores 51 und bis zum Abfall der Adresstor-

Der Lesebefehl überträgt ein Wort oder Byte aus dem rückleitung 52. Die Gleichheit zwischen der verdrahteten adressierten Gerät 33 in das direkte Feldwort des IDCB. Wenn 45 Geräteadresse und den Bits 8 bis 15 der Adresssammelleitung ein Byte übertragen wird, wird es in die Bits 24 bis 31 des Daten- 49, wobei Bit 16 auf binär 1 steht, stellt die erste Wahl einer worts gesetzt. Peripheriegeräte-Steuereinheit 34 dar. Bit 16 wird der Adress-

Der ID-Lesebefehl überträgt ein Bezeichnungswort vom Sammelleitung 49 hinzugefügt durch die Schnittstellenleitsteue-

Gerät 33 in das direkte Feld des IDCB. Das Gerätebezeich- rung 76 der Fig. 4 von einem Dekodierer 112 zur Unterschei-

nungswort enthält physikalische Information über das Gerät 50 dung der Benutzung der Adresssammelleitung 49 für EA-Opera-

und wird durch Diagnoseprogramme zur Tabellierung einer tionen von anderen Operationen, die die Adresssammelleitung

Systemkonfiguration benutzt. Dieses Wort hat mit dem zur 49 benutzen.

Unterbrechungsverarbeitung gehörenden ID-Unterbrechungs- Das Adresstor 51 ist das Ausgabekennzeichen, mit dem wort nichts zu tun. dem Gerät 33 angezeigt wird, dass es auf die erste Wahl ant-

Der Statuslesebefehl überträgt ein Gerätestatuswort vom 55 WOrten und die durch den Befehl (Bits 0 bis 7 Adresssammellei-

Gerät 33 in das direkte Feld des IDCB. Der Inhalt des Status- tung) vorgeschriebene Operation beginnen soll.

wortes ist geräteabhängig. Der Schreibbefehl überträgt ein Die Adresstorrückstellung 52 ist das Kennzeichen, das von

Datenwort oder Datenbyte in das adressierte Gerät 33 vom der Peripheriegeräte-Steuereinheit 34 angehoben wird, um der direkten Feld des IDCB. Wenn ein Byte zu übertragen ist, wird EA-Steuerlogik 32 zu signalisieren, dass sie das Adresstorsignal es in die Bits 24 bis 31 des Datenwortes gesetzt und die Bits 16 m 51 empfangen hat, die Adresse erkannt hat und Statusinforma-

bis 23 werden ignoriert. tion auf der Bedingungscode-Eingangssammelleitung 53 akti-

Der Vorbereitungsbefehl überträgt ein Wort an das adres- viert hat. Dieses Kennzeichen muss innerhalb einer bestimm-

sierte Gerät 33, das seine Unterbrechungsstufe steuert. Das ten Zeitgrenze nach dem Ansteigen des Adresstores 51 am

Wort wird aus dem zweiten Wort des IDCB übertragen, in dem Ausgang des Kanales ansteigen.

die Bits 16 bis 26 Nullen, die Bits 27 bis 30 ein Stufenfeld und Bit 65 Wenn das nicht geschieht, wird der Bedingungscode Null

31 ein I-Bit sind. Eine Prioritätsunterbrechungsstufe wird dem an die EA-Steuerlogik 32 zurückgegeben und die Folge ist

Gerät 33 durch das Stufenfeld zugeordnet. Das I-Bit (Geräte- beendet. Das Adresstorsignal 51 fällt ab und die Adresssammel-

maske) steuert die Geräteunterbrechungsmöglichkeit. Wenn leitung 49 wird gelöscht.

619308

Die Bedingungscode-Eingangssammelleitung 53 ist ein drei Bit grosses binärkodiertes Feld. Das EA-Gerät 33 leitet den Zustand auf den Kanal auf dieser Sammelleitung während der Kennzeichenzeit der Adresstorrückleitung. Die Bedingungs-code-Bits werden in das Statusregister für die laufende Stufe (LSR) der CPU 30 gesetzt. Die Bedingungscodewerte und ihre Bedeutung sind in der nachstehenden Tabelle 1 aufgeführt.

Tabelle 1

CC-Wert Bedeutung

0 Gerät nicht angeschlossen

1 Belegt

2 Belegt nach Rückstellung

3 Befehlsrückweisung

4 Eingreifen erforderlich

5 Schnittstellendatenprüfung

6 Steuergerät belegt

7 Zufriedenstellend

Der Datenabfrageimpuls 54 ist ein durch die EA-Steuerlo-gik 32 erzeugtes Signal und kann durch das Gerät dazu benutzt werden, an das Gerät gesendete Daten zu registrieren. Der Datenabfrageimpuls 54 fällt mit dem Abfall des Adresstores 51 ab.

Anhand der Fig. 9,10 und 11 werden weitere Einzelheiten der prioritätsgesteuerten Zykluszuordnungsoperationen für Eingabe/Ausgabe beschrieben. In Abbildung 9 führt die Dekodierung einer OIO-Instruktion mit der Speichereinheitenadresse 200 dazu, dass der Prozessor 30 von der Stelle 200 im Speicher 31 die zwei Wörter des IDCB 113 adressiert und ansteuert Der IDCB wird an die Peripheriegeräte-Steuereinheit 34 übertragen, die durch den Geräteadressteil des IDCB gemäss der in Fig. 8 gezeigten Folge gewählt wurde. Das direkte Feld des IDCB bezeichnet und liefert die Adresse der Stelle eines Gerätesteuerblocks (DCB) 114 in der Speichereinheit 31. Der Befehl Zykluszuordnung starten oder Startzyklus-zuordnungsstatus wird in der Peripheriegeräte-Steuereinheit 34 dekodiert und leitet eine erste Zykluszuordnungsoperation mit der Adressinformation 500 zur Speichereinheit 31 ein, um den DCB 114 an die Peripherigeräte-Steuereinheit 34 zu übertragen.

Der DCB-Inhalt bezeichnet die von der Datenübertragung betroffene Adresse im Speicher 31 und das ist nach Darstellung in Fig. 9 die Adresse 800, wodurch ein Datenbereich 115 definiert ist. Der Umfang der zu übertragenden Daten wird angegeben durch ein Byte-Zahlenfeld. Am Ende der durch den DCB 114 gesteuerten Übertragung kann ein weiterer DCB 116 an die Peripheriegeräte-Steuereinheit 34 übertragen werden, um das früher gewählte Peripheriegerät 33 weiterzusteuern. Nach Darstellung in Fig. 9 enthält der DCB 114 Steuerinformation, die die Adresse im Speicher 31 des verketteten DCB 116 liefert, und im Speicher 31 an der Adresse 600 beginnt.

Während der Zykluszuordnungsoperation wird jedes der acht Wörter, die einen DCB bilden, an die vorher gewählte Peripheriegeräte-Steuereinheit 34 auf der Basis der Zykluszuordnungsanforderung übertragen. Fig. 10 zeigt den Inhalt eines entweder im Speicher 31 enthaltenen DCB oder eines durch eine Peripheriegeräte-Steuereinheit 34 aufgrund der Benutzung der IDCB-Information, die wiederum aufgrund einer OIO-Instruktion übertragen wurde, empfangenen DCB.

Der DCB ist ein acht Wörter grosser Steuerblock, der im Überwachungsbereich des Speichers 31 steht. Er beschreibt die spezifischen Parameter der Zykluszuordnungsoperation. Die Peripheriegeräte-Steuereinheit 34 holt den DCB mit dem Speicherschutzschlüssel Null. Anschliessend wird der Inhalt der Steuerwortes eines jeden DCB beschrieben.

Wenn Bit 0 gleich Eins ist, wird eine DCB-Verkettungsope-ration angezeigt Nach zufriedenstellendem Abschluss der laufenden DCB-Operation unterbricht das Gerät nicht (ausgenommen PCI-Unterbrechungen), sondern holt statt dessen den nächsten DCB in der Kette.

Wenn Bit 1 gleich Eins ist, gibt das Gerät eine programmierte gesteuerte Unterbrechung (PCI) bei Abschluss des DCB-Abrufes. Eine laufende PCI behindert die zum DCB gehörenden Datenübertragungen nicht. Wenn die PCI aussteht, wenn das Gerät auf die nächste, eine Unterbrechung auslösende Bedingung trifft, wird die PCI-Bedingung vom Gerät nicht beachtet und durch die neue Unterbrechungsbedingung ersetzt.

Die Einstellung von Bit 2 teilt dem Gerät die Richtung der Datenübertragung mit; 0 = Ausgabe (Hauptspeicher zum Gerät) und 1 = Eingabe (Gerät zum Hauptspeicher). Für bidirektionale Datenübertragungen unter einer DCB-Operation muss dieses Bit auf Eins gesetzt werden. Für Steueroperationen ohne Datenübertragung muss das Bit auf 0 gesetzt werden.

Wenn Bit 3 gleich Eins ist, erfolgt die Datenübertragung im Stossbetrieb. Diese Betriebsart ordnet den Kanal und die EA-Schnittstelle dem Gerät zu, bis die letzte zu diesem DCB gehörende Datenübertragung beendet ist

Wenn Bit 4 gleich Eins ist, wird ein Record mit falscher Länge nicht berichtet Das Gerät fährt im Betrieb fort. Records mit falscher Länge gehören zu folgenden Klassen: (1) ein Record, der länger ist als die vorgeschriebene Zahl und (2) ein Record, der kürzer ist als die vorgeschriebene Zahl. Die Berichterstattung von Records mit falscher Länge kann für eine oder beide Klassen unterdrückt werden, abhängig vom einzelnen Gerät.

Die Bits 5 bis 7 sind der Zykluszuordnungsadressschlüssel. Dieser Schlüssel wird vom Gerät während der Datenübertragungen gegeben und sichert die Berechtigung zum Speicherzugriff.

Bits 8 bis 15 können zur Beschreibung von für ein bestimmtes Gerät spezifischen Funktionen benutzt werden.

Die Parameterwörter 1 bis 3 sind geräteabhängige Steuerwörter und werden nach Bedarf implementiert. Wenn von einem Gerät die Unterdrückung falscher Längen (SIL) benutzt wird, schreibt das Parameterwort 4 eine 16-Bit-grosse Speichereinheitenadresse vor, die Statusadresse genannt wird. Diese Adresse zeigt auf einen Reststatusblock, der gespeichert wird, wenn folgende zwei Bedingungen erfüllt sind: (1) Das SIL-Bit (Bit 4 des DCB-Steuerwortes) ist auf Eins gesetzt und (2) alle Datenübertragungen für den laufenden DCB wurden fehlerfrei beendet.

Die Grösse des Reststatusblocks schwankt abhängig vom einzelnen Gerät zwischen ein und drei Wörtern. Das erste Wort enthält die Rest-Bytezahl. Maximal zwei weitere Wörterenthalten geräteabhängige Statusinformation. Wenn ein Gerät die Unterdrückung falscher Längen nicht benutzt, ist die Bedeutung des Geräteparameterwortes 4 geräteabhängig und hat dieselbe Bedeutung wie die Parameterwörter 1 bis 3.

Wenn das DCB-Verkettungsbit (Bit 0 des Steuerwortes) gleich Eins ist, gibt das Parameterwort 5 eine 16-Bit-grosse Hauptspeicheradresse des nächsten DCB in der Kette an. Wenn die Verkettung nicht angezeigt ist, ist dieses Parameterwort geräteabhängig.

Das Zahlenwort enthält eine 16-Bit-grosse ganze Zahl ohne Vorzeichen, die die Anzahl von für den laufenden DCB zu übertragenden Daten-Bytes darstellt Die Zahl ist vorgegeben in Bytes und liegt zwischen 0 und 65 535. Sie muss auch gerade sein für die Startoperation bei der Zykluszuordnung. Das Datenadresswort enthält die Hauptspeicheranfangsadresse für die Datenübertragung.

Die Zykluszuordnungseinrichtung gestattet den Datenservice von und zum EA-Gerät 33 während die CPU 30 eine

8

5

10

15

20

25

30

35

40

45

50

55

60

65

619308

andere Verarbeitung durchführt. Dieser überlappte Betrieb gestattet die Einleitung einer mehrfachen Datenübertragung durch eine EA-Betriebsinstruktion. Die CPU führt die EA-Betriebsinstruktion aus und arbeitet dann am Instruktionsstrom weiter, während das EA-Gerät nach Bedarf Datenzyklen 5 des Hauptspeichers 31 abnimmt. Die Operation endet immer mit einer Prioritätsunterbrechung vom Gerät. Ein Aufrufkennzeichen 63 wird vom Kanal erzeugt, um den Wettbewerb zwischen mehreren, eine prioritätsgesteuerte Datenübertragung anfordernden Geräten aufzulösen. Das Aufrufkennzeichen löst 10 auch den Wettbewerb nach Prioritätsunterbrechungen auf derselben Stufe auf.

Alle Zykluszuordnungsoperationen umfassen bestimmte Einrichtungen, die auf der Basis des Gerätemerkmals vorgesehen sind: 15 l.Stossbetrieb

2. Kommandoverkettung

3. Datenverkettung

4. Programmierte gesteuerte Unterbrechung (PCI)

5. Übertragung von Speicheradressen und Daten wortweise 20 oder byteweise.

Alle Zykluszuordnungsoperationen enden mit einer Prioritätsunterbrechung.

Der Zykluszuordnungsstartbefehl dient der Datenübertragung. Der Zykluszuordnungs-Statusstartbefehl soll die restii- 25 chen Parameter vom Gerät holen, wenn die vorhergehende Zykluszuordnungsoperation durch einen Fehler oder eine Ausnahmebedingung beendet wurde. Das DCB-Format ist dasselbe wie für eine normale Zykluszuordnungsoperation und die Wörter 1 bis 5 sind dabei auf Null gesetzt. 30

Während der Zykluszuordnungs-Statusstartoperation werden Daten in den Hauptspeicher 31 übertragen, beginnend an der im DCB angegebenen Datenadresse. Diese Daten bestehen aus den restlichen Parametern und geräteabhängiger Statusinformation. Das erste übertragene Wort enthält die Haupt- 35 Speicheradresse der letzten versuchten Zykluszuordnungsübertragung, die zu einem Startbefehl gehört.

Wenn während der Zykluszuordnungs-Statusstartoperation ein Fehler auftritt, wird diese Adresse nicht geändert. Die restliche Adresse kann eine Datenadresse, eine DCB-Adresse oder 40 eine Reststatus-Blockadresse sein und wird nur durch die Rückstellung bei Stromeinschaltung gelöscht. Bei Ausführung der Zykluszuordnungsübertragungen wird sie auf die laufende Zykluszuordnungsspeicheradresse fortgeschrieben. Für Wortübertragungen zeigt die Restadresse auf das werthohe Byte des 45 Wortes. Geräterückstellung, Halt-EA und Maschinenprüfung sowie Systemrückstellung haben keinen Einfluss auf die Restadresse im Gerät.

Das zweite übertragene Statuswort enthält die Rest-Bytezahl eines Gerätes. Die Rest-Bytezahl wird initialisiert durch 50 das Zahlenfeld eines zum Startbefehl gehörenden DCB und wird bei erfolgreicher Übertragung eines jeden Byte durch eine Zykluszuordnungsoperation auf den neuesten Stand gebracht. Sie wird nicht fortgeschrieben durch Zykluszuordnungsübertragungen in den Reststatusblock. Die Rest-Bytezahl 55 wird nicht verändert, wenn während der Zykluszuordnungs-Statusstartoperation ein Fehler auftritt. Sie wird zurückgestellt durch (1) Rückstellung bei Stromeinschaltung, (2) Systemrückstellung, (3) Geräterückstellung, (4) Halt-IO und (5) Maschinenprüfung. Der Inhalt des Geräte-Zykluszuordnungsstatuswortes 60 1 ist geräteabhängig, wenn das Gerät nicht (1) falsche Längen unterdrückt (SIL) oder (2) eine Rest-Bytezahl als Teil seines Zykluszuordnungsstatus speichert. Andere geräteabhängige Statuswörter können abhängig vom Gerätetyp übertragen werden. 65

Zwei Bedingungen können dazu führen, dass Bits in die geräteabhängigen Statuswörter gesetzt werden.

1. Ausführung eines EA-Befehles, der eine Ausnahmeunterbrechung auslöst.

2. Asynchrone Bedingungen im Gerät, die einen Fehler oder eine Ausnahmebedingung anzeigen.

Die Bits werden wie folgt zurückgestellt:

1. Für die erste oben angeführte Bedingung werden die Bits durch die Annahme des nächsten EA-Befehles nach der Ausnahmeunterbrechung zurückgestellt (ausgenommen Startzy-kluszuordnungsstatus). Diese Bits werden ebenfalls durch die Rückstellung bei Stromeinschaltung, Systemrückstellung oder Ausführung eines Halt EA-Befehles zurückgestellt.

2. Für die zweite Bedingung werden die Bits auf einer geräteabhängigen Basis zurückgestellt.

Fig. 11 zeigt die benutzten Schnittstellenleitungen 35 und die Taktierung während der Zykluszuordnungsoperationen. Vor dieser Operation hatte das Gerät eine Zykluszuordnungsanforderung (Bit 16 auf der Anforderungseingangsleitung 61) an die EA-Steuerlogik 32 gesendet, die mit der Aufruffolge antwortete und dieses Gerät nahm den Aufruf an.

Das Bedienungsleitsignal 55 wird durch die EA-Steuerlogik 32 angehoben, um dem Gerät 33, das den Aufruf 64 annahm und die Aufrufrückgabe 65 signalisierte, anzuzeigen, dass die Datenübertragungen beginnen können.

Wenn das Gerät das Bedienungsleitsignal 55 abfühlt, sendet es das Bedienungsleitrücksignal 56 an den Kanal 32, um anzuzeigen, dass es die notwendigen Daten und Steuerinformationen auf die EA-Schnittstelle 35 gesetzt hat. Alle vom Gerät für die Übertragung vorgesehenen Daten werden spätestens beim Anstieg dieser Kennzeichenleitung aktiviert. Diese Kennzeichenleitung kann frühestens mit dem Bedienungsleitsignal 55 und dem Datenabfragesignal 54 abfallen, wenn sie am Ausgang des EA-Gerätes erscheinen.

Die Adresssammelleitung 49 enthält die Adresse der Speichereinheit 31, die für das zu übertragende Datenwort benutzt wird. Der Inhalt der Adresssammelleitung wird an das Zykluszuordnungs-SAR 110 in der Adresskarte 41 geleitet. Ein Speicherzyklus findet statt und das Wort wird in das Zykluszu-ordnungs-SDR 94 gesetzt. Die Datensammelleitung 50 enthält das übertragene Wort.

Die Bedingungscode-Eingangssammelleitung 53 enthält den während des Zugriffs zum Speicher 31 zu benutzende Adressschlüssel. Die Bedingungscode-Eingangsbits 0,1,2 entsprechen den Bits 0,1,2 des Adressschlüssels. Diese Sammelleitung wird mit dem Ansteigen des Bedienungsleitungsrück-signals 56 aktiviert und bis zum Abfallen des Bedienungsleitsignals 55 aktiv gehalten.

Der Datenabfrageimpuls 54 ist ein ausgehendes Kennzeichen und kann vom Gerät dazu benutzt werden, an das Gerät gesendete Daten zu registrieren. Der Datenabfrageimpuls 54 fällt mit dem Bedienungsleitimpuls 55 ab.

Die Statussammelleitung 59 wird von der EA-Steuerlogik 32 dazu benutzt, der Peripheriegeräte-Steuereinheit 34 bei Erkennung eines Fehlers während der Zykluszuordnungsoperationen ein Signal zu geben. Die Bits dieser Sammelleitung haben folgende Bedeutung:

Bit 0 Speicherdatenprüfung Bit 1 Ungültige Speicheradresse Bit 2 Schutzprüfung Bit 3 Schnittstellendatenprüfung

Wenn diese Sammelleitung aktiviert ist, hält das Gerät die Information bereit zur Präsentation in einem Unterbrechungsstatusbyte zur Unterbrechungszeit. Die Zykluszuordnungsoperation wird beendet und das Gerät gibt eine Endunterbrechung.

Wenn das Gerät bereits die Zykluszuordnungsanforderung für die nächste Übertragung angehoben hatte oder im Stoss-übertragungsbetrieb läuft, muss es eine weitere Bedienung über die Schnittstelle zu Ende führen. Diese Bedienung ist ein Blindzyklus, in dem keine vom Gerät gehaltenen Parameter fortge-

619308 10

schrieben oder Statusbits gesammelt werden. Bedienungsleitrücksignal 56 und beginnt mit der Benutzung der

Ein Eingabe/Ausgabe-Anzeiger 57 = 0 zeigt der EA-Steuer- Schnittstellensammelleitung 35.

Iogik 32 an, dass die Operation eine Ausgabe vom Speicher 31 Nach Darstellung in Fig. 13 besteht das seriell von einem ist und das Kennzeichen = 1 bezeichnet eine Eingabe zum Gerät zum anderen weitergeleitete Aufrufsignal eigentlich aus

Speicher 31. s zwei separaten Signalen mit der Bezeichnung Aufruf 63 und

Ein Wort/Byte-Anzeiger 58 = 0 zeigt der EA-Steuerlogik 32 Aufrufvorbereitung 64. Die interne Logik für jede Peripherie-an, dass eine Wortübertragung stattfinden soll und das Kenn- geräte-Steuereinheit 34 erzeugt ein internes Aufrufsignal aufzeichen = 1 zeigt eine Byteübertragung an. grand des Empfanges eines Signals sowohl auf der Aufrufeingangsleitung 63 als auch auf der Eingangsleitung für die Aufruf-Aufruf io Vorbereitung 64. Dadurch kann der Aufrufmechanismus richtig

Die Fig. 12 bis 14 zeigen allgemein das Aufrufkonzept nach funktionieren, auch wenn eine bestimmte Peripheriegeräte-

dem Erfindungsgedanken. Die Aufruflogik ist bei der Wahl der Steuereinheit 34 aus der Schnittstellensammelleitung 35 her-

Peripheriegeräte-Steuereinheiten 34 dieselbe als Antwort ent- ausgenommen ist. Im Extremfall können sogar alle anderen weder auf Unterbrechungsanforderungen oder Zykluszuord- Peripheriegeräte-Steuereinheiten 34 herausgenommen wer-

nungsanforderungen. Nach der in Fig. 12 gezeigten Reihen- 15 den.

folge wird die Anforderungseingangssammelleitung 61 durch Fig. 14 zeigt weitere Einzelheiten der internen Logik einer ein Peripheriegerät 33 auf der Schnittstellensammelleitung 35 Peripheriegeräte-Steuereinheit 34, die zum Empfang der Auferregt, das die Unterbrechungsbehandlung oder die Benutzung rufsignale 63 und 64 und zur Erzeugung des Aufrufrücksignals der Sammelleitung 35 für Zykluszuordnungsdatenübertragun- 65 verwendet wird. Ein UND-Glied 117 empfängt die beiden gen verlangt. Die Leitung mit der Beschriftung «Bit 16» der 20 Aufrufsignale 63 und 64 an einem ersten und zweiten Eingang. Anforderungseingangssammelleitung wird erregt, sobald ein Der Ausgang des UND-Glied 117 auf der Leitung 118 ist das Gerät Datenübertragungen in der Zykluszuordnung verlangt. interne Aufrufsignal. Ein UND-Glied 119 und eine Vergleicher-Die übrigen Leitungen der Anforderungseingangssammellei- Schaltung 120 bestimmen aus der gegenwärtigen Geräteunter-tung 61 gehören jeweils zu einer bestimmten Unterbrechungs- brechungsstufe oder der Zykluszuordnungsanforderungsan-stufe. Die Erregung der Leitungen auf der Anforderungsein- 25 zeige auf einer Leitung 121 und der kodierten Information auf gangssammelleitung 61 bleibt solange auf einem Ruhewert wie der Aufrufbezeichnungssammelleitung 62, ob das dargestellte ein Gerät die Bedienung für Unterbrechungs- oder Zykluszu- Gerät den Aufruf aufnehmen und ein Aufrufrücksignal 65 vom Ordnungsübertragungen verlangt. UND-Glied 122 erzeugen soll oder nicht.

Wenn die EA-Steuerlogik 32 feststellt, dass eine der Anfor- Die Ausgabe entweder der Vergleicherschaltung 120 oder derungen auf der Anforderungseingangssammelleitung 61 30 des UND-Gliedes 119 erzeugt am UND-Glied 122 zusammen anerkannt werden sollte, werden die Signalleitungen der Auf- mit einem internen Aufrufsignal 118 das Aufrufrücksignal 65

rufbezeichnungssammelleitung 62 kodiert so erregt, dass sie und sperrt den Betrieb der Aufrufweiterleitungslogik an ein fol-

allen Geräten anzeigen, dass ein Aufruf- und Wahlprozess ein- gendes Gerät.

geleitet wird, entweder für Zykluszuordnungsübertragungen Darstellungsgemäss ist das UND-Glied 117 am ersten und oder für die Unterbrechungsbearbeitung auf einer bestimmten 35 zweiten Eingang mit jeweils einem Widerstand 123 an eine Unterbrechungsstufe, die durch die Aufrufbezeichnungssam- positive Spannung gelegt. Die Aufrufleitungen 63 und 64 wer-melleitung 62 angegeben ist. Nachdem die Aufrufbezeich- den normalerweise auf negativen unwirksamen Pegeln gehal-nungssammelleitung 62 erregt ist, wird ein Aufrufsignal 63 ten, wenn die entsprechenden Signale nicht erzeugt werden, seriell für alle Peripheriegeräte-Steuereinheiten 34 auf der Wenn die jeweils vorhergehende Peripheriegeräte-Steuerein-Sammelleitung 35 erzeugt, um einen Wettbewerb zwischen 40 heit 34 aus der Schnittstellensammelleitung 35 herausgenom-Peripheriegeräte-Steuereinheiten 34 aufzulösen, die Unterbre- men wurde, belegt der Widerstand 123 zur positiven Span-chungen auf derselben Prioritätsstufe und Zykluszuordnungs- nungsversorgung den ersten Eingang des UND-Gliedes 117 mit anforderungen verlangen. J ede Peripheriegeräte-Steuereinheit einem positiven Pegel und zeigt ein normales Aufruf signal auf 34 empfängt das Aufrufkennzeichen 63 und leitet es an die der Leitung 63 an. Zu diesem Zeitpunkt wird der Empfang des nächste Peripheriegeräte-Steuereinheit 34 weiter, wenn das 4 5 Aufrufvorbereitungssignals auf der Leitung 64 von einer PeriGerät den Aufruf nicht annimmt. Wenn eine bestimmte Peri- pheriegeräte-Steuereinheit 34, die vor der aus der Schnittstel-pheriegeräte-Steuereinheit 34 die Bedienung des durch die Auf- lensammelleitung herausgenommenen Peripheriegeräte-rufbezeichnungssammelleitung 62 bezeichneten Bedienungs- Steuereinheit 34 liegt, mit dem belegten ersten Eingang des typs angefordert hat, antwortet sie mit dem Aufrufrücksignal UND-Gliedes 117 kombiniert und so der interne Aufruf auf der auf der Leitung 65 und das Aufrufsignal 63 wird nicht an wei- 50 Signalleitung 118 erzeugt. Wenn die das Aufrufvorbereitungs-tere Peripheriegeräte-Steuereinheiten 34 weitergeleitet. signal 64 erzeugende Peripheriegeräte-Steuereinheit 34 aus der

In Fig. 13 sind drei Peripheriegeräte-Steuereinheiten 34 Sammelleitung 35 herausgenommen wäre, würde der zweite gezeigt, die alle eine Unterbrechung ausstehen haben. Das Eingang zum UND-Glied 117 belegt und das UND-Glied 117 erste Gerät zeigt eine Anforderung zur Unterbrechung auf der würde auf das Aufrufsignal 63 von der vorhergehenden PeriStufe 2 an, während die überigen Geräte Unterbrechungen auf 55 pheriegeräte-Steuereinheit 34 reagieren.

der Stufe 1 anfordern. Die Aufrufbezeichnungssammelleitung

62 wird so kodiert, dass ein Aufruf für j edes Gerät spezifiziert Peripheriegeräte-Steuereinheit wird, das eine Anforderung auf der Stufe 1 abgibt. Da die Auf- Fig. 15 zeigt in weiteren Einzelheiten die Hauptteile der in rufbezeichnungssammelleitung 62 nicht gleich der Anforde- Fig. 3 dargestellten Peripheriegeräte-Steuereinheit 34. Die rung auf der Stufe 2 durch das erste Gerät ist, wird das Aufruf- 60 Kanalschnittstellenlogik 46 ist parallel mit einer anderen signal 63 an das nächstfolgende Gerät weitergeleitet. Das erste, Kanalschnittstellenlogik an die Schnittstellensammelleitung 35 eine Anforderung auf der Stufe 1 bezeichnende Gerät, nimmt angeschlossen und empfängt auch das seriell übertragene Auf-den Aufruf auf und leitet das Aufrufsignal nicht an die nächst- rufsignal 63. In bestimmten Situationen kann die Kanalschnittfolgenden Geräte weiter. Gleichzeitig erzeugt das Gerät auf Stellenlogik 46 die gesamte Kombinations- und Sequenzlogik der ersten Stufe das Aufrufrücksignal 65, um der EA-Steuerlo- 65 enthalten, die für die direkte Steuerung eines Gerätes 33 erfor-gik 32 mitzuteilen, dass der Aufruf aufgenommen wurde. Die derlich ist. In einem bevorzugten Ausführangsbeispiel der EA-Steuerlogik 32 antwortet mit dem Bedienungsleitsignal 55, Erfindung wird die Peripheriegeräte-Steuereinheit grundsätz-das Gerät antwortet auf dieses Bedienungsleitsignal 55 mit dem lieh jedoch durch einen Mikroprozessor 47 gesteuert, der einen

11 619308

eigenen Speicher 124 für Programme, Daten und Steuerinfor- die Schnittstellensammelleitung 35 zur Übertragung des direk-

mation für das Peripheriegerät umfasst. Daten, Steuerinforma- ten Datensteuerblocks (IDCB) zu benutzen. Die Kanalschnitt-

tion und abgefragte Information werden über die Datenaus- Stellenlogik 46, gesteuert durch einen Mikroprozessor 47 nach gangssammelleitung 125, die Dateneingangssammelleitung 126 einem bevorzugten Ausführungsbeispiel der Erfindung oder und die Adresssammelleitung 127 des Mikroprozessors 47 5 durch eine Kombinations- und Sequenzlogikschaltung, muss

übertragen. Zum Befehlsvorrat des Mikroprozessors 47 gehö- die Anzahl von Grundelementen enthalten, wozu ein 16-Bit-

ren OP-Codes und Adressinformation, wobei die Adressinfor- grosses Datenregister 142, ein Adressregister 143, ein Befehls-

mation auf der Sammelleitung 127 bestimmte Register, Trigger register 144 und eine Gerätewahl-Adressvergleicherschaltung und Verriegelungen und Schaltglieder in der Steuereinheit 34 145 gehören.

des Peripheriegerätes bezeichnet, die zu bestätigen oder abzu- ' o Wie schon früher gesagt wurde, führt die Schnittstellensam-fragen sind. melleitung 49 das erste Wort des IDCB, das den Gerätebefehl Fig. 16 zeigt die Hauptbestandteile der Kanalschnittstellen- in den Bits 0 bis 7 enthält und die Geräteadresse in den Bits 8 logik46 angeschlossen an die Schnittstellensammelleitung 35 bis 15. Eine erste Wahl aller Peripheriegeräte-Steuereinheiten 34 und die Sammelleitungen des Mikroprozessors 47. Zu den erfolgt durch Bit 16 der Adresssammelleitung 49, um die Benut-Haupteinheiten gehören ein Datenregister-Byte 0 mit Paritäts- 15 zung der Sammelleitung für EA-Operationen gegenüber ande-prüfung (PC) und Paritätserzeugung (PG) und das Byte 1 des ren Operationen zu unterscheiden. Die erste Gerätewahl Datenregisters mit Paritätsprüfung (PC) und Paritätserzeu- erfolgt durch Vergleich der Geräteadresse in den Bits 8 bis 15 gung (PG). Die Unterbrechungs- und Zykluszuordnungsreihen- auf der Adresssammelleitung 49 mit der verdrahteten Gerätefolge wird in einer logischen Schaltung gesteuert, die die Prü- adresse 133 in der Adressvergleicherschaltung 145, um ein fung der Prioritätsstufe und der Aufrufbezeichnung enthält. 20 erstes Gerätewahlsignal auf die Leitung 146 zu geben. Durch Weitere logische Schaltungen enthalten das Byte 0 eines Erkennung der Geräteadresse werden die Bits 1 bis 7 auf der Adressregisters, das gemäss obiger Besprechung den Befehl für Adresssammelleitung 49 in das Befehlsregister 144 geleitet zur ein Gerät führt und daher auch einen Befehlsdekodiermechanis- Präsentation an die Befehlsdekodierschaltung 147. Die Signale mus enthält. Sonstige logische Schaltungen empfangen Byte 1 auf der Mikroprozessor-Adresssammelleitung 127 werden in der Adressinformation, dass ein bestimmtes Gerät adressiert 25 einer Dekodierschaltung 148 dekodiert, deren Ausgabe in der und mit einer verdrahteten Adresse auf den Adressüberbrük- Anschlusslogikschaltung 149 mit der Ausgabe des Dekodierers kungen verglichen wird. Dann besteht eine logische Schaltung, 147 kombiniert wird. Für Datenübertragungsoperationen zeigt die das Zykluszuordnungsstatusregister, die Bedingungsco- ein erstes oder zweites Ausgangssignal auf den Leitungen 150 deerzeugung und andere Rückstell- und Schnittstellensteuerun- und 151 direkte Programmsteuerübertragung bzw. eine Zyklusgen enthält. Ein Dekodierer für die Adressinformation vom 30 Zuordnungsübertragung an.

Mikroprozessor steuert und fragt verschiedene Sperrschaltun- Das erste Gerätewahlsignal 146 liefert ein Einschaltsignal gen in der Steuereinheit 34 des Peripheriegerätes ab. an ein UND-Glied 152, das auf ein durch die EA-Steuerlogik

Fig. 17 zeigt in einem Blockdiagramm die Hauptbestand- erzeugtes Adressleitsignal 51 anspricht und ein Adressleitrück-

teile eines zur Verwendung in der Peripheriegeräte-Steuerein- signal 52 erzeugt. Durch dieses Rücksignal 52 wird die EA-

heit 34 geeigneten Mikroprozessors 47. Der oben erwähnte 35 Steuerlogik 32 über die Gerätewahl informiert.

Speicher 124, die Ausgabe- und Eingabedatensammelleitungen Das 16-Bit-grosse Datenregister 142 wird dann mit der

125 und 126 sowie die Adresssammelleitung 127 sind darge- Schnittstellensammelleitung 50 über die Sammelleitungen 153

stellt. Der Mikroprozessor wird durch die Eingabe von 16-Bit- und 154 verbunden. Das 16-Bit-grosse Datenregister 142 kom-

grossen Instruktionen in das OP-Register 128 gesteuert, deren muniziert mit der 8-Bit-grossen Datenausgangssammelleitung

OP-Codeteil von der Zyklussteuerung 129 und einem Taktge- 40 125 oder der Dateneingangssammelleitung 126 des Mikropro-

ber 130 zur Erzeugung der notwendigen Steuersignale im zessors in zwei separaten Zyklen aufgrund der Steuerung vom

Mikroprozessor benutzt wird. Der Speicher 124 wird durch Mikroprozessor. Falls ein direktes Programmsteuerwort gele-

Adressinformation von einem Speicheradressregister (SAR) sen wird, hat das Datenregister 142 die Daten von der Mikro-

131 gesteuert, das Adressinformation von verschiedenen Quel- prozessor-Datenausgangssammelleitung 125 empfangen, um len empfängt, wozu die in den Instruktionen enthaltene Adress- 45 sie über die Sammelleitung 154 an die Schnittstellendatensam-

information gehört, die im OP-Register 128 stehen, Informa- melleitung 50 weiterzugeben. Wenn in einer direkten Pro-

tion von einem Instruktionsadressregister 132, einem Verbin- grammsteueroperation Daten zu schreiben sind, wird der dungsregister 133 und von einem durch Instruktionen adres- Inhalt der Schnittstellendatensammelleitung 50 in das Datenre-

sierbaren Datenadressregisterstapel (DAR) 134. In Verbindung gister 142 gesetzt über die Sammelleitung 153, um hinterher in mit dem Instruktionsadressregister 132 und dem Verbindungs- 50 zwei separaten Zyklen an die Dateneingangssammelleitung register 133 liefern ein Rückgriffregister 135 und eine Erhö- 126 des Mikroprozessors gegeben zu werden.

hungschaltung 136 die notwendigen Steuerungen für die Aus- Wenn der Befehlsteil des direkten Datensteuerblocks für führungsreihenfolge der programmierten Instruktionen ein- die Startoperation der Zykluszuordnung aufgerufen wurde, ent-

schliesslich Verzweigung, Verzweigung und Rückkehr, Ver- hält der durch die Sammelleitung 153 empfangene Inhalt des zweigung und Verbindung der Reihenfolgesteuerung. 55 Datenregisters 142 Adressinformationen, die über die Daten-

Ein weiterer adressierbarer Registerstapel 137 und Daten eingangssammelleitung 126 in den in Fig. 17 gezeigten Speicher vom Speicher 124, über einen Assembler oder Multiplexer 138 124 des Mikroprozessors übertragen werden. Weiterhin wird gegeben, können in einem A-Register 139 und/oder einem nach Dekodierung der Zykluszuordnungsstartoperation der

B-Register 140 gespeichert werden. Die Register 139 und 140 Inhalt des Befehlsregisters 144 durch eine Sammelleitung 155

liefern die Eingabe für die arithmetische und logische Einheit 60 auf die Eingangsdatensammelleitung 126 des Mikroprozessors

141 und werden für die Übertragung von Daten verwendet, die zur Speicherung im Speicher 124 des Mikroprozessors übertra-

die Datenausgangssammelleitung 125 oder die Dateneingangs- gen. Der Speicher 124 des Mikroprozessors wird daher als

Sammelleitung 126 benutzen. Befehlsspeicher und als Adressspeicher für die Speichereinheit

Fig. 18 zeigt weitere Einzelheiten der Kanalschnittstellenlo- 31 benutzt, um die nachfolgenden Datenübertragungsoperatio-

gik 46, die schon kurz im Zusammenhang mit Fig. 16 beschrie- 65 nen in der Zykluszuordnung zu steuern.

ben wurde. Wenn der Prozessor 30 eine OIO-Instruktion deko- Bei nachfolgenden Zykluszuordnungs-Übertragungsopera-

diert, muss die EA-Steuerlogik oder der Kanal 32 mit den tion empfängt das Adressregister 143 auf einer Sammelleitung

Steuereinheiten 34 der Peripheriegeräte kommunizieren, um 156 in zwei aufeinanderfolgenden Zyklen vom Speicher 124 des

619308 12

Mikroprozessors die vorher gespeicherte Adressinformation von Triggern, Flip-Flops, Sperrschaltungen und Prioritätshalte-

wird bei nachfolgenden Datenübertragungsoperationen in der Schaltungen. In einen bestimmten logischen Block mit einem

Zykluszuordnung über eine Sammelleitung 157 an die Schnitt- ausgezogenen Pfeil hineinlaufende Leitungen oder einen logi-

stellenadressammelleitung 49 übertragen, um an die Adressein- sehen Block mit einem ausgezogenen Keil verlassende Leitun-

richtung der Speichereinheit 31 der zentralen Verarbeitungs- s gen besagen, dass die Leitung oder der Block effektiv oder einheit weitergegeben zu werden. Das Datenregister 142 ent- wahr ist, wenn die Leitung einen negativen Spannungspegel hält die Daten einer Zykluszuordnungsübertragung für eine führt. Wenn ein ausgezogener Pfeil oder ein Keil fehlen, heisst

Lese- oder Schreibeoperation. das andererseits, dass die Leitung oder der Block effektiv oder

Ein dritter im direkten Datensteuerblock empfangener wahr sind, wenn sie einen positiven Spannungspegel führen.

Befehlstyp ist ein Vorbereitungsbefehl, der auf einer Leitung 10 Das Unterbrechungsanforderungssignal 161, dargestellt in

158 signalisiert wird. Aufgrund dieses Signales werden die Bits Fig. 18, wird nach Darstellung in Fig. 19 von einem ODER-

11 bis 14 auf der Schnittstellendatensammelleitung 50 in einem Glied 170 erzeugt, das Eingänge von den bistabilen Elementen

Prioritätsstufenregister 159 gespeichert und das oben schon 171 und 172 empfängt. Ein Inverter 173 liefert ein invertiertes erwähnte I-Bit 15 wird in einem Trigger 160 gespeichert. Der Signal, das die Unterbrechungsanforderung darstellt, an eine

Inhalt des Prioritätsstufenregisters 159 bezeichnet die Priori- i 5 andere Logik der Kanalschnittstellenlogik. Ein Steuerimpuls tätsstufe des Gerätes für den Fall, dass Unterbrechungsanfor- vom Mikroprozessor 47 fragt das UND-Glied 174 und 175 ab,

derungen gestellt werden müssen. Ein Unterbrechungsanforde- deren Ausgänge die bistabilen Elemente 171 bzw. 172 einschal-

rungssignal auf der Leitung 161, eingeleitet durch den ange- ten. Der Eingang 176 des UND-Gliedes 174 ist ein vom Deko-

schlossenen Mikroprozessor 47, wird am UND-Glied 162 wirk- dierer 148 der Fig. 18 erzeugtes Signal aufgrund eines Signales sam, wenn das im Trigger 160 gespeicherte I-Bit ein binäre Eins 20 auf der Adresssammelleitung 127, das die Bestimmung des ist. Das bedeutet, dass das Gerät auf jeder Stufe unterbrechen Mikroprozessors wiedergibt, dass das angeschlossene Gerät kann. Wenn das Gerät unterbrechen kann und eine Unterbre- die Beachtung vom Prozessor 30 verlangt Wie bereits gesagt chungsanforderung auf die Leitung 161 gegeben wurde, erregt wurde, können bestimmte Datensteuerblocks in einer Kette ein Stufendekodierer 163 eine der Signalleitungen auf der Ein- von Datensteuerblocks der Zykluszuordnungsoperationen ein gangssammelleitung 61 für Unterbrechungsanforderung. Die 25 PCI-Bit enthalten, das eine programmgesteuerte Unterbre-

erregte Leitung gehört zu der Prioritätsunterbrechungsstufe, chung während Verkettungsoperationen anzeigt, damit der die im Prioritätsstufenregister 159 verzeichnet ist. Prozessor 30 den Fortschritt der Zykluszuordnungsoperatio-

Wie oben schon im Zusammenhang mit Fig. 14 beschrieben nen kontrollieren kann. Die Abfühlung des PCI-Bit durch den wurde, spricht die EA-Steuerlogik 32 auf jedes Signal auf der Mikroprozessor führt zur Erregung einer Signalleitung 177 und

Anforderungseingangssammelleitung 61 an, sei es für eine 30 dadurch Einschaltung des UND-Gliedes 175 zum Schalten des

Unterbrechungsanforderung oder eine prioritätsabhängige Elementes 172. In jedem der beiden Fälle, wiedergegeben

Zykluszuordnungsanforderung, die auf einer Leitung 61-16 durch die UND-Glieder 174 und 175, wird eine Unterbre-

signalisiert wird, durch Einleiten einer Aufruffolge. Zur Aufruf- chungsanforderung durch die Steuereinheit 34 des Periphe-

folge gehört die Übertragung der Aufrufbezeichnung auf der riegerätes eingeleitet Ein ODER-Glied 178 stellt die bistabilen

Sammelleitung 62 an alle Steuereinheiten 34 der angeschlosse- 35 Elemente 171 und 172 zurück und empfängt als Eingänge nen Peripheriegeräte zusammen mit dem seriell übertragenen Signale, die aufgrund einer Anzahl von Bedingungen erzeugt

Aufrufsignal 63. Wenn die Aufrufbezeichnung auf der Sammel- werden, die die Rückstellung der Unterbrechungsanforderung leitung 62 einen Aufruf für ein eine Zykluszuordnungsübertra- verlangen. Zu diesen Bedingungen gehört die Tatsache, dass gung anforderndes Gerät bezeichnet, wird ein Signal auf der das Bedienungsleitsignal 55 auf der Schnittstellensammellei-

Leitung 164 erzeugt. Dieses schaltet das UND-Glied 119 ein 40 tung 35 abgefallen ist und damit anzeigt, dass die früher bestä-

und erzeugt einen Ausgang, wenn das in Fig. 18 gezeigte Gerät tigte Unterbrechungsanforderung beendet ist oder dass die eine Zykluszuordnungsübertragung angefordert hat, wie es auf Steuereinheit 34 des Peripheriegerätes bestimmte andere der Leitung 121 angezeigt ist. Signale auf der Schnittstellensammelleitung 35 empfangen hat,

Wenn die Aufrufbezeichnungssammelleitung 62 mit einer wie z. B. Halt-EA oder Anlagenrückstellung. Prioritätsunterbrechungsstufe kodiert ist, die mit der gemäss 45 Bei Anordnung gemäss Fig. 20 zeigen die Fig. 20A und 20B Anzeige im Register 159 zugeordneten gegenwärtigen Stufe weitere detaillierte Logikschaltungen der oben erwähnten übereinstimmt und das in Fig. 18 gezeigte Gerät eine Unterbre- Blöcke der Fig. 18, bezogen auf die Erregung der Unterbrechung angefordert hat, was durch ein Ausgangssignal vom chungsanforderungseingangssammelleitung 61, das Laden der UND-Glied 162 angezeigt wird, wird ein Signal von einem Prioritätsstufe in das Prioritätsstufenregister 159 und den VerUND-Glied 165 erzeugt. Aufgrund eines Ausgangssignales 50 gleich des Inhaltes der Prioritätsstufe 159 mit kodierter Infor-vom UND-Glied 119 oder vom UND-Glied 165 erzeugt das mation auf der Schnittstellenaufruf-Bezeichnungssammellei-ODER-Glied 166 ein Ausgangssignal, um die Weiterleitung des tung 62 in der Vergleicherschaltung 120. Das Prioritätsstufen-Aufrufes an die Steuereinheiten 34 nachfolgender Peripherie- register 159 der Fig. 18 ist dargestellt durch die Polaritätshalte-geräte zu unterbinden. Dieses Signal ist bei 167 dargestellt Schaltungen 180 bis 183. Die zugehörigen UND-Glieder 184 bis Andere logische Schaltungen in der Peripheriegeräte- 55 187 setzen über Inverter in die Polaritätshalteschaltungen 180 Steuereinheit 34 der Fig. 18 werden durch Signale auf einer Lei- bis 183 den binären Zustand der Schnittstellendatensammellei-tung 168 von der Aufrufaufnahme unterrichtet Ausserdem tung 50 Bitpositionen 11 bis 14, die mit der im Prioritätsstufen-wird ein UND-Glied 169 eingeschaltet, damit die Peripheriege- register aufgrund eines Vorbereitungsbefehles festzulegenden räte-Steuereinheit 34 auf das Bedienungsleitsignal 55 auf der Prioritätsstufe kodiert sind.

Schnittstellensammelleitung 35 durch Erzeugung des Bedie- 60 Das einen vorbereiteten Befehl anzeigende Signal auf der nungsleitrücksignales 56 reagiert, um die weitere Übertragung Leitung 158 wird durch den Befehlsdekodierer 147 der Fig. 18

auf der Schnittstellensammelleitung 35 zu steuern. erzeugt, wenn der IDCB-Befehl die Eintragung von Prioritäts-

Die Fig. 19,20 und 21 zeigen weitere Einzelheiten der logi- stufen in das Prioritätsstufenregister 159 verlangt. Der von der sehen Schaltung der Kanalschnittstellenllogik 46, die schon im Schnittstellensammelleitung 35 empfangene Datenimpuls 54

Zusammenhang mit Fig. 18 besprochen wurde. Die verschiede- 65 wird an ein UND-Glied 188 angelegt zur Erzeugung eines nen dargestellten logischen Blöcke enthalten UND-Glieder Signales auf der Leitung 189, das anzeigt dass das Stufenregi-

(U), ODER-Glieder (O), Inverter, (N) Exklusiv-ODER-Glieder ster 159 zu laden ist.

(EO), und verschiedene bistabile Speicherelemente in Form Eine andere für das Laden der Prioritätsstufeninformation

13 619308

benötigte Bedingung wird angezeigt durch einen Ausgang vom legt, mit dessen stabilem Zustand der Wirkungsgrad der UND-ODER-Glied 190 und von den UND-Gliedern 191 und 192. Die Glieder 205 und 206 gesteuert wird, die beide das interne AufBedingung besteht darin, dass es sich um einen Schreibbefehl rufsignal auf der Leitung 118 empfangen. Abhängig vom handeln muss und die Geräteadresse übereinstimmt und eine Zustand der Schaltung 204 erzeugt das UND-Glied 205 das Gerätewahl anzeigt und dass die spezielle Gerätesteuereinheit 5 Aufrufweiterleitungssignal 63 für die Steuereinheit nachfolgengegenwärtig nicht in eine Zykluszuordnungsdatenübertragung der Peripheriegeräte oder das UND-Glied 206 erzeugt das Aufverwickelt ist. rufrücksignal 65 und zeigt der internen Logik der Peripheriege-Ein Inverter 193 und ein UND-Glied 194 empfangen die Bit- räte-Steuereinheit durch Einschalten der Verriegelung 207 an, position 15 der EA-Datensammelleitung 50, die in die Sperr- dass der Aufruf aufgenommen wurde.

Schaltung 160 eingegeben wird, die oben im Zusammenhang i o Die Stellung der Polaritätshalteschaltung 204, die anzuzei-

mit Fig. 18 als I-Bit oder Unterbrechungseinschaltbit für die gen ist aufgrund des internen Aufrufsignals 118, wird durch ein

Peripheriegeräte-Steuereinheit erwähnt wurde. Der Trigger UND-Glied 208 gesteuert, das auf die Stellung der Polaritäts-

160 wird zuerst durch das ODER-Glied 195 zurückgestellt und halteschaltungen 209 und 210 anspricht. Wenn ein effektiver dann auf binär 1 oder 0 des Datensammelleitungsbit 15. Das Ausgang vom ODER-Glied 211 fehlt, wodurch angezeigt wird,

ODER-Glied 195 empfängt auch einen Eingang, der das I-Bit 15 dass kein Aufruf oder eine Bedienungsleitung aufgenommen aufgrund einer Anlage- oder Stromeinschaltungsrückstellung wurde, werden die UND-Glieder 212 und 213 eingeschaltet,

von der Schnittstellensammelleitung 35 zurückstellt. Das UND-Glied 212 spricht auf ein Zykluszuordnungsanforde-

Das vorher schon im Zusammenhang mit Fig. 18 erwähnte rungssignal auf der Leitung 214 von einem Trigger in einer

UND-Glied 162 ist wieder in Fig. 20 gezeigt und empfängt den anderen Logikschaltung der Kanalschnittstellenlogik an, die

Zustand des I-Bit und das Unterbrechungsanforderungssignal 20 durch den Mikroprozessor eingeschaltet wird, um die Polari-

161, das von der in Fig. 19 gezeigten Schaltung erzeugt wurde. tätshalteschaltung 209 zu armieren. Aufgrund eines Signales

Bei Fehlen eines Signales auf der Blockanforderungseingangs- auf der Leitung 215 vom UND-Glied 162 in Fig. 20 wird in glei-

sammelleitung, das an die UND-Glieder 197 und 198 angelegt eher Weise das UND-Glied 213 eingeschaltet, um die Polari-

wird, von denen jedes den Komplementärwert des Stufenregi- tätshalteschaltung 210 vorzubereiten. Die auf der Leitung 214

sterbits 0 empfängt, erregt ein Dekodierer 199 die Eingangs- 25 angezeigte Forderung nach einer Zykluszuordnungsübertra-

sammelleitung 61 für Unterbrechungsanforderung entspre- gung erregt auch Bit 16 der Anforderungseingangssammellei-

chend der in die Polaritätshaltekreise 180 bis 183 eingegebenen tung 61, die an die EA-Steùerlogik 32 geht. Die EA-Steuerlogik

Prioritätsstufe. Der Decodierer 199 wird durch Weitergabe des 32 reagiert auf die Zykluszuordnungsanforderung durch Erre-

Bits 0 erregt. Das Signal auf der Leitung 196 zeigt an, dass die gung der Aufrufbezeichnungssammelleitung 62 mit einer

Anforderungseingangssammelleitung abgeschaltet oder 30 bestimmten Code-Kombination. Diese Code-Kombination wird geblockt werden sollte und wird empfangen von der in Fig. 21 durch ein UND-Glied 216 erkannt, das auf den binären Einerzu-

gezeigten Schaltung. Es zeigt an, dass die Peripheriegeräte- stand der Aufrufbezeichnungssammelleitung 62 in den Bitposi-

Steuereinheit 34 einen Aufruf aufgrund einer Unterbrechungs- tionen 0,3 und 4 reagiert. Die Grundanzeige einer Zykluszuord-

anforderung oder eine Bedienungsleitung aufgrund einer nungsaufrufbezeichnung ist die Bitposition 0 der Aufrufbe-

Zykluszuordnungsanforderung aufgenommen hat. Wenn diese 35 Zeichnungssammelleitung 62, die auf binär 1 stehen muss. Wenn beiden Signale fehlen, um die Erregung der Anforderungsein- die Bitposition 0 der Aufrufbezeichnungssammelleitung 62 auf gangssammelleitung 61 zu blockieren, gibt diese eine fortge- binär 0 steht, werden die übrigen Bitpositionen dekodiert, um setzte Unterbrechungsanforderung auf einer bestimmten eine bestimmte Prioritätsstufe anzuzeigen.

zugeordneten Stufe wieder. Da ein Vorbereitungsbefehl und Wenn das UND-Glied 216 eingeschaltet wird, weil auf der ein Datenimpuls durch eine Peripheriegeräte-Steuereinheit 40 Aufrufbezeichnungssammelleitung 62 ein Zykluszuordnungs-

vollständig unter der Steuerung von Programmen im Prozes- aufruf angezeigt wird, wird die Polaritätshalteschaltung 209

sor 30 empfangen werden können, kann der Inhalt der Polari- wirksam gemacht durch ein Signal auf der Leitung 217, um das tätshaiteschaltungen 180 bis 183 jederzeit modifiziert werden. Vorhandensein einer Zykluszuordnungsanforderung auf der

Sollte das UND-Glied 162 durch eine frühere Unterbrechungs- Leitung 214 zusammen mit der Erkennung eines Aufrufes für anforderung erregt sein und ein früherer Aufruf oder eine 45 Zykluszuordnungsoperationen anzuzeigen. Die Polaritätshalte-

Bedienungsleitung nicht aufgenommen sein, bleibt der Deko- Schaltung 210 wird geschaltet durch ein Signal auf der Leitung dierer 199 erregt und wird sofort nach einer neuen Kodierung 218, wenn das UND-Glied 219 wirksam gemacht ist. Das UND-

der in die Polaritätshaltekreise 180 bis 183 eingegebenen Priori- Glied 219 wird wirksam gemacht beim Vorhandensein einer tätsstufe verändert. binären 0 in der Bitposition 0 der Aufrufbezeichnungssammel-

Fig. 20 zeigt die Exklusiv-ODER-Kreise 200 bis 203, die eine 50 leitung 62 und eines Ausganges vom UND-Glied 220, das die

Übereinstimmung zwischen den Bits des Prioritätsstufenregi- Ausgänge der Exklusiv-ODER-Glieder 200 bis 203 der Fig. 20

sters 159 und den Bits der Aufrufbezeichnungssammelschiene empfängt und wirksam gemacht wird, wenn der Code auf der

62 anzeigen, mit der in der Fig. 21 gezeigten Logik ein Aufruf- Aufrufbezeichnungssammelleitung 62 gleich ist der im Priori-signal aufgenommen wird. tätsstufenregister 159 der Fig. 18 angezeigten Prioritätsstufe.

Die Fig. 21A und 21B gehören gemäss Fig. 21 zusammenge- 55 Ein grösserer Teil der Fig. 21 zeigt daher eine Aufrufemp-

legt und zeigen die Logik der Kanalschnittstelle 46 einer Peri- fangseinrichtung, die entweder ein empfangenes Aufrufsignal *

pheriegeräte-Steuereinheit 34, die vom Empfang der Aufruf- an die Steuereinheiten nachfolgender Peripheriegeräte weiter-

signale 63 und 64 betroffen ist und die Bits der Aufrufbezeich- leitet oder den Aufruf aufnimmt durch Sperren der Sperrschal-

nungssammelleitung 62 mit dem Inhalt des Stufenregisters 159 tung 207, wenn eine Zykluszuordnungsanforderung gemacht vergleicht. Diese Logik soll die Aufrufsignale 63,64 aufnehmen eo wurde und die Aufrufbezeichnungssammelleitung einen Aufruf und hinterher das Aufrufrücksignal 65 erzeugen oder das Auf- für eine Zykluszuordnungsanforderung anzeigt oder eine rufsignal an weitere Steuereinheiten 34 von Peripheriegeräten Unterbrechungsanforderung gemacht wurde und der Code auf weiterleiten. der Aufrufbezeichnungssammelleitung 62 gleich der Prioritäts-

In Fig. 21A ist noch einmal das UND-Glied 117 der Fig. 14 unterbrechungsstufe derjenigen Peripheriegeräte-Steuerein-

gezeigt, das am ersten und zweiten Eingang die Aufrufsignale es heit ist, die das Aufrufsignal empfängt.

63 und 64 empfängt und daraufhin ein internes Aufrufsignal auf Das Aufrufsignal der Sperrschaltung 207 sperrt am ODER-der Leitung 118 erzeugt. Dieses interne Aufrufsignal auf der Glied 211 die Anforderungseingangssammelleitung durch ein Leitung 11 wird an das bistabile Polaritätshalteglied 204 ange- Signal 196. Das Aufrufaufnahmesignal von der Sperrschaltung

619308 14

207 bereitet eine Polaritätshalteschaltung 221 vor, die hinter- Programm kann die laufende Stufe für andere Zwecke abfra-her auf ein Einschaltsignal vom ODER-Glied 222 aufgrund des gen durch Erregen einer Leitung 240 zur Abfrage der UND-Empfanges eines Datenimpulses 54 oder einer Bedienungslei- Glieder 241 und 242 für die Präsentation an die Bitpositionen tung 55 reagiert. Das Signal 223 vom ODER-Glied 222 stellt 14 Und 15 der Prozessorsammelleitung 72.

auch am UND-Glied 224 über ein ODER-Glied 225 die Aufruf- 5

aufnahmesperre 207 zurück. Der Empfang des Signales 223 Die laufende Arbeitsstufe ist eine kodierte Darstellung in vom ODER-Glied 222 durch die Polaritätshalteschaltung 221 den Sperrschaltungen 237 und 238 und wird durch UND-Glie-lässt diese das Bedienungsleitrücksignal 56 für die EA-Steuerlo- der eines Dekodierers 243 dekodiert, um eine der vier Aus-gik 32 erregen. gangsleitungen des Dekodierers 243 zu erregen und die lau-

Die Polaritätshalteschaltung 221 liefert ein Signal 226, das 10 fende Arbeitsstufe zu identifizieren, die Bedienungsleitaufnahme anzeigt und in der früher in Fig. 20

gezeigten Logikschaltung verwendet wird. Ausserdem erzeugt Die in Fig. 4 gezeigte Unterbrechungslogik 69 enthält die das Signal über einer Reihe von Invertern, von denen jeder eine UND-Glieder 244 bis 247, deren Ausgänge in die zugehörigen Verzögerung bringt, ein Signal 228 mit der Bezeichnung verzö- Sperrschaltungen 248 bis 251 aufgrund eines vom Prozessor gerte Bêdienungsleitung. Bis die Polaritätshalteschaltung 221 ,5 gesteuerten Signales auf der Leitung 252 geleitet werden, das durch den Inverter 229 zurückgestellt wird, hält ein Signal auf anzeigt, dass eine Prioritätsunterbrechungsanforderung zu die-der Leitung 230 am ODER-Glied 211 das Signal 196 und sperrt sem Zeitpunkt abgefragt werden kann. Nur eines der UND-so die Erregung der richtigen Signalleitung auf der Anforde- Glieder 244 bis 247.setzt eine binäre 1 in die zugehörige Sperr-rungseingangssammelleitung 61. Schaltungen 248 bis 251 zum Zeitpunkt des Taktsignales 252,

Ein UND-Glied 231 liefert ein Signal auf die Leitung 232, 20 abhängig vom Ausgang des Dekodierers 243 und dem erregten um den vorher eingeschalteten Zykluszuordnungsanforde- oder nicht erregten Zustand der Bits 0 bis 3 der Anforderungs-

rungstrigger zurückzustellen, der dem Mikroprozessor bei -ingangssammelleitung 61. Die Stufenausgänge 253 bis 256 zei-

Abfrage schliesslich anzeigt, dass die vorher angeforderte &en der EA-Steuerlogik 32 an, welche Unterbrechungsstufe

Zykluszuordnungsübertragung honoriert wurde und ein weite- aufzurufen ist. Die aufzurufende Stufe kann die in den Sperr-rer nachfolgender Zyklus eingeleitet werden kann. Ein Signal 25 Schaltungen 237 und 238 gespeicherten laufende Stufe sein auf der Leitung 233 von der Dekodierung einer bestimmten oder, wenn die Anforderungseingangsleitung mit einer Anfor-Mikroprozessorinstruktion stellt daher die Polaritätshalte- derung einer höheren Stufe erregt wird, der Ausgang der kreise 204,209 und 210 zurück, um weitere Aufrufoprationen Sperrschaltung 248 bis 251, der den Unterbrechungs- und Aufvorzubereiten. rufbedarf für die höhere angeforderte Stufe anzeigt.

Die ODER-Glieder 234 und 235 empfangen Schnittstellen- 30 signale, die Halt-EA 65, Systemrückstellung 68 oder Stromeinschaltrückstellung 67 anzeigen, um Rückstellsignale für die Ein aus den Sperrschaltungen 257 bis 260 bestehendes Mas-Logik der Steuereinheit 34 des Peripheriegerätes zu liefern ein- kenregister kann von den Bitpositionen 12 bis 15 der Prozessor-schliesslich eines Signales auf der Leitung 236, das am ODER- Sammelleitung 72 auf binär 0 bis 1 gesetzt werden aufgrund Glied 195 der Fig. 20 das I-Bit der Peripheriegeräte-Steuerein- 35 eines vom Prozessor erzeugten Signales auf der Leitung 261. heit 34 zurückstellt und weitere Unterbrechungsanforderungen Der Inhalt der Maskensperrschaltungen 257 bis 260 kann über verhindert. zugehörige UND-Glieder durch ein vom Prozessor erzeugtes In den Fig. 19,20 und 21 wurde also die Logik der Steuerein- Signal auf der Leitung 262 angefragt werden, um auf der Pro-heit 34 von Peripheriegeräten im einzelnen dargestellt. Diese zessorsammelleitung 72 an den Prozessor gegeben zu werden. Logik spricht auf einen Aufrufmechanismus an, entweder für 40 Durch die Maskensperrschaltungen 257 bis 260 soll über zuge-Datenübertragungen in der Zykluszuordnung oder für die hörige Treiber, die an die Anforderungseingangssammelleitung Unterbrechungsverarbeitung. Ausserdem wurde die Logik in 61 angeschlossen sind, jedes Anforderungssignal auf der zuge-einer Peripheriegeräte-Steuereinheit gezeigt, die unabhängig hörigen Leitung der Anforderungseingangssammelleitung 61 von einer für die direkte Programmsteuerung der Datenüber- negiert werden. Unter Steuerung eines Prozessorprogrammes tragung benutzten Schnittstellensammelleitung funktionieren 45 kann somit jede Unterbrechungsanforderung auf einer kann. Weiterhin wurde das Konzept der Schnittstellensammel- bestimmten Stufe von einem EA-Gerät unwirksam gemacht leitung gezeigt, in dem die Logik einer Peripheriegeräte- werden.

Steuereinheit in Wechselwirkung mit Information auf der

Schnittstellensammelleitung treten kann, um die Prioritäts- viele Prozessoren haben die Möglichkeit, alle EA-Unter-

unterbrechungsstufe des Gerätes zu ändern, unabhängig von 50 brechungen zu maskieren. Hier ist im einzelnen eine Maske von anderen Operationen, die auf der Schnittstellensammelleitung Unterbrechungen auf bestimmte Stufen gezeigt und die obige ablaufen können oder von Operationen, die aufgrund früherer Besprechung der Steuereinheit 34 der Peripheriegeräte hat anders angeschlossenèr gerätgerichteter Befehle eingeleitet eine dritte Maskierungsstufe in Form des mit einem Vorberei-

wurden. tungsbefehl übertragenen I-Bit gezeigt.

55

EA-Steuerlogik Die Aufrufreihenfolgesteuerung 75 der Fig. 4 ist im einzel-

In den Fig. 22 bis 26 sind weitere Einzelheiten der EA-Steuer- nen in den Fig. 23A und 23B gezeigt, die nach dem Schema in logik 32 gezeigt Fig. 23 zusammenzulegen sind. Zu einem bestimmten Zeitpunkt

In einem Prozessor 30, der auf vier verschiedenen Priori- in der Reihenfolge des Prozessors 30 dekodiert der Festwert-tätsstufen arbeiten kann, stellt die in den Fig. 22A und 22B 60 steuerspeicher eine Mikroinstruktion, die anzeigt, dass eine gezeigte Logikschaltung fest, wenn eine Unterbrechungsanfor- Unterbrechungsanforderung angenommen werden sollte, und derung auf der Anforderungseingangssammelleitung 61 eine ein entsprechendes Signal auf eine Leitung 263 gibt Das Signal Anforderung auf einer höheren oder niedrigeren als der gegen- auf dieser Leitung 263 geht in die Sperrschaltung 264, wodurch wärtig im Prozessor 30 wirksamen Prioritätsstufe bezeichnet der Ausgang des Kodierers 265 in ein Paar Sperrschaltungen Die laufende Arbeitsstufe des Prozessors 30 wird bezeich- 65 266 und 267 eingegeben wird. Der Inhalt der Verriegelungen net auf der .Prozessorsammelleitung 72 in den Bitpositionen 14 266 und 267 ist der binärkodierte Wert der Einerstufen-Signal-und 15 und wird in die Sperrschaltungen 237 und 238 durch ein leitung 253 bis 256, erregt von der Unterbrechungsprioritätsbe-programmgesteuertes Signal auf der Leitung 239 geleitet. Das stimmungslogik der Fig. 22B.

15 619308

Die Ausgabe der Verriegelung 264 auf der Signalleitung das eine Aufrufzeitsperre einschaltet. Ein Eingang kommt von

268 wird als ein Eingang an die Konfliktlöseschaltung 269 ange- der Sperrschaltung 279, eingeschaltet über das UND-Glied 276, legt. Unabhängig von der Bestimmung des Prozessors 30 zur und zeigt den Anfang einer Aufruffolge an. Ein anderer EinAnerkennung einer Unterbrechungsanforderung empfängt die gang zum ODER-Glied 291 kommt von der Aufrufkennzei-Konfliktlogik 269 jede Zykluszuordnungsanforderung auf der 5 chensperre 270, die im zurückgestellten Zustand wiederum die Anforderungseingangssammelleitung 61 Bitposition 16. entsprechenden Teile der Aufrufzeitsperre einschaltet. Ein dritter Eingang zum ODER-Glied 291 zeigt an, dass das Aufruf-

Das Aufrufsignal 63 wird durch die Einschaltbedingung rücksignal 65 ungewöhnlich lang aktiv bleibt. Das Stossrück-

einer Aufrufkennzeichensperrschaltung 270 erzeugt. Wenn signal 60, welches anzeigt, dass ein Peripheriegerät die Schnitt-

diese nicht gesperrt ist und daher das Auf ruf signal 63 nicht i o stelle längere Zeit für mehrere Datenübertragungen belegt hat,

erzeugt, schalten die UND-Glieder 271 und 273 die Konfliktlö- trägt nicht zu den Einschaltsignalen 292 für die Zeitsperre bei,

selogik 269, eine Unterbrechungs-Vorzyklussperre 273 und da eine Zykluszuordnung für Stossbetrieb für eine unbegrenzte eine Zykluszuordnungs-Vorzyklussperre 274 ein. Wenn die Zeitspanne aktiv sein kann.

Sperrschaltung 270 nicht aktiv ist, wird die entsprechende Vor- Die Einschaltung entweder der Unterbrechungszyklus-

zyklussperre 273 oder 274, entsprechend der Konfliktlöselogik is sperre 283 oder der Zykluszuordnungssperre 284 erfolgt über

269 eingeschaltet und verhindert, dass eine weitere Änderung das ODER-Glied 287 und die Einschaltung eines Triggers 293. in der Konfliktlöselogik 269 erfolgt. Ein UND-Glied 294 stellt die Vorzyklussperren 273 oder 274

Ein ODER-Glied 275 wird wirksam geschaltet, entweder zurück, wenn das Rücksignal 60 fehlt. Andererseits werden bei durch einen Unterbrechungsvorzyklus oder durch einen einer Zykluszuordnungsübertragung im Stossbereich die Vor-

Zykluszuordnungsvorzyklus und liefert einen Eingang an das 20 sperrschaltungen 273 und 274 nicht zurückgestellt, um auf wei-

UND-Glied 276, dessen anderer Eingang der abgeschaltete tere Anforderungen antworten zu können.

Zustand eines Triggers 277 ist, der entweder durch ein Aufruf- Ein UND-Glied 295 wird wirksam gemacht, wenn das rücksignal 65 oder durch ein Stossrücksignal 60 durch ein Bedienungsleitrücksignal 56 empfangen wird und der das

ODER-Glied 278 eingeschaltet wird. Bedienungsleitsignal 55 erzeugende Trigger abgeschaltet wird,

Wenn das UND-Glied 276 wirksam gemacht wird, sperrt 25 um die Annahme des Bedienungsleitsignals durch ein Periphe-

das Ausgangssignal eine Aufrufstartsperre 279, die nach geeig- riegerät anzuzeigen und den Abschluss des Zyklus einzuleiten,

neter Verzögerung die Aufrufkennzeichensperrschaltung 270 Dadurch wird dann die Unterbrechungszyklussperre 283 und einstellt, um die Erzeugung des Aufrufsignales 63 zu beginnen. Zykluszuordnungssperre 284 zurückgestellt.

Bevor die Ausgabe des Verzögerungskreises 280 am Auf- Die Fig. 24A, 24B und 25 zeigen weitere logische Einzelhei-rufkennzeichentrigger 270 wirksam wird, ist die Information 30 ten der Schnittstellenleitsteuerung 76 der Fig. 4. Die Konfliktsauf der Aufrufbezeichnungssammelleitung 62 erregt worden, logik 296 liefert die zum Auflösen einer Verbindung zwischen entsprechend der Ausgabe eines Kodierers 281. Der Kodierer dem Bedienungsleitanforderungssignal 288 von Fig. 23, das 281 empfängt Eingänge vom kodierten Wert der in den Sperr- anzeigt, dass die Schnittstellensammelleitung 35 für die Zyklusschaltungen 266 und 267 registrierten Unterbrechungsstufe Zuordnung und die Unterbrechungsverarbeitung benutzt wer-und ein Signal auf der Leitung 282, wenn der Aufruf für einen 35 den muss, und dem OIO-Signal 77 vom Prozessor 30 erforder-Zuordnungszyklus erfolgen soll. Wie oben schon gesagt, ist die liehe Steuerung. Wenn diese Verknüpfung einmal gelöst ist, Zykluszuordnungsaufrufidentifikation auf der Sammelleitung gibt die Logikschaltung ein Ausgangssignal entweder an die 62 ein vorgegebener Code, der durch den Kodierer 281 erzeugt Bedienungsleiteinschaltsperre 297 oder an die OIO-Einschalt-wird, wenn ein Zykluszuordnungsaufruf stattfindet. Anderer- sperre 298. Wenn angenommen wird, dass die Sperrschaltung seits liefert der Kodierer 281 einen kodierten Ausgang auf die 40 297 eingestellt ist, so wird ein Signal an den Bedienungsleittrig-Aufrufidentifizierungssammelleitung 62, der zu dem jeweils ger 299 als Takteingang gegeben. Das Einschalten dieses Trig-erregten Unterbrechungsstufensignal 253 bis 256 gehört, wenn gers wird an die Schnittstelle 35 als Bedienungsleitkennzeichen ein Unterbrechungszyklus verlangt wird. 55 und an ein UND-Glied 300 als bedingter Eingang einer

Nimmt man an, dass das Bedienungsrücksignal 56 von einer Unterbrechupgseinspefre 301 gegeben, zusammen mit dem vorhergehenden Operation abgefallen ist, und die Riegel nicht 45 Unterbrechungszyklus 285 und dem OIO-Rückstellsignal 89

vorher gesperrt wurden, so wirtd entweder die Sperre 283 oder vom Prozessor 30. Der Bedienungsleittrigger 299 bildet einen die Sperre 284 eingestellt, abhängig davon, ob die Unterbre- Eingang zum ODER-Glied 302, das auch Eingänge von der chungsvorzyklussperre 273 oder die Zykluszuordnungs-Vorzy- OIO-Einschaltsperre 298 und der Bedienungsrückleitung 56

klussperre 274 früher eingestellt wurde. Das Signal auf der Lei- über das UND-Glied 305 auf der Leitung 306 empfängt, um ein tung 285 oder auf der Leitung 286 wird erzeugt, für die weitere 50 Einschaltsignal 303 für die Torzeitschaltung der Fehlersteue-

Logik der EA-Steuerlogik. Die Ausgabe des ODER-Gliedes 287 rung zu erzeugen. Wenn das Bedienungsleitsignal 55 einmal an auf der Leitung 288 wird ebenfalls erzeugt, um eine Anforde- die Schnittstelle gegeben ist, befindet sich der Bedienungsleit-

rung an die Schnittstellenleitsteuerung 76 der Fig. 4 einzuleiten, trigger 299 im Wartezustand, in dem er auf die Ankunft des die Bedienungsleitung 55 für die Steuereinheiten 34 der Peri- Bedienungsrückleitsignals 56 wartet.

pheriegeräte zu erzeugen und so den Rest einer Schnittstellen- 55 Der Rückleittrigger 304 erkennt ein Bedienungsrückleit-folge zur Behandlung entweder einer Zykluszuordnung oder signal 56 oder ein Adressrückleitsignal 52. Der Rückkehrtrig-einer Unterbrechungsanforderung zu steuern. ger 304 ist logisch so gebaut, dass sowohl das Adressrückleit-Wenn das Aufrufrücksignal 65 oder das Stossrücksignal 60 signal 52 als auch das Bedienungsrückleitsignal 56 inaktiv sein am ODER-Glied 278 empfangen werden, wird der Trigger 277 müssen, und dann muss eines der beiden Signale ankommen, eingeschaltet. Dadurch wird das ODER-Glied 289 wirksam 60 Dadurch wird sichergestellt, dass keines der Signale permanent gemacht und die Aufrufkennzeichensperre 270 zurückgestellt. an der Schnittstelle aktiv ist und eine Fehlersituation anzeigt. Durch die Rückstellung und das Verschwinden des Aufrufrück- Das führt zu einem Zeitschaltungsfehler, weil das Bedienungssignals oder des Stossrücksignals wird das UND-Glied 290 den rückleitsignal 56 nicht erkannt wird. Der Bedienungsleittrigger Trigger zurückstellen. 299 würde niemals zurückgestellt und daher würde das Torzeit-

Die Schnittstellenprüfsteuerung 81 der Fig. 4 enthält Ein- 65 einschaltsignal 303 aktiv bleiben bis zum Zeitpunkt einer Fehrichtungen, um die Einleitung einer Aufruffolge zu signalisie- leranzeige, an dem die Maschinenprüfbedingung im Prozessor ren, die nach einer bestimmten Zeit nicht richtig abgeschlossen 30 eingeschaltet wird.

ist. Ein ODER-Glied 291 erzeugt ein Signal auf der Leitung 292, Wenn das Bedienungsrücksignal 56 auf logisch 1 geht, wird

619308 10

der Rückkehrtrigger 304 eingeschaltet. Das Signal 56 und die nungsendsperre 327 liefern Eingänge an das ODER-Glied 328, Ausgabe des Triggers 304 werden an ein UND-Glied 305 ange- dessen Ausgang an ein UND-Glied 329 angelegt wird zusam-legt, das ein internes Bedienungsrücksignal 306 erzeugt, das men mit dem Ausgang des Rückkehrtriggers 304, um den wiederum als ein Eingang an das ODER-Glied 302 angelegt Bedienungsleittrigger 299 zurückzustellen. Der Ausgang des wird und der Torzeitschaltung auf der Leitung 303 den Emp- 5 ODER-Gliedes 328 wird auch an ein ODER-Glied 330 gegeben, fang des Bedienungsrücksignals 56 anzeigt. Die Ausgabe des das einen Ausgang an einen Pulsgenerator 331 liefert, der den Rückkehrtriggers 304 wird als ein Eingang an eine Verzöge- Datenimpuls 54 erzeugt, der an ein ODER-Glied 332 zusammen rungseinheit 307 angelegt, mit deren Ausgang die Leitverzöge- mit dem internen Bedienungsrücksignal 306 angelegt wird, um rungssperre 308 verriegelt wird. einen Eingang für das ODER-Glied 333 zu bilden, das das

Die Ausgabe des Rückkehrtriggers 304 und das Fehlen i o Bedienungsleitsignal 55 erzeugt, das an die Schnittstelle 35 einer Ausgabe von der Verzögerungseinheit 307 lassen das gegeben wird. Der andere Eingang zum ODER-Glied 333 ist UND-Glied 309 ein Signal 310 erzeugen, um die Information der Bedienungsleittrigger 299. Wenn das Zykluszuordnungsauf der Bedingungscode-Eingangssammelleitung 53 in die in Speicheranforderungsrückstellsignal 313 an der EA-Steuerlo-Fig. 4 gezeigten Bedingungscode-Sperrschaltungen 78 zu lei- gik vom Speicher ankommt, wird der Datenimpuls 54 erzeugt ten. Wenn die Leitverzögerungssperre 308 eingestellt ist, liefert 15 und der Bedienungsleittrigger 299 zurückgestellt. Das Bedie-sie einen Takt an einen Zykluszuordnungs-Speicheranforde- nungsleitsignal 55 bleibt jedoch aktiv, bis der Datenimpuls 54 rungstrigger 311. Der Speicheranforderungstrigger 311 liefert abfällt. Der Datenimpuls 54. und der Bedienungsleitimpuls 55 eine Ausgabe 312, die eine Zykluszuordnungsspeicheranforde- fallen gleichzeitig ab und zeigen der Peripheriegeräte-rung ist, an die Speichereinheit 31. Der Trigger 311 wird durch Steuereinheit 34 an, dass sie jetzt ihr Bedienungsrückleitsignal ein Signal von der Speichereinheit 31 auf der Leitung 313 20 56 fallenlassen kann.

zurückgestellt, das das Ende der Speicherfolge für die Zyklus- Wenn der Datenimpuls 54 und der Bedienungsleitimpuls 55

Zuordnungsoperation anzeigt. abgeschaltet wurden, wartet die EA-Steuerlogik 32 wieder

Der invertierte Ausgang der Sperrschaltung 308 und der darauf, dass die Peripheriegeräte-Steuereinheit 34 ihr Bedie-Ausgang des Bedienungsleitriggers 299 werden an ein UND- nungsrückleitsignal 56 fallen lässt. Wenn das geschieht, wird die Glied 314 angelegt, das den Inhalt der EA-Adresssammellei- 25 EA-Steuerlogik in den Normalzustand zurückgeführt und Wartung 49 in das SAR 110 der Fig. 6 leitet. Dieser Vorgang läuft in tet auf die nächste Ausgabe der Konfliktlöselogik 296, um eine einer Folge für eine Unterbrechung und für eine Zykluszuord- Signalfolge zu starten.

nungsoperation ab. Die Ausgabe des UND-Gliedes 314 wird Wemrdie Konfliktlöselogik 296 auf ein Dekodiersignal auch an ein ODER-Glied 315 angelegt, das leitende Informa- einer OIO-Instruktion auf der Leitung 77 reagiert und die OIO-tion im SDR 94 der Fig. 5 steuert. Der andere Eingang zum 30 Einschaltsperre 298 einstellt, wird die Bitposition 16 der ODER-Glied 315 kommt vom UND-Glied 316, das einen Adresssammelleitung 49 erregt und liefert die erste Wahl aller

Datenimpuls 317 von der Speichersteuerung, das Zykluszuord- Peripheriegeräte-Steuereinheiten 34 auf die EA-Sammelleitung nungssignal 286 und den binären Zustand der Ausgabe/Ein- 35.

gabe-Anzeige 57 von der Schnittstelle empfängt. Ausserdem wird ein Starttrigger 334 geschaltet, der nach

Das Zykluszuordnungssignal 286 und eine binäre Eineran- 35 einer bestimmten Verzögerung eine Adressleitsperre 335 einzeige auf dem Ausgabe/Eingabe-Anzeiger 57 veranlassen das stellt. Die Sperrschaltung 335 leitet das AJressleitsignal 51 bei UND-Glied 318 zur Aktivierung des Schnittstellentores C103 Fehlen einer Dekodierung einer HaIt-IO-I;istruktion ein, ange-der Fig. 5, um die Daten im SDR 94 auf die EA-Datensammellei- zeigt auf der Leitung 88 am UND-Glied 33 5. Die Adressleit-tung 50 zu leiten. Das UND-Glied 319 schaltet ein, wenn der sperre 335 wird zurückgestellt, wenn ein O DER-Glied 337 ent-Ausgabe/Eingabe-/\nzeiger 57 auf binär 0 steht, und erzeugt ein 40 weder durch den Datenimpuls 54 oder die Ausgabe eines UND-Signal auf der Leitung 320, das eine Zykluszuordnungs-Schreib- Gliedes 338 wirksam gemacht wird. Ein Verzögerungskreis 339 datenübertragung bezeichnet. Das invertierte Signal auf der schaltet das UND-Glied 338 ein, wenn der Rückkehrtrigger 304 Leitung 320 erzeugt ein Signal auf der Leitung 321, um der das Adressrückleitsignal 52 empfangen hat, um so die Adress-

Speichereinheit 31 eine Zykluszuordnungsleseoperation anzu- leitsperre 335 zurückzustellen.

zeigen. Die Ausgabe des UND-Gliedes 319 wird auch an ein 45 Als Antwort auf eine OIO-Instruktion muss eine Anzahl von ODER-Glied 322 gegeben, das das Schnittstellentor B 104 der Leitungssignalen an den Prozessor 30 gegeben werden gemäss Fig. 5 einschaltet, um Daten auf der EA-Datensammelleitung 50 Darstellung in den Fig. 5 und 6, um die Information im IDCB in das SDR 94 einzugeben. an die EA-Adresssammelleitung 49 und die EA-Datensammel-

Die anderen Eingänge zum ODER-Glied 322 sind ein Signal leitung 50 zu übertragen. Die Fig. 24B zeigt daher eine Anzahl auf der Unterbrechungszyklusleitung 285 und die Ausgabe 50 von an verschiedene Register im Prozessor 30 zu diesem eines UND-Gliedes 323, das eine Anzeige auf der Leitung 324 Zweck führenden Signalleitungen.

einer OIO-Lesedekodierung vom Befehlsdekodierer empfing Fig. 25 zeigt die logische Schaltung zur Erregung verschie-

und die Ausgabe der OIO-Einschaltsperrschaltung 298. Das dener Bitpositionen in der Zykluszuordnungsstatussammellei-Zykluszuordnungssignal 286 wird ebenfalls an das UND-Glied tung 59. Die Zykluszuordnungsstatusinformation wird an die 325 zusammen mit dem binären Zustand des Wort/Byte-Anzei- 55 Peripheriegeräte-Steuereinheiten 34 während der Zykluszuord-gers 58 angelegt, um der Speichereinheit 31 durch ein Signal nungsoperationen gegeben, die auf die Leitung 286 angezeigt auf der Leitung 326 anzuzeigen, ob der Speicher in einem sind. Das Signal auf der Leitung 286 schaltet eine Reihe von

Zyklus für eine Byte-Übertragung oder die Übertragung eines Sperrschaltungen 340 bis 343 ein, die jeweils zu einer Bitposi-vollen Wortes betrieben wird. tion der Zykluszuordnungsstatussammelleitung 59 gehören.

Wenn die Zykluszuordnungsspeicheranforderung 312 eo Wenn durch die Speichereinheit 31 Fehler erkannt werden, beierzeugt wurde, wartet die EA-Steuerlogik 32 auf eine Anzeige spielsweise eine ungültige Speicheradresse 334, ein Speicher-von der Speichereinheit 31, dass die Folge beendet ist. Diese paritätsfehler 345 oder eine Speicherschutzprüfung 346 vor Anzeige für die EA-Steuerlogik 32 geschieht durch Aktivierung dem Zykluszuordnungs-Speicheranforderungsrückstellsignal der Signalrückstelleitung für die Zykluszuordnungsspeicheran- 313 in Fig. 24, werden die entsprechenden Leitungen aktiviert forderung 313, wodurch die Zykluszuordnungsendsperre 327 65 und in den Statussammelleitungssperren 340 bis 343 registriert, eingestellt wird. Diese wird wieder zurückgestellt, wenn der um auf der Zykluszuordnungsstatussammelleitung 59 an die Bedienungsleittrigger 299 zurückgestellt wird. Schnittstelle gegeben zu werden. Wenn die EA-Steuerlogik 32

Die Unterbrechungsendsperre 301 und die Zykluszuord- einen Paritätsfehler auf einem Eingabezyklus für die Speicher-

17

619308

einheit 31 erkannt hat, wird die Bitposition 3 erregt und diese Statussammelleitungsbedingung würde einen Lesezyklus für die Speichereinheit 31 erzwingen.

Der Reihenfolge-Zeitgeberprüfteil der Schnittstellenprüfung 81 der Fig. 4 ist im einzelnen in Fig. 26 gezeigt. J eder der 5 beiden Zeitgeber 347 und 348 ist eine binäre Teilerkette. Wenn das entsprechende Einschaltsignal nicht aktiv ist, wird die Kette zurückgestellt gehalten und die Erhöhung ist abgeschaltet. Wenn ein Einschaltsignal aktiv wird, darf der Teiler zählen. Die Zeitgeber dürfen aufgrund eines Taktsignals zählen und ein 10 an diese angeschlossener Dekodierer erkennt die Akkumulation einer vorgegebenen Anzahl von Zahlen und setzt eine EA-Prüfbedingung auf die Leitung 83, die dann in dem Programmstatuswort des Prozessors 30 gespeichert wird. Sollte das Einschaltsignal für den Zeitgeber in den inaktiven Zustand zurück- 15 kehren, bevor die vorgegebene Zeit abgelaufen ist, wird der Zeitgeber ohne Signalanzeige der Fehlerbedingung zurückgestellt. Der Zeitgeber 347 prüft die richtige Zeitgebung der Aufrufreihenfolge und der Zeitgeber 348 fühlt die richtige Zeitgebung des Bedienungsleitsignals und des Adressleitsignals ab. 20 Ein UND-Glied 349 liefert eine Prüfung auf Paritätsfehler während der Unterbrechungszyklen und ein UND-Glied 350 liefert eine Prüfung oder Fehleranzeige, wenn sowohl Adressleit-signal als auch Bedienungsleitsignal erzeugt wurden.

25

Reststatusberichterstattung

Fig. 27 zeigt eine weitere Darstellung der Arbeitsweise der vorliegenden Erfindung bei Zykluszuordnungsoperationen, in denen die Verkettung von DCBs verlangt wird und Statusinformation aufzuzeichnen ist, ohne den Prozessor 30 zu unterbre- 30 chen. Die Menge der unter der Steuerung eines DCB zu übertragenden Daten wird angegeben im Zahlenfeld in Bytes. Eine Fehlerbedingung kann auftreten, wenn die Daten, die ein Geräte zu übertragen hat, nicht mit der Zahl übereinstimmen. Dieser Fehler wird falscher Längenbericht (ILR) genannt. 35

Bei bestimmten Geräten, wie beispielsweise Leitungen für die Datenfernverarbeitung, treten ILR häufig auf. Das im Prozessor 30 enthaltene Programm, das ein solches Gerät steuert, muss bestimmte Informationen über die Übertragung haben, beispielsweise wieviel Daten übertragen wurden. Diese Bestim-40 mung kann vorgenommen werden, wenn der ILR für jeden DCB in der Kette abgefühlt wird. Dazu müsste das Gerät die ILR-Ausnahmebedingung erkennen, den Prozessor unterbrechen und von dort aus eine Zykluszuordnungsstatusform der Übertragung einleiten. Diese Operation ist zeitaufwendig und unerwünscht, wenn, wie oben gesagt, der ILR die Normalbedingung ist und nicht die Ausnahme im Gerätebetrieb bildet.

Wenn der ILR die Norm ist und häufig erscheint, kann das Programm seine Abfühlung unterdrücken wollen und als einen Fehler berichten. Das kann nach dem Erfindungsgedanken durch Verwendung des Unterdrückungskennzeichens für falsche Länge (SIL) erfolgen, das sich in der Bitposition 4 des Steuerwortes in jedem DCB findet. Wenn das SIL-Kennzei-chen eingeschaltet ist, wird das geräteabhängige Parameterwort 4 im DCB neu definiert als Reststatusadresse.

Der komplette DCB wird ja bekanntlich von der Speichereinheit 31 an die Steuereinheit eines Peripheriegerätes 34 übertragen, die Reststatusadresse im Speicher 124 des Mikroprozessors 47 der Peripheriegeräte-Steuereinheit registriert.

Wenn das Gerät 33 seine Datenübertragungen für den jeweiligen DCB beendet hat, speichert es mit der Reststatusadresse während der nachfolgenden Zykluszuordnungsübertragungs-operationen seine Restzahl (die nach der Datenübertragung verbleibende Zahl) und bis zu zwei weitere Gerätestatuswörter in den Speicher 31. Das SIL-Bit auf binär 1 hat effektiv den ILR nicht als Ausnahmebedingung definiert. Wenn keine Ausnahmebedingung zu berichten ist, kann das Gerät dann die Ketten-adressinformation des DCB (wenn diese im DCB so angegeben ist) benutzen, um den nächsten DCB in der Kette zu bekommen und weiterzuarbeiten. Da die durch das Programm im Prozessor 30 benötigte Information automatisch gespeichert wird, braucht das Programm keine Startzykluszuordnungsstatus-übertragung an das Gerät nach dem Abruf und der Ausführung eines jeden DCB auszuführen.

Eine erwünschte Erscheinung dieser Operation ist die Möglichkeit, die Reststatusinformation an einer unabhängigen Stelle im Speicher zu speichern, die durch das Programm definiert ist und in jeden DCB eingesetzt wird. So kann der DCB nach Entscheidung eines Programmierers ein reiner Informationsleseblock im Hauptspeicher bleiben. Weiterhin wird dadurch die Möglichkeit gegeben, einen zusammenhängenden Statusinformationsblock während der Verkettungsoperationen mehrerer DCBs aufzubauen, so dass der Programmierer nicht mehr zusätzlich mit der Sortierung der Statusinformation von einzelnen Datensteuerblocks belastet ist.

G

23 Blatt Zeichnungen

Claims (3)

619308 PATENTANSPRÜCHE

1. Verfahren zur Übermittlung von Steuer- und Statusinformation in einer Datenverarbeitungsanlage, die einen Hauptspeicher (31) mit Bereichen für Programminstruktion bestehend aus Operationsbefehlen und Gerätesteuerblöcken mit mehreren Steuerfeldern, wenigstens eine Steuereinheit (34) für Eingabe/Ausgabegeräte (33) mit einem eigenen Speicher (124) für einen Gerätesteuerblock, Eingabe/Ausgabe-Schnittstellenlogik (46) mit einem Datenstrang (50), einem Adressenstrang (49) und weiteren Steuersignalleitungen (51-68) zur Verbindung des Hauptspeichers mit der genannten Gerätesteuereinheit (34), eine an den Hauptspeicher angeschlossene Zentraleinheit (30), ansprechend auf jede Operationsinstruktion zwecks Veranlassung von Hauptspeicher und Schnittstellenlogik zur Übermittlung eines Gerätesteuerblocks an eine Steuereinheit, umfasst, wobei der Gerätesteuerblock (DCB) als genannte Steuerfelder wenigstens ein erstes Feld für mehrere Steuerbits, ein Adressenfeld für die Adresse eines mit einer Datenübertragung im Zusammenhang stehenden Datenbereichs im Hauptspeicher, ein Zählerfeld zur Angabe der zu übertragenden Datenmenge und ein Verkettungsadressenfeld für die Adresse des nächstfolgenden im Hauptspeicher befindlichen Gerätesteuerblocks, der nach der Benutzung des derzeitig vorliegenden Blocks zu übertragen ist, einschliesst, dadurch gekennzeichnet, dass vom Hauptspeicher (31) der nächstfolgende Gerätesteuerblock (DCB) abgerufen wird, wenn ein erstes der genannten Steuerbits (P4) einen vorgegebenen Zustand aufweist und gemäss einem ersten Signal die Datenübertragung für den laufenden Gerätesteuerblock vollständig und fehlerlos abgewickelt worden ist, dass ferner der Zentraleinheit (30) eine Aufforderung zur Unterbrechung zugestellt wird, wenn die Benutzung des laufenden Gerätesteuerblocks gemäss einem zweiten Signal unter Ausnahmebedingungen beendet worden ist, und dass schliesslich die Abgabe der genannten Aufforderung zur Unterbrechung unterdrückt, Statusinformation an den Hauptspeicher übermittelt und der Zugriff zu weiteren Gerätesteuerblöcken freigegeben wird, wenn ein zweites Steuerbit (PO) einen vorgegebenen Zustand aufweist und eine Ausnahmebedingung am Ende der Benutzung des laufenden Gerätesteuerblocks vorliegt (Fig. 1,3,10, 15).

2. Verfahren gemäss Patentanspruch 1, dadurch gekennzeichnet, dass das erste Signal ausgelöst wird, wenn vom Eingabe/Ausgabegerät (33) das Ende der Übertragung gemeldet und die übertragene Datenmenge gleich dem Inhalt des genannten Zählerfeldes ist, und das zweite Signal, wenn ebenfalls am Übertragungsende übertragene Datenmenge und Zählerfeldinhalt ungleich sind (Fig. 1,3).

3. Verfahren gemäss Patentanspruch 2, dadurch gekennzeichnet, dass in der genannten Statusinformation die Differenz zwischen angegebener und übertragener Datenmenge eingeschlossen wird, und dass im Gerätesteuerblock ein weiteres Steuerfeld für eine Hauptspeicheradresse zur Speicherung von Reststatusinformation vorgesehen wird, wobei sowohl Adresse wie Information ohne Eingriff der Zentraleinheit (30) über den Adressenstrang (49) bzw. den Datenstrang (50) an den Hauptspeicher (31) zu dessen Steuerung übermittelt werden (Fig. 1,3).