CH622633A5 - Data processing system with buffer memory assigned to both central processor and input-output processor - Google Patents

Data processing system with buffer memory assigned to both central processor and input-output processor Download PDF

Info

Publication number
CH622633A5
CH622633A5 CH566877A CH566877A CH622633A5 CH 622633 A5 CH622633 A5 CH 622633A5 CH 566877 A CH566877 A CH 566877A CH 566877 A CH566877 A CH 566877A CH 622633 A5 CH622633 A5 CH 622633A5
Authority
CH
Switzerland
Prior art keywords
memory
buffer memory
data
input
data processing
Prior art date
Application number
CH566877A
Other languages
German (de)
English (en)
Inventor
Wolfgang Feissel
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of CH622633A5 publication Critical patent/CH622633A5/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
CH566877A 1976-06-11 1977-05-06 Data processing system with buffer memory assigned to both central processor and input-output processor CH622633A5 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762626295 DE2626295C3 (de) 1976-06-11 1976-06-11 Datenverarbeitungsanlage

Publications (1)

Publication Number Publication Date
CH622633A5 true CH622633A5 (en) 1981-04-15

Family

ID=5980351

Family Applications (1)

Application Number Title Priority Date Filing Date
CH566877A CH622633A5 (en) 1976-06-11 1977-05-06 Data processing system with buffer memory assigned to both central processor and input-output processor

Country Status (6)

Country Link
AT (1) AT374020B (fr)
BE (1) BE855590A (fr)
CH (1) CH622633A5 (fr)
DE (1) DE2626295C3 (fr)
IT (1) IT1084105B (fr)
NL (1) NL7706411A (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3048417A1 (de) * 1980-12-22 1982-07-08 Computer Gesellschaft Konstanz Mbh, 7750 Konstanz Datenverarbeitungsanlage

Also Published As

Publication number Publication date
NL7706411A (nl) 1977-12-13
DE2626295B2 (de) 1980-05-08
DE2626295A1 (de) 1977-12-22
AT374020B (de) 1984-03-12
ATA406577A (de) 1983-07-15
DE2626295C3 (de) 1981-01-22
IT1084105B (it) 1985-05-25
BE855590A (fr) 1977-12-12

Similar Documents

Publication Publication Date Title
DE2641741C2 (de) Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner
EP0013737A1 (fr) Hiérarchie de mémoire à plusieurs étages pour un système de traitement des données
DE3621321A1 (de) Cache-speicher- bzw. multiprozessor-system und betriebsverfahren
DE2215066B2 (de) Schaltungsanordnung zum schnellen Austausch von Informationen zwischen Schieberegistern und Einheiten einer Datenverarbeitungsanlage
DE1774052B1 (de) Rechner
DE3046912C2 (de) Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage
EP0185260B1 (fr) Interface pour le transfert direct d'informations
DE1524773B2 (de) Adressierungssystem für Speichervorrichtungen
EP0009625B1 (fr) Commutateur de transfert de données à l'aide d'une sélection associative d'adresse dans une mémoire virtuelle
DE10105627B4 (de) Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung
DE2110458C3 (de) Speicheranordnung in einem datenverarbeitenden System
DE2626295C3 (de) Datenverarbeitungsanlage
DE2233164C3 (de) Schaltungsanordnung zur Übertragung von aufeinanderfolgenden Bitstellen zwischen zwei Registern
DE1762205B2 (de) Schaltungsanordnung fuer ein elektronisch gesteuertes selbstwaehlamt
DE69025268T2 (de) Schaltungsanordnung zur erweiterten Adressierung
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE10300030A1 (de) DMA-Modul und Betriebsverfahren hierfür
DE3424587A1 (de) Schaltungsanordnung zur steuerung der bidirektionalen datenuebertragung zwischen einer rechnereinheit und ueber ein-/ausgabeeinheiten angeschlossenen uebertragungsleitungen
DE3016952C2 (de) Schaltungsanordnung zum Erweitern des Adressbereichs eines rechnergesteuerten Vermittlungssystems
EP0133568A2 (fr) Montage pour installations de télécommunications en particulier centraux téléphoniques avec des mémoires et circuits de contrôle du déroulement pour des mémoires qui leur sont assignées individuellement
DE2807911C2 (de) Schaltungsanordnung zur zentralen Speicherung der Zustände von Anschlußeinrichtungen in Fernmelde-, insbesondere Vermittlungsanlagen
DE2813721C2 (de) Schaltungsanordnung für eine indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage
DE2404886C2 (de) Rechner für Realzeit-Anwendung
DE2016443C3 (fr)
DE2551745C3 (de) Indirekt gesteuerte Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zu deren Betrieb

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased