CH627081A5

CH627081A5 - Fully implantable pacemaker

Info

Publication number: CH627081A5
Application number: CH1065077A
Authority: CH
Inventors: Phys Morton H Dr Lewin
Original assignee: Arco Med Prod Co
Priority date: 1976-09-29
Filing date: 1977-09-01
Publication date: 1981-12-31
Also published as: JPS5342484A; DE2738871A1; FR2366012A1; SE7710869L; IE45875B1; BE859086A; GB1587917A; CA1100580A; FR2366012B1; IT1089836B; IE45875L; NL7710571A

Description

Die Erfindung betrifft einen vollständig implantierbaren Herzschrittmacher zum Verbinden mit dem Herzen eines Patienten mit Hilfe von Elektroden.

In neuerer Zeit sind bereits Herzschrittmacher vorgeschlagen worden, bei denen von digital arbeitenden Schaltungen Gebrauch gemacht wird, z.B. von JK-Kippschaltungen, Takt-impulsgeneratoren, Schieberegistern u. dgl. Einer noch neueren Entwicklung entsprechend wurden ferner bereits Herzschrittmacher vorgeschlagen, bei denen digitale Steuerschaltungen vorhanden sind, die es ermöglichen, einen implantierten Schrittmacher von einer ausserhalb des Körpers des Patienten liegenden Stelle aus zu steuern, um z.B. die Betriebsparameter des Schrittmachers zu variieren.

Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten Herzschrittmacher zu schaffen, bei dem ein vollständiges Implantieren in den Körper des Patienten möglich ist.

Die erfindungsgemässe Lösung der Aufgabe besteht in einem vollständig implantierbaren Herzschrittmacher, der gekennzeichnet ist durch einen triggerbaren Stimulationsimpulsgenerator zum Erzeugen von elektrischen Herzstimulationsimpulsen sowie einen Digitalrechner, durch den der Stimulationsimpulsgenerator getriggert wird, um dem Herzen des Patienten jeweils einen Schrittmacherimpuls zuzuführen. Bei einer Ausführungsform der Erfindung gehören zu dem Digitalrechner ein Mikroprozessor und ein daran angeschlossener Speicher. Der Mikroprozessor kann sowohl die Periodenlänge zwischen aufeinanderfolgenden Stimulationsimpulsen als auch die Breite der durch den Generator erzeugten Stimulationsimpulse berechnen. Der mit dem Mikroprozessor verbundene Speicher kann mit einem Programm geladen sein, zu dem eine vorbestimmte Zahl von auszuführenden Schritten gehört, wobei der Mikroprozessor ein Ausgangssignal jeweils nach der Ausführung der vorbestimmten Anzahl von Schritten erzeugt. Zum Steuern des Mikroprozessors kann ein Taktgeber dienen, dessen Frequenz die Geschwindigkeit bestimmt, mit welcher der Mikroprozessor die ihm zugeführten Befehle ausführt. Auf diese Weise kann die Ausführungszeit der Befehle durch den Mikroprozessor bestimmt werden, um die Breite des erzeugten Stimulationsimpulses und den zeitlichen Abstand zwischen den durch den Stimulationsimpulsgenerator erzeugten Stimulationsimpulsen festzulegen.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand einer schematischen Zeichnung näher erläutert.

Die Zeichnung zeigt die elektrische Schaltung eines vollständig implantierbaren Herzschrittmachers.

Gemäss der Zeichnung gehört zu der bevorzugten Ausführungsform eines erfindungsgemässen Herzschrittmachers ein Mikroprozessor 10, der an einen Festwertspeicher 11 angeschlossen ist und in Verbindung mit diesem Ausgangssignale erzeugt, mit denen ein Stimulationsimpulsgenerator 12 getriggert wird, um Stimulationsimpulse zu erzeugen, die über eine Ausgangsklemme 13 nicht dargestellten Elektroden des Herzschrittmachers zugeführt werden.

Bei dem Mikroprozessor 10 handelt es sich um einen monolithischen Prozessor in Form eines einzigen Chips, und ein Prozessor ist eine Vorrichtung, die Befehle sowohl abruft als auch ausführt. Bei dem nachstehend beschriebenen Mikroprozessor 10 handelt es sich um einen solchen vom Typ RCA-CDP 1802, wie er von der Firma Cosmac geliefert wird, doch sei bemerkt, dass sich auch andere Mikroprozessoren auf ebenso vorteilhafte Weise verwenden lassen. Der Mikroprozessor 10 besitzt acht Speicheradressenausgänge MAO bis MA7 sowie acht Daten-Ein-Ausgabeleitungen BUSO bis BUS7.

Bei dem nachstehend beschriebenen Festwertspeicher 11 handelt es sich um einen solchen vom Typ RCA-CDP 1831, doch ist zu bemerken, dass man auch jeden anderen Festwertspeicher verwenden könnte, der mit dem vorgesehenen Mikroprozessor kompatibel ist.

Die genannten Schaltkreise vom Typ RCA-CDP 1802 bzw. vom Typ RCA-CDP 1831 erweisen sich bei ihrer Verwendung bei einem Herzschrittmacher als besonders vorteilhaft, da sie mit komplementären Metalloxid-Halbleitervorrichtungen arbeiten, die nur wenig Strom verbrauchen.

Zu dem Mikroprozessor 10 gehört ein nicht dargestellter innerer digitaler Taktgeber, dessen Frequenz durch einen Kristall 20 bestimmt wird, der zwischen der Taktgebereingangsklemme CLOCK und der Eingangsklemme XTAL des Mikroprozessors liegt. Der Kristall-Taktgeber kann Taktsignale mit einer Frequenz von z.B. 2 MHz liefern. Mit dem Kristall ist ein Widerstand 21 parallelgeschaltet.

Der innere Taktgeber erzeugt Taktimpulse in verschiedenen Zeitpunkten, wobei eine Impulsreihe an der Klemme TPA des Mikroprozessors 10 erscheint, die mit der Takteingangsklemme CL des Festwertspeichers 11 verbunden ist.

Gemäss der Zeichnung ist ein Widerstand 47 mit einem Kondensator 48 in Reihe geschaltet, und diese Reihenschaltung liegt zwischen der an negativer Speisespannung -V liegender Klemme 33 und Masse (VDD). Der Knotenpunkt zwischen dem Widerstand 47 und dem Kondensator 48 ist an die Löschklemme CLEAR angeschlossen, um zu gewährleisten, dass der Mikroprozessor in der richtigen Weise in Gang gesetzt wird, wenn er erstmalig an die Batterien angeschlossen wird. Somit wird mit dem Programm an der Speicherstelle Null begonnen. Anfänglich hält der Kondensator 48 keine Ladung, so dass als Löschsignal CLEAR ein Signal «Tief» erscheint. Dann wird der Kondensator aufgeladen, um als Löschsignal CLEAR

2

s io

15

20

25

30

35

40

45

50

55

60

65

3

627 081

ein Signal «Hoch» erscheinen zu lassen, woraufhin der Betrieb der Schaltungsanordnung beginnt.

Von Bedeutung ist die Frequenz der Taktimpulse, denn die Zeit, in der der Mikroprozessor 10 die Befehle ausführt, hängt direkt von der Taktfrequenz ab. Wie nachstehend erläutert, 5 bestimmt die Ausführungszeit der verschiedenen Schritte des im Festwertspeicher 11 enthaltenen Programms die Breite und die Periode der durch den Schrittmacher erzeugten Stimulationsimpulse.

Das an der Klemme MRD des Mikroprozessors 10 er- l0 scheinende Ausgangssignal wird dem Festwertspeicher 11 zugeführt, um die Durchführung eines Speicherlesezyklus immer dann zu ermöglichen, wenn ein solcher durch den Mikroprozessor abgerufen wird. Wie erwähnt, sind die Adressenklemmen des Festwertspeichers 11 mit den Speicheradressenklem- 15 men des Mikroprozessors 10 verbunden, und entsprechend sind die verschiedenen Datenklemmen an die BUS-KIemmen des Mikroprozessors angeschlossen.

An den verschiedenen Kennzeichen-, Warte-, Unterbre-chungs- und Löschklemmen werden Signale «Hoch» aufrecht- 2o erhalten. Dem Mikroprozessor 10 wird das Ausgangssignal über die Klemme Q entnommen, über welche der Stimulationsimpulsgenerator 12 getriggert bzw. gesteuert wird.

Zu dem Stimulationsimpulsgenerator 12 gehören zwei npn-Transistoren 30 und 31. Der Emitter des Transistors 30 25 ist an eine Klemme 33 angeschlossen, an der die negative Speisespannung liegt, während sein Kollektor über einen damit in Reihe geschalteten Widerstand 34 mit einer Masseklemme 35 verbunden ist. Der Kollektor des Transistors 30 ist mit dem

Emitter des Transistors 31 zusammengeschaltet, dessen Basis über einen Widerstand 39 mit der Klemme 33 verbunden ist, während sein Emitter über einen Widerstand 41 an die Klemme 33 angeschlossen ist. Der Kollektor des Transistors 31 ist über einen Widerstand 43 mit der MasseKlemme 35 verbunden. Zwischen dem Kollektor des Transistors 31 und der Ausgangsklemme 13 des Schrittmachers liegt ein Kondensator 44.

Zwischen der Ausgangsklemme 13 und der Masseklemme 35 liegt eine Zenerdiode 45, um die Schaltung gegen Defibril-lationsspannungen zu schützen, die an der Klemme 13 erscheinen können.

Wie erwähnt, wird der Stimulationsimpulsgenerator 12 durch einen Impuls getriggert, der am Ausgang Q des Mikroprozessors 10 erscheint und über den Widerstand 46 der Basis des Transistors 30 zugeführt wird. Wird der Transistor 30 infolge seiner Triggerung leitfähig, wird auch der Transistor 31 leitfähig. Die Spannung, die sich zwischen aufeinanderfolgenden Impulsen an dem Kondensator 38 aufbaut, addiert sich zu der Spannung der Spannungsquelle, so dass an der Ausgangsklemme 13 ein Stimulationsimpuls erscheint, dessen Spannung gleich der Summe der Spannung an dem Kondensator 38 und der Speisespannung ist.

Damit der Mikroprozessor 10 den Stimulationsimpulsgenerator 12 steuern kann, wird der Festwertspeicher 11 an bestimmten Adressenstellen mit elektrischen Befehlssignalen geladen, die entsprechend der nachstehenden Tabelle eingegeben werden.

Festwert- Festwert- Symbolische Befehle

Speicher- speicher-

Adresse Inhalt (hexadezimal) (hexadezimal)

00

7B

Beginn:

SEQ

01

F8 19

LDI

25

03

A3

PLO

R3

04

23

Verzögerung 1:

DEC

R3

05

C4

NOP

06

83

GLO

R3

07

3A 04

BNZ

Verzögerung 1

09

7A

REQ

0A

F8 65

LDI

101

OC

B3

PHI

R3

OD

23

Verzögerung 2:

DEC

R3

0E

C4

NOP

0F

93

GHI

R3

10

3 A OD

BNZ

Verzögerung 2

12

30 00

BR

Beginn

Der Mikroprozessor 10 verarbeitet die im Festwertspeicher 11 enthaltenen elektrischen Signale in Abhängigkeit von diesen entsprechend den vorbestimmten Reaktionen auf Befehle, die durch den Hersteller des Mikroprozessors festgelegt worden sind, im wesentlichen in der nachstehend beschriebenen Weise. Der erste Befehl bei der Adresse 00 ist der Befehl 7B, durch den am Ausgang Q des Mikroprozessors 10 das Signal 1 bzw. ein Signal «Hoch» gesetzt wird. Hierdurch wird der Transistor 30 des Stimulationsimpulsgenerators 12 getriggert und leitfähig gemacht, so dass er in der vorstehend beschriebenen Weise einen Ausgangsimpuls erzeugt. Der Transistor 30 bleibt hierbei so lange leitfähig, wie das Ausgangssignal am Ausgang Q den Wert «Hoch» beibehält.

Durch den nächsten Befehl an der Adresse 01 wird der

55 nicht dargestellte D-Akkumulator des Mikroprozessors 10 mit der Nummer geladen, die an der Adresse 02 des Festwertspeichers vorhanden ist. (Bei der hexadezimalen Schreibweise entspricht die Zahl 19 der Dezimalzahl 25.)

Dann überträgt der Befehl an der Adresse 03 des Festwert-60 speichers die im D-Akkumulator festgehaltene Zahl in das niederwertige Byte des nicht dargestellten Zwischenregisters R(3). Der Befehl an der Adresse 04 verkleinert den Wert des niederwertigen Bytes im Zwischenregister R(3) um 1. Dann ruft der an der Adresse 06 im Festwertspeicher vorhandene 65 Befehl die Zahl ab, die dann in dem niederwertigen Byte des Zwischenregisters R(3) vorhanden ist, um das D-Register damit zu laden. Der an der Adresse 07 des Festwertspeichers vorhandene Befehl schreibt dann vor, dass dann, wenn die

627 081

dem Zwischenregister R(3) entnommene Zahl nicht gleich Null ist, das Programm zu der Adresse 04 zurückkehrt, wodurch der Inhalt des Zwischenspeichers um 1 verkleinert wird. Dieser Vorgang setzt sich fort, bis während der Ausführung des Befehls an der Adresse 07 des Festwertspeichers eine Null angetroffen wird. Hierauf wird gemäss dem Befehl an der Adresse 09 des Festwertspeichers der Ausgang Q auf Null gesetzt.

Wird der Ausgang Q auf Null gesetzt, verliert der Transistor 30 seine Leitfähigkeit, und er verbleibt im nichtleitfähigen Zustand, bis am Ausgang Q wieder ein Signal «Hoch» erscheint. Somit bewirkt die Verkleinerungsschleife, die durch die Befehle an den Adressen 01 bis 07 des Festwertspeichers bestimmt ist, dass praktisch die durch den Taktgeber erzeugten Taktimpulse gezählt werden, bis eine ausreichende Zeit abgezählt worden ist, die der Breite des Impulses entspricht.

Nunmehr wird der an der Adresse 0A des Festwertspeichers vorhandene Befehl ausgeführt, der bestimmt, dass das D-Register mit der an der Adresse OB des Festwertspeichers vorhandenen Zahl geladen wird, bei der es sich um die hexadezimale Zahl 65 handelt, die der Dezimalzahl 101 entspricht.

Die Operation, welche durch den Befehl an der Adresse 0C des Festwertspeichers vorgeschrieben wird, bewirkt, dass die im D-Register vorhandene Zahl zu dem höherwertigen Byte des nicht dargestellten Zwischenregisters R(3) gebracht wird. Der Befehl an der Adresse OD des Festwertspeichers bewirkt, dass die im Zwischenregister R(3) enthaltene Zahl um 1 verkleinert wird. Der Befehl an der Adresse 0F des Festwertspeichers bringt dann die Zahl im oberen Byte des Zwischenregisters R(3) wieder zum D-Register zurück. Der Befehl an der Adresse 10 des Festwertspeichers stellt dann fest, ob die abgerufene Zahl gjeich Null ist; wenn dies nicht der Fall ist, wird zur Adresse OD des Festwertspeichers zurückgegangen, um den Verkleinerungsprozess zu wiederholen, bis die Zahl im oberen Byte des Zwischenregisters R(3) gleich Null wird. In diesem Zeitpunkt verweist der Programmzeiger auf die Adresse 12 des Festwertspeichers, wodurch das Programm erneut eingeleitet wird, um zur Festwertspeicheradresse 00 zurückzukehren und am Ausgang Q des Mikroprozessors 10 ein Signal «Hoch» erscheinen zu lassen, so dass der Transistor 30 erneut leitfähig gemacht wird.

Somit wird der zweite Teil der an den Festwertspeicheradressen 0A bis 12 vorhandenen Befehle während einer Zeitspanne wiederholt, die der Periode zwischen den gewünschten Stimulationsimpulsen entspricht. Da die Impulsbreite anfänglich im Zusammenhang mit der Zeit zwischen den Impulsen abgezählt wird, entspricht die Zeit, während welcher das Programm entsprechend der zweiten Schleife abläuft (Befehle an den Festwertspeicheradressen 0A bis 12), nicht genau der Periode der Impulse, sondern der Zeit, während welcher am Ausgang Q des Mikroprozessors ein Signal «Tief» ansteht.

Genau gesagt, entspricht die Periode der Zeit, die für die Ausführung des gesamten Programms einschliesslich des wiederholten Durchlaufens der Befehle 01 bis 07 und 0A bis 12 benötigt wird.

Es sei bemerkt, dass das Zwischenregister R(3) eine Länge von zwei Bytes (16 Bits) hat. Die Ausführung des Befehls DEC R3 bewirkt eine Verkleinerung der gesamten 16-Bit-Menge. Beim ersten Programmteil (Adressen 01 bis 08) ist es unwichtig, was im oberen Byte des Zwischenspeichers R(3) enthalten ist. Lediglich das untere Byte wird verwendet und nacheinander verkleinert und geprüft, bis es den Wert Null erreicht. Jedoch wird beim zweiten Programmteil (Adressen 0A bis 13) das obere Byte des Zwischenspeichers verwendet, wobei das untere Byte jetzt den Wert Null hat. Das obere Byte wird nach je 256 Ausführungen des Befehls DEC R3 um 1 verkleinert, d. h. jedesmal dann, wenn das niederwertige Byte von 00 auf FF verkleinert wird. Dies führt zusammen mit dem Einleitungswert von 101 zu der langen Verzögerung um 819 ms.

Somit erzeugt der Stimulationsimpulsgenerator 12 an der Ausgangsklemme 13 erscheinende Ausgangsimpulse entsprechend den in dem Festwertspeicher 11 enthaltenen Befehlen, die durch den Mikroprozessor 10 gelesen und ausgeführt werden. Es sei bemerkt, dass die gemäss der Zeichnung an den Adressen des Festwertspeichers 11 vorhandenen Befehle zwei Zwecken dienen. Erstens liefern sie Befehle und Daten für den Mikroprozessor 10 in der bei der Verwendung von Mikroprozessoren üblichen Weise. Ausserdem bewirkt die Ausführung der verschiedenen Befehle in Verbindung mit dem Abrufen von Daten u.dgl. sowie mit den Taktimpulsen, dass an der Klemme Q des Mikroprozessors 10 die Ausgangssignale in den gewünschten Zeitpunkten erscheinen. Mit anderen Worten, die Zeit, die für die Ausführung der an den Adressen 01 bis 07 des Festwertspeichers 11 vorhandenen Befehle benötigt wird, bestimmt die Breite des an der Ausgangsklemme 13 erscheinenden Stimulationsimpulses. Entsprechend bestimmt die Ausführungszeit der an den Adressen 09 bis 12 des Festwertspeichers vorhandenen Befehle die zeitlichen Abstände zwischen aufeinanderfolgenden Stimulationsimpulsen. Somit wird die zeitabhängige Abgabe der Stimulationsimpulse nicht nur durch die in dem Festwertspeicher vorhandenen bestimmten Befehle, sondern auch durch die Tatsache des Vorhandenseins der Befehle und ihrer Ausführung gesteuert. Hieraus wird die Bedeutung der verwendeten Taktfrequenz ersichtlich. Bei einer Taktfrequenz von 2 MHz beträgt die Befehlsausführungszeit für den Mikroprozessor 10 vom Typ RCA-CDP 1802 unter Verwendung von 16 Taktzyklen 8 Mikrosekunden. Infolgedessen erhalten die erzeugten Stimulationsimpulse eine Breite von etwa 816 Mikrosekunden, und ihre zeitlichen Abstände betragen etwa 819 Millisekunden.

4

5

10

15

20

25

30

35

40

45

50

S

1 Blatt Zeichnungen

Claims

627 081 PATENTANSPRÜCHE

1. Vollständig implantierbarer Herzschrittmacher zum Verbinden mit dem Herzen eines Patienten mit Hilfe von Elektroden, gekennzeichnet durch einen triggerbaren Stimulationsimpulsgenerator (12) zum Erzeugen von elektrischen Herzstimulationsimpulsen sowie einen Digitalrechner (10,11), durch den der Stimulationsimpulsgenerator (12) getriggert wird, um dem Herzen des Patienten jeweils einen Schrittma-cherimpuls zuzuführen.

2. Herzschrittmacher nach Anspruch 1, dadurch gekennzeichnet, dass der Digitalrechner (10,11) einen Speicher (11), der an vorbestimmten Adressen elektrische Signale gespeichert enthält, sowie einen an den Speicher (11) und den Stimulationsimpulsgenerator (12) angeschlossenen Mikroprozessor (10) umfasst, von dem der Inhalt des Speichers in einer vorbestimmten Reihenfolge abgearbeitet wird, um den Stimulationsimpulsgenerator (12) zu steuern.

3. Herzschrittmacher nach Anspruch 2, dadurch gekennzeichnet, dass der Speicher (11) ein Festwertspeicher ist.

4. Herzschrittmacher nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der Mikroprozessor (10) einen Taktgeber (20, 21) zum Bestimmen der Geschwindigkeit, mit welcher der Mikroprozessor ihm zugeführte Befehle ausführt, enthält, und dass der Speicher (11) mit einem Programm geladen ist, welches der Mikroprozessor (10) repetitiv abarbeitet, wobei er jeweils auf das Programmende anspricht und dann den Stimulationsimpulsgenerator (12) steuert.

5. Herzschrittmacher nach Anspruch 4, dadurch gekennzeichnet, dass zu dem Programm, mit dem der Speicher (11) geladen ist, zwei Teile gehören, deren Ausführungszeit jeweils die Breite eines Stimulationsimpulses bzw. den zeitlichen Abstand zwischen den durch den Stimulationsimpulsgenerator (12) erzeugten Stimulationsimpulsen bestimmt.