CH628462A5 - Source de tension de reference. - Google Patents

Description

628 462

2

REVENDICATIONS 1. Source de tension de référence réalisable sous forme d'un circuit intégré monolithique à transistors MOS à grille de silicium, caractérisée en ce qu'elle comporte un premier et un second transistors MOS de référence, du même type de conduction, le premier ayant une grille formée au moins partiellement par du silicium polycristallin d'un type de dopage opposé à celui du drain et de la source de ce premier transistor et le deuxième ayant une grille formée par du silicium polycristallin du même d'alimentation correspondant étant monté, par son chemin de conduction, en série avec celui du deuxième transistor de chaque miroir de courant, la grille du troisième transistor (T3) associé au premier miroir de courant étant connectée à celle du 5 premier transistor de référence (Ti) et la grille du troisième transistor (T7) associé au deuxième miroir de courant étant connectée à la grille du premier transistor d'alimentation (T5).

5. Source de tension de référence selon la revendication 1, caractérisée en ce que les transistors de référence (Tb T2) ont type de dopage que celui du drain et de la source de ce deuxième io leurs sources reliées entre elles et, par l'intermédiaire d'un élé-

transistor, des moyens pour alimenter les chemins de conduction drain-source de ces transistors de référence, de façon que les courants de drain de ceux-ci présentent, dans un état stationnai-re, en régime de saturation, un rapport donné constant, des moyens pour établir, entre la grille et le drain du premier transistor, une différence de potentiel assurant la saturation, et des moyens pour faire apparaître entre la grille et la source du second transistor une différence de potentiel telle qu'en régime stationnaire, s'établisse, en fonction du point de travail du premier transistor, ledit courant de drain du second transistor, et des moyens pour fournir une tension représentant la différence entre les tensions grille-source des deux transistors de référence, cette tension constituant ladite tension de référence.

2. Source de tension de référence selon la revendication 1, caractérisée en ce qu'elle comporte des premier et second éléments de détermination de courant (Kj, K2) montés respectivement en série avec les chemins de conduction des premier et second transistors de référence (T1; T2) entre les bornes d'une source de tension d'alimentation, la grille et le drain du premier transistor étant reliés entre eux et connectés à l'une des bornes de la source de tension d'alimentation, le drain du second transistor étant connecté à cette même borne, et les points de connexion communs des sources des premier et second transistors de référence et des éléments de détermination de courant corre-

ment de détermination de courant (Kx), à une première borne (~ Vcc) de la source de tension d'alimentation, les drains de ces transistors de référence étant reliés chacun d'une part, par l'intermédiaire d'un élément résistif (R3, R4) produisant une chute 15 de tension, à la deuxième borne (0) de la source de tension d'alimentation et, d'autre part, à une borne d'entrée respective d'un amplificateur différentiel (AJ, la grille du premier transistor de référence (Tj) étant reliée à la deuxième borne (0) de la source de tension d'alimentation et la grille de deuxième transis-20 tor de référence (T2) étant reliée à la sortie dudit amplificateur différentiel, de sorte que la tension de référence (VR) apparaît entre les grilles des deux transistors de référence.

6. Source de tension de référence selon la revendication 2 fournissant une tension de référence thermocompensée, carac-

25 térisée en ce qu'un montage (Uc) agencé pour produire une tension de compensation croissant avec la température, est inséré entre la connexion commune des grille et drain du premier transistor de référence (Tt) et la borne correspondante (0) de la source de tension d'alimentation, de façon que cette tension de 30 compensation soit ajoutée à la tension d'alimentation du premier transistor de référence, de manière à rendre la tension de référence (VR) indépendante de la température.

7. Source de tension de référence selon la revendication 5 fournissant une tension de référence thermocompensée, carac-

spondants étant reliés, respectivement, aux entrées (Els E2) d'un35 térisée en ce qu'un montage (Uc) agencé pour produire une amplificateur différentiel (A), la sortie (S) de l'amplificateur différentiel étant reliée à la grille du second transistor de référence, de sorte que la tension de référence (VR) apparaît entre le drain et la grille de ce second transistor de référence.

3. Source de tension de référence selon la revendication 1, caractérisée en ce qu'elle comporte des premier et second éléments de détermination de courant (K'j, K'2) montés respectivement en série avec les chemins de conduction des premier et second transistors (Tj, T2) entre les bornes d'une source de tension d'alimentation, la source du premier transistor et le drain du second transistor étant reliés respectivement à des bornes opposées de cette source de tension d'alimentation et le drain et la grille du premier transistor étant connectés ensembles et à la grille du second transistor, de sorte que la tension de

40

tension de compensation croissant avec la température est inséré entre la grille du second transistor de référence et la sortie de l'amplificateur différentiel, de sorte que cette tension de compensation soit retranchée de la différence de potentiel entre la grille du second transistor de référence et la deuxième borne (0) de la source de tension d'alimentation, de manière à rendre la tension de référence restante (VR) indépendante de la température.

8. Source de tension de référence selon la revendication 7, 45 caractérisée en ce qu'un diviseur de tension (Rb R2) est connecté entre la sortie de l'amplificateur différentiel (Aj) et la deuxième borne (0) de la source de tension d'alimentation, le montage (Uc) produisant la tension de compensation étant connecté entre un point intermédiaire du diviseur de tension et la grille du référence (VR) apparaît entre les sources de ces deux transistors.50 second transistor de référence, une tension (Vout) proportional-. Source de tension de référence selon la revendication 3, caractérisée en ce qu'un premier transistor d'alimentation (T5) d'un type de conduction opposé à celui des transistors de référence est monté, par son chemin de conduction, en série avec celui du premier transistor de référence, entre le drain de celui-ci et une première borne (0) de la source de tension d'alimentation, un deuxième transistor d'alimention (T9) du même type de conduction que les transistors de référence est connecté, par son chemin de conduction, en série avec celui du deuxième transistors de référence, entre la source de celui-ci et la deuxième borne (-Vcc) de la source de tension d'alimentation, lesdits transistors d'alimentation faisant partie, respectivement, d'un premier et d'un second miroir de courant (T4, T5; Tg, T9) comprenant chacun un deuxième transistor (T4; Tg) du même type de conduction que le transistor d'alimentation correspondant, ayant ses grille et source connectées respectivement à celles de ce dernier et ayant sa grille reliée à son drain, un troisième transistor (T3 ; T7) d'un type opposé à celui du transistor nelle à la tension de référence (VR) apparaissant aux bornes du diviseur de tension (R1; R2).

9. Source de tension de référence selon la revendication 5, caractérisée en ce que l'élément de détermination de courant est 55 un transistor d'alimentation (T10) du même type de conduction que les transistors de référence, le chemin de conduction de ce transistor d'alimentation étant monté entre la connexion commune des sources des transistors de référence et la première borne (— Vcc) de la source de tension d'alimentation, et le pot-60 entiel de sa grille déterminant la somme des courants de drain des deux transistors de référence, et en ce que les drains de chacun des transistors de référence sont connectés respectivement aux drains de premiers transistors (T13, Tn) d'un premier et d'un second miroir de courant, chaque miroir comprenant 65 lesdits premiers et des seconds (T14, Tn) transistors d'un type de conduction opposé à celui des transistors de référence, les sources de ces premiers et seconds transistors des miroirs de courant étant connectées à la deuxième borne (0) de la source de cou-

3

628 462

rant d'alimentation et les grilles du premier et du second transi- le (30), lesdites trois parties de grille comportant une région de stor de chaque miroir de courant étant reliées entre elles et au contact de grille commune.

drain du premier transistor du miroir, le drain du second transi- 13. Source de tension de référence selon la revendication 1,

stor (T14) du premier miroir de courant étant connecté au drain caractérisée en ce que les premier et second transistors sont des et à la grille d'un premier transistor (T 15) associé d'un troisième 5 transistors MOS à canal n réalisés dans des caissons séparés,

miroir de courant, ce transistor (T15) étant du même type de connectés respectivement aux sources de ces transistors,

conduction que les transistors de référence et étant connecté par 14. Source de tension de référence selon la revendication 1,

sa source à la première borne (— Vœ) de la source de tension caractérisée en ce que les premier et second transistors sont des d'alimentation, le drain du second transistor (T 12) du second transistors MOS à canal n réalisés dans un même caisson con-

miroir de courant étant connecté au drain d'un second transistor 10 necté à l'une des sources de ces transistors ou à un potentiel plus (T 16) associé au troisième miroir de courant, ce second transistor négatif.

étant du même type de conduction que les transistors de référence et étant relié par sa source et par sa grille respectivement à

la source et à la grille du premier transistor (Tls) associé au troisième miroir du courant, la tension drain-source du second 15 La présente invention concerne une source de tension de transistor (T16) associé au troisième miroir de courant repré- référence réalisable sous forme d'un circuit intégré monolithi-

sentant la tension de sortie dudit amplificateur différentiel (A[). que à transistors MOS à grille de silicium.

10. Source de tension de référence selon la revendication 7, On connaît déjà des sources de tension de référence de ce caractérisée en ce que le montage (Uc) produisant ladite tension type, par exemple par l'article de Yannis P.Tsividis et Richard de compensation comporte au moins une paire de transistors du 20 w. Ulmer «A CMOS Reference Voltage Source», paru dans la même type de conduction, alimentés et dimensionnés de façon à revue ISSCC 78,1978 TF.F.F. International Solid-State Circuits travailler en régime de faible inversion, chaque paire compor- Conference, Digest of Technical Papers Vol. XXI, pages 48 et tant un premier transistor MOS (T22, T19) connecté par son 49, dans lesquelles on utilise la différence entre les tensions aux drain à la source du deuxième transistor (T21, T18) de la paire, bornes de deux transistors MOS ayant leurs grilles connectées à les grilles des transistors de chaque paire étant reliées entre elles 25 leurs drains et travaillant en régime de faible inversion, pour et au drain du deuxième transistor de la paire, et les substrats ou obtenir une tension proportionnelle à la température, qui peut caissons des transistors de chaque paire étant communs, les être combinée avec la tension d'un transistor bipolaire monté en drains des deuxième transistors de chaque paire étant reliés, par diode, ayant un coefficient de température négatif. Cette solu-l'intermédiaire d'éléments de détermination de courant respec- tion revient cependant à combiner deux tensions fortement détifs (T23, T20) à la deuxième borne (0) de la source de tension 30 pendantes de la température, de sorte qu'il est très difficile en d'alimentation, le drain du premier transistor (T22) de la premiè- pratique, notamment à cause des tolérances de fabrication, re paire étant relié à la grille du deuxième transistor de référen- d'obtenir une tension résultante indépendante de la tempéra-ce (T2), la source du premier transistor (T22) de chaque paire ture.

étant reliée au drain du premier transistor (Ti9) de la paire Une autre source de tension de référence, décrite par Ro-suivante et la source de ce premier transistor (Ti9) de la dernière 35 bert A. Blauschild et autres dans la revue susmentionnée, pages paire étant connectée à un point dont le potentiel varie en fonc- 50 et 51, utilise la différence entre la tension de grille d'un tion de la tension de sortie de l'amplificateur différentiel (AJ. transistor à enrichissement et celle d'un transistor à apauvrisse-

11. Source de tension de référence selon la revendication 9, ment. Cette solution permet d'obtenir une tension stable en caractérisée en ce qu'elle comporte un circuit de référence de fonction de la température, mais dont la valeur est dépendante courant (Ip) agencé pour déterminer au moins la somme des 40 d'un procédé d'implantation. Ce procédé nécessite une étape de courants de drain des transistors de référence, ce circuit compre- fabrication supplémentaire, appliquée sélectivement à l'un des nant un premier (T25) et un deuxième (T24) transistor du type de transistors, ce qui renchérit la fabrication des transistors com-conduction opposé à celui du transistor d'alimentation (T 10) un plémentaires à grille de silicium, pour lesqueles cette étape n'est troisième (T27) et un quatrième (T26) transistor du même type pas prévue.

de condcution que le transistor d'alimentation, les premier et les 45 L'invention a pour but de fournir une source de tension de troisième transistors étant montés en série, par leurs chemins de référence compatible avec la technologie CMOS à grille de sili-

conduction, entre les bornes de la source de tension d'alimenta- cium qui soit très peu dépendante des conditions et tolérances tion, et les deuxième et quatrième transistors étant montés en de fabrication et des conditions d'emploi des transistors utilisés,

séire, par leurs chemins de conduction, entre un point dont le Elle vise notamment à obtenir une tension de référence qui,

potentiel est fonction de la tension de sortie de l'amplificateur so d'une part, présente une faible variation en fonction de la tem-

différentiel et la première borne ( — Vcc) de la source de tension pérature et permet aisément d'annuler le coefficient thermique d'alimentation, les grilles des premier et deuxième transistors de la tension de sortie de la source, et d'autre part, soit très

étant reliées entre elles et au drain du deuxième transistor et les stable vis-à-vis de variations de la tension d'alimentation.

grilles des troisième et quatrième transistors étant reliées entre A cet effet, la source de tension de référence selon l'inven-

elles et au drain du troisième transistor, ainsi qu'à la grille du 55 tjon est caractérisée en ce qu'elle comporte un premier et un transistor d'alimentation. second transistor MOS de référence, du même type de conduction, le premier ayant une grille formée au moins partiellement

12. Source de tension de référence selon la revendication 1, par du silicium polycristallin d'un type de dopage opposé à celui caractérisée en ce que le premier transistor de référence est un du drain et de la source de ce premier transistor et le deuxième transistor à canal n comportant dans un caisson (21) des régions 60 ayant une grille formée par du silicium polycristallin du même drain et source (28,28') espacées, présentant un dopage n, une type de dopage que celui du drain et de la source de ce deuxième couche d'oxyde mince (24) disposée à la surface du caisson transistor, des moyens pour alimenter des chemins de conduc-entre les régions drain et source et recouverte d'une couche de tion drain-source de ses transistors de référence de façon que les silicium polycristallin (25), cette couche de silicium polycristal- courants de drain de ceux-ci présentent, dans un étant station-lin comportant une partie centrale (30) dopée p et des parties 65 naire, en régime de saturation, un rapport donné constant, des latérales dopées n (35,36), situées à proximité des régions drain moyens pour établir, entre la grille et le drain du premier transi-et source, ces parties latérales étant sensiblement moins longues, stor, une différence de potentiel assurant la saturation, et des dans le sens de l'espacement de ces régions, que la partie centra- moyens pour faire apparaître entre la grille et la source du se-

628 462

4

cond transistor une différence de potentiel telle qu'en régime stationnaire, s'établisse, en fonction du point de travail du premier transistor, ledit courant de drain du second transistor, et des moyens pour fournir une tension représentant la différence entre les tensions grille-source des deux transistors de référence, cette tension constituant ladite tension de référence.

Dans la solution proposée par l'invention, la tension de référence est ainsi déterminée par la différence entre les potentiels de contact des grilles des deux transistors de référence, dont les structures sont par ailleurs très semblables. La tension de référence dépend donc essentiellement d'une grandeur physique fondamentale et présent une très faible dépendance des tolérances de fabrication et des conditions de travail, notamment de la tension d'alimentation. La source de tension de référence selon l'invention ne nécessite d'ailleurs qu'une tension d'alimentation relativement basse, de l'ordre de 2 V et ne consomme que très peu de courant. La tension de référence fournie est également basse, c'est-à-dire d'environ 1,2 V.

D'autres avantages et caractéristiques de l'invention ressor-tiront de la description de différentes formes d'exécution, présentées à titre d'exemples et illustrées dans le dessin annexé dans lequel:

la figure 1 montre le schéma général d'une source de tension de référence selon l'invention,

la figure 2 montre schématiquement le circuit d'une première forme d'exécution d'une telle source de tension de référence, les figures 3a et 3b montrent, respectivement, en coupe et en vue de dessus schématiques la constitution de l'un des transistors de référence, à dopage normal,

les figures 3c et 3d montrent, respectivement, en coupe et en vue de dessus schématiques la constitution d'un transistor de référence à grille de silicium polycristallin à dopage inversé,

la figure 4 montre schématiquement le circuit d'une autre forme de réalisation de la source de tension de référence,

la figure 5 montre un schéma détaillé d'une source selon la figure 4,

la figure 6 montre le schéma d'une source de tension de référence thermocompensée,

la figure 7 montre le schéma d'une autre forme d'exécution d'une source de tension de référence thermocompensée,

la figure 8 montre la variation des tensions entrant dans la thermocompensation selon la figure 7, en fonction de la température absolue, et la figure 9 montre le schéma détaillé d'une source de tension de référence selon la figure 7.

Dans le schéma de base général selon la figure 1, deux transistors de référence sont désignés respectivement par T! et T2. Le premier transistor T) est un transistor MOS à canal n dont la grille est formée au moins partiellement par du silicium polycristallin dont le type de dopage est opposé à celui du drain et de la source de ce transistor. Ce caractère particulier est symbolisé par un cercle autour du transistor. Le deuxième transistor de référence T2 est également un transistor MOS à canal n, mais d'un type habituel, c'est-à-dire que sa grille est formée par du silicium polycristallin du même type de dopage que celui du drain et de la source de ce transistor. Le chemin de conduction drain D, - source S! du transistor de référence T! est alimenté par une première source de courant Kj fournissant un courant Ij, et la tension drain D! - grille Gì de ce transistor est déterminée par une source de tension Ü! présentant une fabile variation en fonction du courant Ij. Le chemin de conduction du deuxième transistor de référence T2, drain D2 — source S2 est alimenté par une deuxième source de courant K2 fournissant un courant Ii proportionnel à I j. La tension grille G2 - source S2 de ce transistor T2 est ajustée par une source de tension commandée U2. Des moyens non représentés ajustent la tension U2 à une valeur telle que le courant I2 puisse effectivement circuler dans le transistor T2. Le circuit de la figure 1 comprend en outre des moyens représentés schématiquement par B2, B2 et B3 pour fournir une tension Vr égale à la différence des tensions grille-source des deux transistors de référence.

Pour expliquer le fonctionnement de ce circuit, considérons s le cas où les transistors Tx et T2 sont logés dans des caissons respectifs séparés, connectés à leur source, et où T2 est un transistor à faible tension de seuil, le transistor Tt présentant une tension de seuil plus élevée d'environ 1,2 V. De préférence T j et T2 auront sensiblement les mêmes dimensions, c'est-à-dire la io même longueur effective du canal et la même largeur, et les sources de courant fournissent des courants Il512 de même valeur et très faibles, par exemple, de moins de 1 jjA, de façon que les densités de courant dans les transistors correspondent à une faible inversion du canal. La tension drain-source de Tj est 15 choisie supérieure à 1,2 V, ce qui assure que Tx soit en saturation. A l'équilibre, dans l'état stationnaire du circuit, le transistor T2 possédera la même tension drain-source et sera également en saturation. Les caractéristiques courant de source/tension grille-source des deux transistors sont alors de même for-20 me, mais décalées en tension d'une quantité égale à la différence A V des potentiels de contact des deux types de silicium polycristallin. Ainsi, les deux sources de courant K1; K2 assurant le même niveau de courant dans les deux transistors, la différence VR entre les tensions grille-source des deux transistors, désig-2s nées par VGS1 et VGS2 respectivement, sera sensiblement égale à AV.

La figure 2 montre schématiquement un circuit pratique dérivé du schéma général de la figure 1. Dans cet exemple, la tension Ut est nulle, la grille de Ti étant connectée à son drain, 30 et cette connexion commune est reliée à la borne 0 (masse) d'une source de tension d'alimentation, c'est-à-dire au substrat des transistors. Le drain du transistor T2 est également connecté à la masse et les sources de courant Kt et K2 sont connectées en série avec les chemins de conduction de et T2 respectivement, 35 entre les sources de ces transistors et le pôle négatif — Vcc de la source de tension d'alimentation. Un amplificateur différentiel A est connecté par une entrée Ej à la source de Tt et, par une autre entrée, inverseuse, E2 à la source de T2. La sortie S de l'amplificateur différentiel est connectée à la grille de T2. Ainsi 40 l'amplificateur différentiel constitue dans ce cas la source de tension commandée U2 de la figure 1 et la tension de référence VR apparaît entre la masse et la grille du transistor T2.

En variante par rapport au cas où les transistors Tt et T2 sont formés dans des caissons séparés pour éviter tout effet de modu-45 lation de la tension de seuil de ces transistors, ceux-ci peuvent être réalisés dans un même caisson connecté à l'une des sources de Ti ou de T2 ou à un potentiel plus négatif. L'effet de modulation des tensions de seuil par le potentiel du caisson étant le même sur les deux transistors, la différence entre les tensions de so grille n'est pas influencée par ce potentiel. Selon une autre variante, T, etT2 peuvent être des transistors à canal p, dont les drains et la grille de T2 sont connectés à la borne négative Vcc de la source de tension d'alimentation.

Les figures 3a et 3b, d'une part, et 3c et 3d, d'autre part, 55 montrent, respectivement, les structures d'un transistor à canal n normal et d'un transistor à grille de silicium polycristallin inversé.

Les figures 3a et 3c sont des coupes à travers les transistors et les figures 3b et 3d des vues de dessus schématiques corre-60 spondant à la disposition des masques. Dans les deux cas, on a indiqué par 20 le substrat du circuit intégré, par 21 le caisson contenant chaque transistor et par 22 un oxyde épais dans lequel sont ménagées des ouvertures 23 pour définir les régions drain, grille et source des transistors. A l'intérieur de ces ouvertures, 65 une couche d'oxyde mince 24 est recouverte de silicium polycristallin 25.

Dans le cas du transistor normal, figure 3a, les régions drain-source et grille sont complètement recouvertes d'un oxyde dopé

5

628 462

au phosphore 27 qui produit, après diffusion thermique, un do- deux transistors et la tension U2 étant obtenue automatique-

page n des régions source 28 et drain 28' jusqu'au bord 26 de la ment par le montage du transistor T2 en source-suiveur.

grille, et un dopage n de toute la grille 25. On distingue sur la La figure 5 est un schéma détaillé d'une source de tension de figure 3a la longueur effective Leff du canal de ce transistor référence basée sur le circuit de la figure 4. Le transistor Tx est normal. La figure 3b montre la largeur W de ce canal. En outre, 5 alimenté en courant par l'intermédiaire d'un transistor on voit sur la figure 3b un contact de grille 32 situé en dehors du d'alimentation T5 dont le chemin de conduction est connecté en plan de coupe de la fig. 3a, ce contact étant associé à une partie série avec celui du transistor Tx et qui fait partie d'un miroir de métallisée 33. courant T4, Ts. Un transistor T3 du type complémentaire à T4 est

Pour le transistor à grille de silicium polycristallin inversé la connecté par son chemin de conduction en série avec celui de figure 3c montre que la partie centrale de la grille 25 est recou- 10 T4, la grille de T3 étant reliée à celle de TV Un transistor T6 du verte d'une couche d'oxyde dopé au bore 30, qui a été attaquée même type de conduction que T3 est connecté par ces source et sélectivement à travers un masque 34 (figure 3d) de façon qu'il drain à ceux du transistor T3, sa grille étant reliée au point ne recouvre pas les régions source 28 et drain 28' ni les bords de intermédiaire du montage en série d'une diode D et d'un transi-

la grille 25', 25" sur une longueur de quelques microns. Les stor C branché entre les bornes 0, — Vcc de la source de tension régions non recouvertes par cet oxyde sont en contact avec l'o- 15 d'alimentation. T6, C et D servent à l'amorcçge du circuit Tb T3,

xyde dopé au phosphore comme pour un transistor normal. Il t4, T5. Ce circuit se stabilise au rapport des courants de T3 et Ti s'ensuit qu'après diffusion, les régions drain et source sont do- correspondant aux rapports des courants dans le miroir T4, T5.

pées normalement, alors que la partie centrale 29 de la grille 25 Le transistor T3 est un transistor à gain très faible.

est constituée d'une couche de silicium de dopage complémen- Le transistor T2 est connecté par sa source au drain d'un taire. Un tel transistor se comporte comme trois transistors ho- 20 transistor T9 dont la source est connectée à la borne négative mogènes connectés en série: le transistor centrale à silicium po- — Vcc et qui fait partie d'un miroir du courant T8, T9. Le drain lycristallin de dopage inversé et deux transistors courts à silicium et la grille du deuxième transistor T8 de ce miroir sont reliés au polycristallin normal. Le transistor central a sensiblement le mê- drain d'un transistor T7 dont la source est connectée à la masse me comportement qu'un transistor normal de même longueur et dont la grille est reliée à celles des transistors T4, T5. Par cette effective de canal, soumis à un même champ électrique. Mais la 25 interconnexion des grilles, on assure que le courant I2 dans T2

différence de potentiel de contact du silicium polycristallin dopé est sensiblement égal au courant Ij dans le transistor T\.

p par rapport au silicium polycristallin dopé n a pour effet qu'u- A titre d'exemple, les transistors de la figure 5 peuvent avoir ne tension de grille supérieure doit être appliquée pour obtenir les dimensions géométriques suivantes, W et L représentant les le champ. Les deux autres transistors ont une influence négli- largeurs et longueurs effectives de ces transistors et étant expri-

geable, c'est-à-dire qu'on peut les considérer comme des courts- 30 mées en micorns:

circuits, si le transistor central travaille en faible inversion.

Sur la figure 3c on voit que la longueur effective du canal T^W/L—100/ 20 Ttì: W/L—12/ 8

T • W/T = 100/ ?9 T • w/T = 1 nnn est, dans le cas de ce transistor spécial, la distance entre les 2' ' i7. iu/^u bords de la région de grille de dopage inversé par rapport à celui T3:W/L= 8/660 Tg:W/L=20/20

T • W/T z-onfl/ 90 T • W/T =90/90

des régions drain et source, alors que dans le transistor normal 35 ' ' i9. w/j^ ^u/zu

T • YWT 10/ 90

selon la figure 3a, elle représente la distance entre les extrémités 5' ' u/ u des diffusions latérales sous la grille. Dans la technologie utilisée pour la réalisation de ce circuit,

Dans la figure 3d, on voit que le contact de grille 32 chevau- les 2 types de silicium polycristallin étaient très fortement dopés che les régions 25 ', 25 " d'une part et 29 d'autre part, ce contact (environ 102O/cm3) et les résultats typiques suivants ont été ob-étant associé à une métallisation 33. 40 tenus sur une plaque:

Un transistor à grille de silicium polycristallin inversé pré- VR: moyenne 1,164 V, écart-type: 0,012 V

sente des caractéristiques tension grille/courant de drain dèca- l!=I2=5 à 15 nA

lées d'une tension bien définie, voisine de 1,2 V, par rapport à Influence de Vcc= 1,8 à 3 V: A VR=0,001 V; et influence un transistor normal. Ce décalage de tension est reproductible si de la température T= — 20 à 80 °C: A VR = — 0,039 V.

le dopage du silicium polycristallin des deux types est très élevé, 45 Les tensions de référence obtenues par les circuits décrits c'est-à-dire en pratique plus grand que 1020/cm3, ce qui corre- précédemment présentent une variation sensiblement linéaire et spond aux conditions de dégénérescence d'un semi-conducteur. décroissante avec la température. Il s'est avéré possible de ré-La figure 4 montre schématiquement une autre forme d'exé- duire cette variation au moins d'un facteur 10 en superposant à cution de la source de tension de référence, dérivée du schéma la tension d'alimentation du transistor T! une tension de com-général de la figure 1 et présentant une structure très simple. Le 50 pensation Uc proportionnelle à la température absolue T. La transistor T, est connecté par sa source au pôle négatif — Vcc de figure 6 représente le schéma de principe d'une telle source de la source de tension d'alimentation, sa grille et son drain sont tension de référence thermocompensée, dérivé du schéma de la connectés à une source de courant Kj ' et à la grille du transistor figure 2. La figure 7 représente une autre variant d'une source de référence T2. Le drain du transistor T2 est connecté à l'autre de tension de référence thermocompensée, dans laquelle la ten-borne, 0, de la source de tension d'alimentation, c'est-à-dire à la 55 sion de compensation Uc n'est pas ajoutée à la tension d'alimasse. La source du transistor T2 est connectée à une deuxième mentation de Tt mais retranchée de la tension réglée, ce qui source de courant K2', de sorte que les deux sources de courant permet de travailler avec une tension d'alimentation plus basse. Klt et K2, fournissant respectivement des courants It et I2, se Dans le circuit représenté à la figure 7, les transistors Tj et trouvent connectées en série avec les chemins de conduction des T2 ont sensiblement les mêmes dimensions et sont incorporés transistors de référence correspondants. 60 dans l'étage d'entrée d'un amplificateur différentiel A. Les sour-

Si l'on désigne par VG1, VG2 et Vsl, VS2 les tensions des ces de ces deux transistors sont reliées entre elles et à une source grilles et sources des transistors T[ et T2, respectivement, par de courant KT fournissant un courant Ix. Les chemins de con-rapport à la masse, on voit que, dans le montage de la figure 4, duction des transistors Ti et T2 sont montés en série, respective-Vgi=VG2 et, par conséquent ment, avec des résistances R3, R4, ainsi qu'avec la source de

VR=VGS1- VOS2=(VG1- vsl)- (VG2- VS2)=VS2- VS1 65 courant commune Kx, entre les bornes 0 et — Vcc d'une source La tension de référence VR apparaît ainsi directement entre de tension d'alimentation.

les sources des transistors de référence, les moyens B1 à B3 de la Les drains des transistors T) et T2 sont reliés, respectivement figure 1 se réduisant à une simple interconnexion des grilles des aux entrées + et — d'un amplificateur différentiel A[ dont la

628 462

sortie est reliée à la borne 0 (masse) par l'intermédiaire d'un diviseur de tension Rj, R2. Le point intermédiaire de ce diviseur de tension est relié à la grille du transistor T2 à travers une source de tension compensatrice Uc similaire à celle mentionnée en rapport avec la figure 6 et dont une forme d'exécution préférentielle sera décrite plus bas. La grille du transistor T; à silicium polycristallin inversée est reliée à la masse. Le courant IT fourni par la source de courant KT se répartit entre les deux transistors de référence et T2, les deux parties passent respectivement dans les résistances R3 et R4. Si l'on rend ces deux résistances égales, la différence des tensions à l'entrée de l'amplificateur différentiel At est égale à la différence des courants qui parcourent ces résistances. Cette différence est amplifiée et règle la tension de grille du transistor T2 de façon à annuler cette différence, donc à rendre égaux les courants parcourant les transistors et T2. Lorsque le circuit est ainsi équilibré, la tension qui s'établit au point intermédiaire du diviseur de tension R1; R2 est égale à

Vr=Vgs1— VGS2+Uc et la tension à la sortie de l'amplificateur Aj

La figure 8 illustre l'effet de thermocompensation obtenu dans ce circuit. La courbe a représente la différence entre les tensions de grille VG2— VGx des transistors Tx et T2 parcourus par des courants égaux, en fonction de la température absolue T exprimée en degrés Kelvin. On mesure une variation sensiblement linéaire de cette différence en fonction de T. En extrapolant la droite a jusqu'en T=0 on obtient une tension VRo. La source de tension compensatrice Uc est agencée et dimension-née pour fournir une tension proportionnelle à T, telle que la pente de la droite b représentant cette variation soit la même que celle de la droite a. Si l'on soustrait cette tension Uc à la tension VG2— VG1, on obtient une tension VR indépendante de la température et égale à VRo (droite c).

Le diviseur de tension Rb R2 permet d'obtenir une tension de sortie thermocompensée VOUT supérieure à VR, facilement ajustable à une valeur désirée. On peut procéder à un ajustement fin de cette tension de sortie lors de la fabrication, ce qui permet de compenser les fluctuations de VG2— VG1 qui sont de quelques pourcents. On peut également utiliser un potentiomètre à la place de Rj et R2 pour obtenir une tension de référence réglable. Si l'amplificateur Aj est agencé pour fournir un certain courant, on peut appliquer une charge résistive à la sortie de cet amplificateur sans que la tension baisse de façon appréciable, la résistance interne du circuit étant faible.

La figure 9 monte le schéma détaillé d'une source de tension de référence thermocompensée selon le principe de la figure 7. La source de courant commune KT est constituée dans ce schéma par un transistor à canal n T10. Les résistances R3 et R4 de la figure 7 sont matérialisées par deux transistors à canal p T13 et Tn dont les grilles sont connectées respectivement aux drains de ces transistors. T13 et Tn se comportent ainsi comme des résistances non linéaires. Les entrées de l'amplificateur Ax de la figure 7 sont constituées par les grilles de transistors à canal p T12 et T14. Le chemins de conduction de ces transistors sont connectés en série respectivement avec ceux de deux transistors à canal n TI5 et T16. On peut considérer les paires de transistors Tu* Ti4etTn, T12 comme deux miroirs de courant. L'avantage de ce montage est sa faible sensibilité aux paramètres technologiques, car il n'est influencé que par les différences de propriétés de transistors voisins. La paire de transistors à canal nTi5, T16 constitue un troisième miroir de courant, les grilles de ces transistors étant connectées entre elles et au drain du transistor T1S. Le courant qui circule effectivement entre T12 et T16 est le plus

petit des deux courants imposés par Tu et T13. Une très faible différence de ces courants provoque une grande variation de tension des drains communs de T16 et T12. Cette tension détermine le courant de sortie de l'amplificateur, qui circule normalement dans le diviseur de tension Rj, R2. Dans le schéma de la figure 9 cette tension est appliquée à la grille d'un transistor à canal n T17 dont la source est connectée à la borne — Vcc de la source de tension d'alimentation et dont le drain représente la sortie de la source de tension de référence, à laquelle apparaît la tension VOUT. Un condensateur Q monté entre la grille de T17 et la borne — Vcc est destiné à assurer la stabilité de l'amplificateur A.

Dans le schéma de la figure 9, les transistors à canal p sont représentés avec une flèche entrant du côté de la source. Tous ces transistors sont logés dans un substrat commun non représenté. Les transistors à canal n sont représentés avec une flèche sortant du côté de la source. Ceux de ces transistors dont le substrat n'est pas représenté sont logés dans un caisson commun connecté à la borne — Vcc de la source de tension d'alimentation. Ceux de ces transistors qui sont réalisés dans un caisson séparé sont représentés avec une connexion supplémentaire portant une flèche et reliée au potentiel voulu.

La source de tension de compensation Uc peut être réalisée sous forme d'une source de tension PTAT telle que décrite dans la demande de brevet suisse no 9 247/78. La tension de compensation nécessaire dans le circuit selon la figure 9 étant de 4 à 5 fois kT/q, une telle source de tension PTAT à deux étages est en général suffisante pour réaliser la thermocompensation. Selon le schéma de la figure 9, deux transistors T21 et T22 sont montés en cascade, pour former un premier étage de la source de tension de compensation.

Le drain de t21 est connecté aux grilles des deux transistors et leur substrat est commun. Selon le principe exposé dans la demande de brevet mentionnée, les deux transistors sont agencés pour travailler en régime de faible inversion, de sorte que le potentiel du point de connexion commun des chemins de conduction des deux transistors est proportionnel à la température absolue t. Une seconde paire de transistors t1s et t19 forme un deuxième étage de la source de tension de compensation, ces deux transistors sont connectés entre eux de la même façon que les transistors t21, t22, la source du transistor T22 est connectée au point de connexion commun des chemins de conduction des transistors t18 et t19, de sorte que les tensions de compensation des deux étages s'ajoutent. La tension fournie par étage étant limitée à 70 mV environ à la température ambiante et la tension de compensation totale requise étant de l'ordre de 130 mV,

deux étages suffisent pour fournir la tension Uc totale nécessaire. Les paires de transistors T21, T22 et Tlg, T19 sont alimentées en courant respectivement par des transistors d'alimentation T23 et T20 à canal p dont les chemins de conduction sont montés en série avec ceux des paires de transistors respectives, leurs sources étant connectées à la masse et leurs grilles étant connectées ensemble et à une source de courant de référence Ip telle que décrite ci-dessous. En choisissant les rapports dimensionnels des transistors et des courants dans la source de tension de compensation de façon appropriée, on peut obtenir le coefficient de proprotionnalité voulu entre la tension Uc et la température T.

La source de courant de référence Ip faisant partie du schéma de la figure 9, comporte notamment deux transistors à canal p T24 et T25 et deux transistors à canal n T26 et T27. Les chemins de conduction des transistors T24 et T26 sont montés en série entre le point intermédiaire du diviseur de tension R1; R2 et la borne -Vcc de la source de tension d'alimentation et les chemins de conduction des transistors T25 et T27 sont montés en série entre les deux bornes de cette source de tension d'alimentation. Les grilles de T24 et T25 sont reliées entre elles et au drain du transistor T24j et les grilles des transistors T26 et T27 sont reliées entre elles et au drain du transistor T27.

6

5

10

15

20

25

30

35

40

45

50

55

60

65

7

628 462

Le courant de drain du transistor T25 est égal à ~2~

ÏP=

ß 25 (VG25-Vt)2

ou ß25est le gain de transistor, VG25 sa tension de grille et VT sa tension de seuil. Si l'on admet pour simplifier que le transistor T24 est parcouru par un courant égal à celui de T25 grâce aux transistors T26, T27 qui forment un miroir de courant, on a également

1

!p=

p24 (VG25 Vt Vr)-

Il s'ensuit que

Ip=

1

VR2

p24 ß25

(Vß^-

^/p2sT

Ce courant Ip dépend donc uniquement de la tension VR apparaissant aux bornes de la résistance R2 et des gains ß24 et ß25 des transistors T24 et T25. Il est par contre pratiquement indépendant de la tension de seuil de ces transistors. Il peut être défini aisément à 10-20% près, ce qui est suffisant car la précision de la tension de référence VR est bien supérieure à celle des courants dans les différentes parties du circuit. En effet les circuits représentés dans les parties A et Uc de la figure 9 fournissent des tensions très peu dépendantes des courants.

Les grilles des transistors T10 et T27 sont reliées entre elles, de sorte que ces transistors forment un miroir de courant qui définit le courant Ix fourni par le transistor Ti0 aux transistors T, et T2, en fonction du courant de référence Ip. Comme le montre la figure 9, le bloc Ip comporte en outre un transistor à canal p T29 et un transistor à canal n T28 dont les chemins de conduction sont connectés en série entre les bornes de la source de tension d'alimentation. La grille du transistor T29 est reliée aux grilles des transistors T23 et T20 et la grille du transistor T2g est reliée à celle du transistor T27. Ainsi les transistors T27 et T28 forment un miroir de courant et polarisent le transistor T29 qui définit le niveau des courants dans T23 et T20.

Les transistors T24 et T26 ont encore pour fonction de fournir un courant de sens opposé à celui que consomme le circuit de la source de tension de compensation Uc. Il faut en effet, que ces courants se compensent exactement pour que le rapport de ten-5sion défini par les résistances Rt et R2 soit respecté. Ceci peut être obtenu par des rapports dimensionnels appropriés des transistors T26, T28, T29, T20 et T23 qui doivent remplir la condition suivante:

10 (S23 + S20)S2g = S26 S29

où S représente le rapport W/L du transistor désigné par le même indice.

15 Pour éviter que le circuit reste bloqué au moment de la mise sous tension, le bloc Ip comporte un circuit de démarrage constitué par deux transistors à canal p T30 et T31 dont les sources sont connectées à la borne 0 de la source de tension d'alimentation et par une capacité C2 connectée d'une part à la borne Vcc de la 20 source de tension d'alimentation et d'autre part à une connexion commune du drain de T31 et de la grille de T30. Le drain du transistor T30 est relié à la grille du transistor T28 et la grille du transistor T31 est reliée au drain et à la grille du transistor T29. Lorsqu'on enclenche la tension d'alimentation la capacité Q, 25 déchargée, fait conduire le transistor T30, ce qui entraîne la conduction des transistors T10, T26, T27 et T2g dont les grilles sont reliées à la source de T30. Lorsque la polarisation de grilles des transistors à canal p correspondants est suffisante, le transistor T3i conduit également et charge la capacité C2 ce qui bloque le 30 transistor de démarrage T30. L'ensemble du circuit se stabilise alors aux valeurs des courants tel que décrit ci-dessus.

La tension de référence VR fournie par le circuit de la figure 9 et la tension ajustable V0UT obtenue par le diviseur de tension Ri, R2 sont très stables vis à vis de variations de la tension 33 d'alimentation, qui peut prendre des valeurs entre 2 et 10 V, et de variations de la température, celles-ci pouvant être situées entre — 50 et +100 °C.

3 feuilles dessins