CH633397A5 - Convertisseur analogique-digital. - Google Patents

Description

Cette invention se rapporte à des convertisseurs analogiques-digitaux à double rampe réalisant un signal de sortie digital 25 à partir d'une mesure d'un signal analogique fourni au convertisseur.

Des convertisseurs analogiques-digitaux à double rampe de ce type sont bien connus, notamment par les brevets US 3 061 939, US 3 316 546, US 3 458 803, US 3 660 834 et US 303 566 397. En résumé, la méthode de conversion comprend l'intégration d'un courant correspondant à une tension inconnue pendant une période déterminée suivie de l'intégration d'un courant de référence correspondant à une tension de référence de polarité opposée jusqu'à ce que la sortie de l'intégrateur 35 retourne à zéro. La période de temps nécessaire pour annuler la sortie de l'intégrateur est directement proportionnelle au rapport entre le courant mesuré et le courant de référence et de ce fait directement proportionnelle à la tension mesurée. L'intégrateur est un circuit produisant une sortie changeant linéaire-40 ment avec le temps (en principe une rampe) lorsque l'entrée est une tension constante. Le taux d'augmentation de la tension de sortie de l'intégrateur est directement proportionnel à la grandeur de la tension d'entrée. Lorsque la tension d'entrée est nulle, la tension de sortie ne risque pas de changer et reste à zéro 45 quelle que soit la valeur de sortie déjà réalisée au moment où commence la période.

En fonctionnement classique, de tels convertisseurs connus intègrent donc l'inconnue selon sa polarité à l'entrée, et ensuite intègrent un signal de référence de polarité opposée jusqu'à 50 zéro. Ce passage à zéro est détecté par un comparateur et pour de grandes valeurs analogiques d'entrée, des périodes de temps prolongées sont nécessaires pour effectuer l'intégration jusqu'à zéro. Le comptage digital correspondant est accumulé dans un registre proportionnellement au facteur temps de l'intégration 55 inconnue.

Cette disposition de base fonctionne bien et avec un haut degré de précision. Néanmoins la commutation sur la référence et la détection de polarité fonctionne difficilement pour des entrées de très faible valeur. Ceci conduit à des incertitudes au 60 niveau de la commutation. Ainsi des courants de commande associés à ces dispositifs de l'art antérieur ont additionné et soustrait des rampes dans chacune de ses directions changées. Pour surmonter ces défauts, on a dû utiliser des amplificateurs de faible décalage de précision. Malgré cela des moyens permet-65 tant de les éliminer n'ont pas été portés à connaissance jusqu'à ce jour.

Le convertisseur selon l'invention est défini par la revendication 1.

3

633 397

L'agencement du convertisseur A/D à double rampe, tel que décrit ci-après, élimine la commutation de référence et les problèmes dus aux courants de commande, caractéristiques des convertisseurs de l'art antérieur, tout en augmentant la précision d'ensemble et la fiabilité de tels systèmes. En option, un dispositif annexe permet d'améliorer la linéarisation du signal de sortie.

On réalise ceci au moyen du dispositif qui sera décrit en intégrant toujours le signal d'entrée analogique inconnu dans une direction de polarité opposée à un signal de référence permettant à l'un des signaux de référence utilisés précédemment d'être éliminé. En même temps on fournit la possibilité de mesurer et de vérifier la polarité du signal d'entrée sans s'occuper du niveau du signal. En utilisant l'intégrateur en mode non-inverseur, le convertisseur A/D intègre positivement toutes les valeurs du signal analogique au-dessous d'une tension d'entrée négative maximale tout en accumulant des impulsions de comptage digital proportionnelles aux différences entre ces signaux. Un écran digital ou tout autre dispositif digital approprié est alors commandé par les signaux de comptage reçus depuis le convertisseur. En option, une linéarisation digitale des signaux de comptage peut être fournie pour corriger toute apparition de déviation de la linéarisation idéale. Ceci est réalisé par un micro-ordinateur lisant une mémoire PROM délivrant une fréquence d'horloge variable par l'intermédiaire de la programmation PROM. La fréquence d'horloge est commandée pour réaliser un premier temps de phase de conversion qui correspond à un multiple pair de la fréquence du réseau. Les impulsions de comptage dans les accumulateurs varient alors directement avec la fréquence d'horloge.

L'invention sera décrite ci-après au moyen du dessin représentant une forme d'exécution, donnée à titre d'exemple, et dans lequel:

la figure 1 est un schéma-bloc d'une forme d'exécution d'un dispositif comportant un convertisseur objet de l'invention;

la figure 2 est le schéma électronique du convertisseur de la figure 1 ;

la figure 3 illustre la sortie du comparateur et de l'intégrateur du convertisseur à double rampe de la figure 2 ;

la figure 4 est une option pour le convertisseur à double rampe de la figure 2 fournissant une linéarisation digitale.

La figure 1 illustre un transducteur 10 adapté à émettre continuellement un signal analogique Va correspondant à une certaine valeur mesurée par le transducteur. Le transducteur 10 peut être constitué de n'importe quel appareil de mesure à partir duquel une sortie analogique peut être obtenue. Ce peut être un transducteur de température ou de pression comme décrit par exemple dans les brevets US 3 742 233 ou US 4 109 147. Le signal analogique Va du transducteur ainsi qu'un signal de référence Vr issu d'une tension stabilisée connue sont tous deux fournis au convertisseur analogique-digital 12, comme cela sera décrit. A son tour ce dernier émet un signal de comptage Vd, utilisable pour une variété d'applications commandant notamment un écran digital 14.

Dans la figure 2, le convertisseur A/D à double rampe modifié 12 est composé d'un amplificateur sommateur 16, d'un intégrateur 18, d'un comparateur et amplificateur à mise à zéro automatique 20, un amplificateur de retenue d'échantillon 22 et d'un module accumulateur logique 24 qui, pour le dispositif décrit, est d'un type équivalent au «MM5330 A/D Building Block» commercialisé par «National Semiconducteur». Le signal analogique Va, fourni depuis le transducteur 10 en corrélation avec le paramètre mesuré, est de polarité négative afin d'être connecté directement à l'amplificateur sommateur 16 par le commutateur SW-1, alors que la tension de référence Vr, fournie depuis une source de tension stabilisée est de polarité négative pour être connectée au comparateur et amplificateur à une mise à zéro automatique 20 par le commutateur SW-2. La sortie de l'amplificateur 16 est fournie au travers du commutateur SW-3 à la borne positive de l'intégrateur 18 alors qu'une tension maximale Vmax est dérivée depuis Vr par le diviseur Rj-Ra pour alimenter la borne négative de l'intégrateur 18. Par exemple, si la tension maximale positive Va = 1,999 volts, 5 Vmax sera fixée arbitrairement à 2,2 volts et lorsque Va = 0 la mesure sera basée sur 2,2 volts. Le module accumulateur logique 24 fournit la logique nécessaire aux séquences des commutations mentionnées ci-dessus.

Référons-nous à la figure 3. Le cycle de conversion A/D io complet du signal Va du transducteur y est représenté: Va = o est la rampe en trait plein et Va =t= 0 pour une valeur mesurée différente de zéro est illustré en traits mixtes. Le cycle de gauche à droite comporte trois phases: la phase III de mise à zéro automatique, la phase I d'intégration de référence pendant une 15 période Tr fixe et prédéterminée et la phase II d'intégration inconnue pendant une période variable Tx. Pendant la phase III, le comparateur et l'amplificateur à mise à zéro automatique 20 fonctionnent comme un amplificateur à haut gain qui, le commutateur SW-4 étant fermé, commande l'amplificateur de rete-20 nue d'échantillon 22, la capacité Q et l'amplificateur inverseur sommateur 16 au travers du commutateur SW-3 afin de remettre la tension de la capacité Q de l'intégrateur à zéro volt. Les commutateurs SW-1, SW-2 et SW-5 sont tous à la masse pendant cette phase. Aussi, à cause des caractéristiques de l'amplifi-25 cateur 22, tous les décalages de tension d'amplificateur sont emmagasinés dans la capacité C-l où ils restent pendant le cycle d'intégration, servant à éliminer même de grandes tensions de décalage.

Pendant la phase I, en réponse à un signal synchronisé sur le 30 réseau, les commutateurs SW-4 et SW-5 sont ouverts. La tension de référence Vr est appliquée au travers du commutateur SW-2 à l'amplificateur 20 pour générer simultanément Vmax via le diviseur RrR2. Vmax est choisi en fonction de la pleine échelle de comptage désirée. En même temps, Va est connecté à 35 l'intégrateur d'entrée 18 via l'amplificateur sommateur 16 et le commutateur SW-3. La sortie de l'intégrateur 18 vire alors à Va pour commencer l'intégration pendant une période de référence Tr pendant laquelle le temps d'intégration survient pour une valeur basée sur la différence entre Vmax et Va (Vmax-Va). La 40 durée Tr est choisie de préférence comme multiple pair de la fréquence du réseau pour augmenter l'élimination du bruit du convertisseur.

Après la phase I, la phase II est commencée, au cours de laquelle la tension de référence Vr est appliquée à l'intégrateur 4518 pendant une période Tx inconnue, jusqu'à ce que le seuil du comparateur 20 soit dépassé, la comparaison ayant lieu entre les niveaux des signaux de Vr et de la sortie de l'intégrateur. A ce moment, coïncidant avec la sortie du comparateur, le comptage digital accumulé durant la période d'intégration Tx est transféré 50 depuis le compteur aux dispositifs de blocage dont les signaux de sortie parallèles Vd sont appliqués à l'écran 14 ou à un autre dispositif. Ceci peut être compris à l'aide de l'exemple suivant dans lequel:

Co Q

55

T =

où Co = dépassement de comptage

Cf = fréquence d'horloge (Hz) en assumant que la troisième harmonique de 60 Hz = 0,05 s et que Co = 18 000 60 on a alors: Q = 36 000 Hz

Lorsque Va est égal à zéro et Vmax est mesuré, une conversion complète a lieu sur la base de:

65

T =

Tc — Tr + Tx (fig. 3) 18 000 22 000

36 000 36 000

0,111111s

633 397

4

avec 4- 0000 visualisé.

Pour chaque Va positif inférieur à Vmax le convertisseur de code commande au compteur de visualiser la valeur mesurée. De cette manière, l'écran 14 produit une conversion linéaire pour Va inférieur à Vmax.

Pour réaliser une linéarisation digitale utilisable avec le convertisseur A/D 12 ou avec un quelconque système à double rampe, on se référera à la figure 4, laquelle illustre pour ce faire un circuit schématique comprenant un micro-ordinateur 26, une mémoire PROM 28 et ime source de fréquence d'horloge variable 30 connecté à un module accumulateur 24. Pendant la phase I (figure 3), le micro-ordinateur 26 lit la mémoire PROM 28 pour recevoir des informations programmées afin de commander l'horloge 30 à une fréquence telle que Tr est un multiple pair de la fréquence du réseau.

La phase II est dirigée par le micro-ordinateur sur la ligne de conversion Co et, basé sur les informations reçues depuis PROM 28, le micro-ordinateur commande la fréquence d'horloge 30 à des taux variables par unité de temps tels qu'ils sont programmés dans PROM 28. De cette manière, les fréquences d'horloge qui sont différentes entre les plans II et I n'affectent pas le temps de conversion qui malgré cela reste constant, pour une tension d'entrée donnée Va. L'intégrateur 18 fonctionne de la même manière telle que décrite ci-dessus, alors que le comptage accumulé durant la période Tx variera plus directement en fonction de la fréquence d'horloge 30. Va serait une réponse non-linéaire de quelque fonction linéaire à mesurer que le comptage final accumulé serait ajusté de manière à conduire à une représentation digitale linéaire de la mesure.

Si par exemple différentes fréquences d'horloge sont utilisées pendant la phase II et la phase I, le temps de conversion reste néanmoins le même pour une tension d'entrée Va donnée, car l'intégrateur 18 fait la même excursion. Le comptage accumulé pendant Tx sera plus ou moins dépendant de la fréquence de l'horloge 30 de telle manière que le comptage accumulé au-delà de la course de Tx peut être changé en fonction directe avec la valeur de Va. En utilisant l'exemple précédent et en variant la fréquence d'horloge n foirs, où n = 5:

Nt = Tn (F2) + Tn (F3) + Tn (F4) + Tn (F5) + Tn (F6)

où Fj = la fréquence d'horloge pendant Tr = 360 KHz

F2 = la fréquence d'horloge pendant Tx = 350

> F3 = la fréquence d'horloge pendant Tx = 340

F4 = la fréquence d'horloge pendant Tx = 300

F5 = la fréquence d'horloge pendant Tx = 360

F6 = la fréquence d'horloge pendant Tx = 450

T =

A n

= 0,0122222 et io alors Nt = 21997 et si le convertisseur à double rampe atteint en dépassant Tx = 0,0366666 s, trois corrections sont intervenues et l'écran lira:

22000 — Tn (Fj + F2 + F3) = 9902 impulsions de comptage.

15 Dans le même exemple avec une fréquence d'horloge constante:

Tx = 0,0611111 Tn = 0,0122222 ce qui donne un Nt = 21999

et une visualisation linéaire = 22 000 — 13 200 = 8 800 im-20 pulsions de couplage.

La comparaison de ces deux exemples montre que dans les deux cas le nombre total était essentiellement le même, mais l'accumulation non linéaire a donné une augmentation de 1102 impulsions de comptage pour un Va = Tx donné.

25 Par cette description, une nouvelle modification d'un convertisseur A/D à double rampe a été mis à jour, capable de donner une représentation digitale linéaire d'un signal analogique non linéaire représentant la sortie mesurée d'un élément sensible à certains paramètres. En utilisant des composants non 30 critiques d'un coût peu élevé, on a évité l'introduction d'éléments de précision exigés pour éliminer les problèmes inhérents à un convertisseur A/D à double rampe classique. En utilisant la linéarisation compatible, une plus grande souplesse est offerte comparativement aux techniques de sommation analogiques uti-35 lisées auparavant. De plus, la linéarisation atteint la précision d'une correction digitale répétable et stable en fonction de la température, avec la possibilité de former une réponse d'un instrument à un autre. Quand bien même la linéarisation a été décrite en combinaison avec le convertisseur à double rampe 40 modifié, il n'a y pas de raison de s'y limiter, car elle peut être utilisée telle quelle avec des convertisseurs A/D à double rampe de l'art antérieur.

2 feuilles dessins

Claims (11)

1. 633 397

   2

   REVENDICATIONS

   1. Convertisseur analogique-digital à double rampe émettant un signal de sortie digital correspondant à un signal analogique reçu et fonctionnant pour la conversion avec un seul cycle d'intégration comprenant une phase croissante et une phase décroissante, comprenant une première entrée pour recevoir une tension analogique (Va) devant être convertie, une deuxième entrée recevant une tension de référence (Vr), un intégrateur (18) opérant successivement l'intégration de la valeur d'un premier signal correspondant au signal analogique reçu pendant une période de temps (Tr) déterminée, puis à l'expiration du temps de ladite période, l'intégration de la valeur d'un second signal correspondant au signal de référence pendant une période de temps variable (Tx), caractérisé en ce qu'il comporte en outre des moyens (Rj, R2) dérivant une tension déterminée (Vmax) depuis le signal de référence, l'intégrateur (18) opérant successivement l'intégration de la valeur d'un premier signal correspondant à la différence entre le signal de tension dérivée (Vmax) et le signal analogique reçu pendant ladite période de temps (Tr) et ensuite l'intégration de la valeur du second signal correspondant à la différence entre le signal de tension de référence et ce signal de tension dérivée (Vmax), un comparateur (20) agencé pour recevoir le signal de sortie de l'intégrateur pour faire varier effectivement la période d'intégration de la valeur du second signal jusqu'à ce que le signal de sortie de l'intégrateur atteigne un niveau de seuil déterminé se rapportant au signal de référence et des moyens (24) émettant un signal de sortie digital dérivé depuis un accumulateur de comptage digital corrélé à l'intervalle de temps de ladite période de temps variable.
2. 2. Convertisseur à double rampe selon la revendication 1, caractérisé en ce que l'intégrateur fonctionne en mode non-inverseur.
3. 3. Convertisseur à double rampe selon la revendication 2, caractérisé en ce que le comparateur fait effectivement varier la période de temps variable proportionnellement au niveau dudit signal analogique reçu à la première entrée.
4. 4. Convertisseur à double rampe selon la revendication 3, caractérisé en ce que cet intégrateur opère l'intégration dudit premier signal dans une polarité de direction opposée à la polarité du signal de référence reçu.
5. 5. Convertisseur à double rampe selon la revendication 4, caractérisé en ce que la période de temps déterminée de l'intégrateur correspond à un multiple pair de la fréquence du réseau avec laquelle le convertisseur doit être utilisé.
6. 6. Convertisseur à double rampe selon la revendication 4, caractérisé en ce qu'il comporte en outre des moyens de linéarisation (26,28,30) opérant la correction pour la non-linéarité dans le comptage digital à partir duquel le signal de sortie desdits moyens émetteurs est dérivé.
7. 7. Convertisseur à double rampe selon la revendication 6, caractérisé en ce que les moyens de linéarisation comportent une horloge à fréquence variable (30) et des moyens (26,28) opérant la commande de ladite horloge pendant la période de temps prédéterminée de l'intégrateur à une fréquence correspondant à un multiple pair de la fréquence du réseau à laquelle le convertisseur est utilisé et la commande de ladite horloge pendant la période de temps variable à des changements commandés de fréquence par unité de temps en accord avec la déviation de la linéarité du signal analogique reçu à ladite première entrée.
8. 8. Convertisseur à double rampe selon la revendication 7, caractérisé en ce que les moyens de linéarisation comprennent une mémoire programmable uniquement lisible PROM (28) programmée de manière à changer la fréquence d'horloge à des taux différents par unité de temps pendant ladite période de temps variable.
9. 9. Dispositif émettant continuellement un signal numérique correspondant à des valeurs d'un paramètre mesuré, caractérisé

   en ce qu'il comprend un convertisseur (12) selon une des revendications précédentes, un transducteur (10) agencé de manière à être exposé à un paramètre devant être mesuré et opérant l'émission d'une tension analogique en relation permanente 5 avec la valeur mesurée, ledit convertisseur ayant sa première entrée connectée pour recevoir la tension analogique émise par ledit transducteur, et des moyens d'utilisation (14) pour recevoir le signal émis par lesdits moyens émetteurs.
10. 10. Dispositif selon la revendication 9, caractérisé en ce que io ledit transducteur est sensible à la température, émettant un signal analogique correspondant à la température mesurée.
11. 11. Dispositif selon la revendication 9, caractérisé en ce que ledit transducteur est sensible à la pression, émettant un signal analogique correspondant à la pression mesurée.

    15 12. Dispositif selon les revendications 9,10,11, caractérisé en ce que lesdits moyens d'utilisation comprennent un dispositif de visualisation digital.