CH656268A5 - Interpolierender analog-digital-wandler in einem sprachverarbeitungsgeraet fuer teilnehmerleitungen. - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen interpolierenden Analog-Digitalwandler in einem Sprachverarbeitungsgerät für Teilnehmerleitungen nach dem Oberbegriff des Patentanspruches 1.

Bisher bekannte Sprachverarbeitungsgeräte zur Umwandlung von Sprachsignalen in digitale Form zur Übertragung enthalten typischerweise eine Teilnehmerleitungsschnittstel-lenschaltung (SLIC), die eine Zweidraht/Vierdrahtumwandlung und eine Leitungsspeisung unter Anwendung der Technik von Übertragern umfasst. Im weiteren sind zusätzliche Schaltungen, um überwachende Prüf- und Anruffunktionen zu erfüllen, Sende- und Empfangs-Analogfilter und eine Codier-Decodier-Schaltung (CODEC) nötig, welche die eigentliche Umwandlung der Analogsignale in pulscodemo-dulierte (PCM) Signale vornimmt und die PCM-Signale auch wieder in Analogsignale zurückverwandelt. Hersteller von integrierten Schaltungen versuchen gegenwärtig, diese einzelnen Schaltungskomponenten durch integrierte Schaltungen zu ersetzen, welche diese verschiedenen Funktionen vollziehen, d.h. ein monolithischer Einkanal-CODEC ersetzt die CODEC-Funktion, ein Einkanalfilter ersetzt die Filterfunktion und eine monolithische SLIC ersetzt den Übertrager und die mit ihm assoziierte Hardware. Der Aufbau bekannter Systeme basiert auf Komponenten, die vor etlichen Jahren entwickelt wurden. Ein einfacher Ersatz dieser Komponenten unter Verwendung der Grossintegration-Technologie (LSI) nutzt diese Technologie nicht in der vorteilhaftesten Weise aus.

Bekannte Systeme können vom Aufbau her in drei Katego-

2

5

10

15

20

25

30

35

40

45

50

55

60

65

656 268

rien unterteilt werden:

(1) Hochspannungsanalogschnittstellen zur Teilnehmerleitung

(2) Verarbeitung des Sprachsignals einschliesslich Zweidraht/Vierdrahtumwandlung, Filtern und Codieren und

(3) Schnittstelle zum Digitalbereich einschliesslich dem PCM-Signalweg und der Steuerleitung zu einem Verarbeitungsgerät oder zu einer Steuerschaltung.

Bei der Schaffung eines neuen Systems ist es sinnvoll,

dieses System gemäss diesen Kategorien einzuteilen. Die Analogschnittstelle zur Teilnehmerleitung verlangt sowohl Starkstrom- als auch Hochspannungsgeräte und wird deshalb am besten mittels bipolarer Hochspannungstechnik verwirklicht. Anlagen der bipolaren Hochspannungstechnik sind keine kompakten Geräte, und deshalb sollte dieses Gerät so einfach wie möglich gehalten werden. Die Signalverarbei-tungs- und Digitalschnittstellenfunktionen können beide mittels Niederspannungstechnik durchgeführt werden. Anlagen der Niederspannungstechnik werden in hochdichter LSI-Technologie gebaut, wobei die gegebene Wahl aus Kostengründen ein n-Kanal-Metalloxidhalbleiter (MOS) ist.

Gegenwärtig erfolgt die Signalverarbeitung in Form von analoger Zweidraht/Vierdraht-Umwandlung gefolgt durch Analogfiltrierung, analoge Abtast- und Halteoperationen und Analog/Digital- und Digital/Analog-Umwandlung. Da der n-Kanal MOS optimal für Digitalfunktionen ist, ist es vorteilhaft, ein neues System auf der Basis der Digitalsignalverarbeitung zu schaffen. Jedoch sind die Gestalter solcher Systeme bislang wenig geneigt gewesen, solche Digitalfilter zu verwenden, da diese Filter komplexe Strukturen aufweisen, die eine grosse Menge Hardware verlangen und eine beträchtliche Menge elektrischer Energie verbrauchen.

Obwohl die für die Teilnehmerleitungsfunktionen benötigten Filter komplexe Filter sind, ist das Digitalfilter im Vergleich zum Analogfilter kostengünstiger. Beim Vergleich von Filterkosten (basierend auf der erforderlichen Siliziumfläche) mit der Komplexität und der vom Filter verlangten Leistung wurde festgestellt, dass bei Analog-Filtern die Kosten in einem linearen Verhältnis zur Komplexität wachsen. Obwohl im Falle von Digitalfiltern hohe Anfangskosten erforderlich sind, werden doch die Kosten bei grösser werdender Komplexität stark reduziert. Ein Grund hierfür liegt darin, dass Digitalfilter Hardware mehrfach koppeln und miteinander die Zeit teilen können, während dies bei Analogfiltern nicht der Fall ist. Auch erfordert das Digitalfilter keine Präzisionskomponenten, wohingegen das Analogfilter eine grosse Anzahl solcher Präzisionskomponenten verlangt, die eventuell abgeglichen werden und sehr niedrige Trift aufweisen müssen, um den Leistungsvorschriften zu genügen.

Typische Digitalfilter erfordern schnelle Multipliziereinrichtungen, die sehr viel elektrische Energie verbrauchen. Die Verwender von Fernmeldesystemen fordern von den Geräten in der Regel aber einen niedrigen Energieverbrauch. Deshalb verwenden bekannte Anwender historisch gesehen lieber Analogfilter als Digitalfilter.

Es ist eine Hauptaufgabe der vorliegenden Erfindung, einen interpolierenden Analog-Digital-Wandler in einem Sprachverarbeitungsgerät für Teilnehmerleitungen zu schaffen, der diese Anforderungen erfüllt.

Diese Aufgabe wird erfindungsgemäss durch einen interpolierenden Analog-Digital-Wandler gelöst, wie er im Patentanspruch 1 definiert ist.

Im folgenden wird die Erfindung anhand der Zeichnungen an Ausführungsbeispielen näher erläutert:

Fig. 1 zeigt ein Blockdiagramm, das die Systemarchitektur einer Sprachsignalverarbeitungsschaltung für Teilnehmerleitungen veranschaulicht,

Fig. 2 zeigt ein Blockdiagramm eines Nichtrekursivfilters (FIR-Filter),

s Fig. 3 und 4 zeigen Blockdiagramme von zwei Arten von Rekursivfiltern (IIR-Filter),

Fig. 5 zeigt ein Blockdiagramm eines bekannten interpolierenden Analog-Digital-Wandlers,

Fig. 6a und 6b illustrieren eine dreistufige bzw. zweistufige io Interpolationsschaltung,

Fig. 7a und 7b illustrieren die Arbeitsweise des interpolierenden A/D-Wandlers,

Fig. 8 ist ein Blockdiagramm, das die frequenzabhängige Verstärkung eines Analog-Digital-Wandlers bei Benutzung 15 eines Wandlers der in Fig. 10 dargestellten Art illustriert, Fig. 9 illustriert in einem Blockdiagramm einen interpolierenden A/D-Wandler, der gemäss der vorliegenden Erfindung modifiziert wurde,

Fig. 10 illustriert eine alternative Ausführungsform des 20 interpolierenden A/D-Wandlers,

Fig. 11 illustriert die Arbeitsweise des in Fig. 10 gezeigten A/D-Wandlers,

Fig. 12 ist ein Diagramm, das die Signal/Rausch-Verhält-nisse für einen adaptiven A/D-Wandler veranschaulicht, 25 Fig. 13 ist ein Blockdiagramm, das schematisch die Schaltung für den modifzierten Betrieb des in Fig. 10 gezeigten Wandlers zeigt,

Fig. 14 ist ein Blockdiagramm, welches die Arbeitsweise eines Wandlers mit und ohne die in Fig. 13 gezeigte Modifi-30 zierung illustriert,

Fig. 15 ist ein Blockdiagramm, das ein digitales Frequenzreduktionsfilter zeigt,

Fig. 16 zeigt die Hardware-Ausführung des in Fig. 15 gezeigten Filters,

35 Fig. 17 ist ein Logikdiagramm, das die Ausführung eines FIR-Filters zeigt,

Fig. 18 ist ein Logikdiagramm, das die Ausführung eines 23-Abgriff-FIR-Filters zeigt,

Fig. 19 ist ein Logikdiagramm, das die Ausführung eines 40 Paralleladdierfilters zeigt,

Fig. 20 ist ein Logikdiagramm, das eine kombinatorischlogische Ausführung eines Drei-Abgriff-FIR-Filters zeigt,

Fig. 21 ist ein Blockdiagramm, das schematisch ein Fünf-Abgriff-FIR-Filter, das eine ROM-Suchschaltung verwendet, 45 zeigt und

Fig. 22 ist ein Blockdiagramm, das schematisch eine Ausführung eines 8-Abgriff-FIR-Filters zeigt, das eine ROM-Suchschaltung verwendet.

so Figur 1 zeigt ein Blockdiagramm für eine Teilnehmerlei-tung-Sprachverarbeitungsschaltung (SLAC) 10 zur Verwendung mit einer Teilnehmerleitungs-Schnittstellenschaltung (SLIC) 12. Im allgemeinen besteht die SLAC aus Schaltungen, die einen Sende- und Empfangspfad bilden. Der Sen-55 depfad umfasst Eingangsfilter 14, einen Analog-Digital-Wandler 16, eine digitale Signal Verarbeitungsschaltung 18 und eine Sendeschaltung 20. Der Empfangspfad verläuft über eine Empfangsschaltung 22, eine Empfangssignalverar-beitungsschaltung 24, einen Digital-Analog-Wandler 26 und 60 ein Ausgangsfilter 28. Zusätzlich sind auch eine Eingabe/ Ausgabe-Steuerung 30 sowie eine zusätzliche Schnittstellenschaltung 32 und eine Steuerschaltungsanordnung 34 vorhanden.

Das Eingangsfilter 14 ist ein einfaches Signalunterdrük-65 kungsfilter, das verwendet wird, um Signale in Nähe der Abtastrate daran zu hindern, während späteren Frequenzreduktionsstufen in das Sprachband zurückgefaltet zu werden. Filter 14 sollte eine Dämpfung von mindestens 10 dB bei

656268

508 kHz aufweisen (bei einer Abtastfrequenz Fs = 512 kHz).

Dies kann durch Verwendung eines Einzelpolfilters erreicht werden, das auf eine Frequenz von 114 kHz eingestellt ist. Die Verzögerung in diesem Filter beträgt dann nominell 1,4 p.sec.

Wie nachstehend näher erläutert wird, ist der A/D-Wandler 16 ein interpolierendes Codiergerät, welches das Eingangsanalog-Signal bei einer relativ hohen Abtastfrequenz, wie z.B. 512 kHz (oder 256 kHz), abtastet und Mul-tibit-Digitalwörter erzeugt, die repräsentativ für die Signalamplitude bei jedem Abtastwert sind.

Der A/D-Wandler trägt hauptsächlich zum Systemverhalten bei. Er erzeugt die meisten Fehler im System. Sein technisches Verhalten bestimmt das Signal/Rausch-Ver-hältnis, Leerlauf-Kanalrauschen, harmonische Verzerrung, Nebenband-Signalansprechen und Zwischenmodulationsverzerrung. Er kann auch den Frequenzgang begrenzen.

Die digitale Signalverarbeitungsschaltung 18 umfasst ein Paar Frequenzreduktionsfilter 40 und 42, ein Ausgleichsfilter 44, ein Entzerrfilter (ADC-Filter) 46, eine Verstärkungseinstellschaltung 48, ein Sendefilter 50 und einen Digitalkompressor 52. Wie nachstehend erläutert ist, wird der A/D-Wandler 16 auch Signale, die über 3,4 kHz liegen, genau umwandeln. Solche Signale müssen deshalb wie in einem herkömmlichen Filtersystem mittels Tiefpassfiltern gedämpft werden. Das Filtern wird mittels einer Reihe von Tiefpassfiltern bewerkstelligt, zu denen auch die Filter mit den Bezugszeichen 40,42 bzw. 50 gehören. Das Sendefilter 50 ist nicht nur ein Tiefpassfilter sondern enthält zusätzlich einen Hochpassfilterabschnitt um eine 60-Hz-Unterdrük-kung durchzuführen, was gewöhnlich in einem Signalunterdrückungsfilter erfolgt.

Digitale Filter erfordern eine grosse Menge an Rechenoperationen und je höher die Frequenz ist, desto mehr Rechenoperationen sind nötig. Deshalb ist es aus wirtschaftlichen Gesichtspunkten wichtig, die Anzahl an Rechenoperationen herabzusetzen und dabei die Abtastrate so schnell wie möglich zu reduzieren. Entsprechend besteht die Funktion der Filter 40 und 42 in der Herabsetzung der Abtastrate. Im einzelnen reduziert das Filter 40 die Abtastrate durch Vorgabe einer Tiefpassfilterfunktion von 512 kHz auf 32 kHz. Dieses Filter muss gewährleisten, dass keine Signale mit Frequenzen über 32 kHz ins Durchlassband von 0 bis 3,4 kHz zurückgefaltet werden. Weiter sollte das Filter 40 Durchlasskennlinien aufweisen, die so flach wie möglich sind. Es ist jedoch weder notwendig noch übermässig kritisch, wenn die Durchlasskennlinien absolut flach gehalten werden, da dies in zusätzlichen Digitalfiltersektionen kompensiert werden kann.

Das 32-kHz-Signal aus dem Filter 40 wird nun in ein zweites Frequenzreduktionsfilter 42 geführt, das die Frequenz weiter auf 16 kHz erniedrigt. Dieses Filter muss gewährleisten, dass keine Signale mit Frequenzen höher als 12,6 kHz ins Durchlassband zurückgefaltet werden. Obwohl diese zwei Filter in einem Filteraufbau kombiniert werden können, werden sie tatsächlich in zwei Teile gespalten, um Signalstellen von 32 kHz und 16 kHz für die Verwendung durch andere Schaltungskomponenten zu liefern. Das Sendefilter 50 erfüllt sowohl Tiefpass- als auch Hochpassfilterfunktionen. Der Tiefpassteil dieses Filters hat eine Filterkante zwischen 3,4 kHz und 4,6 kHz, die mit der von Analogfiltern in vorbekannten Systemen gelieferten Funktion analog ist. Zusätzlich bewirkt dieses Filter eine Entzerrung, welche von den Filtern 40 und 42 und eventuell vom Vorfilter 14 hervorgerufen werden können. Der Hochpassteil dieses Filters unterdrückt alle zur Übertragung in einem Telefonsystem nicht erwünschten tiefen Frequenzsignale von kleiner als 60 Hz. Der Ausgang des Filters 50 besitzt einen linearen

Code. Die Wahl eines linearen Codes ist erforderlich, um ein gutes Signal/Rausch-Verhalten im System zu erhalten sowie auch eine einfache Verarbeitung von Signalen zu gestatten.

Der Digitalkompressor 52 verwendet einen Digitalalgo-5 rhythmus, um den linearen Code entweder in einen u-Code oder in einen A-Code umzuwandeln, was in manchen Telefonsystemen verlangt wird. Wenn ein linearer Codeausgang gewünscht wird, so kann dieser Block im System überbrückt werden. Der Ausgang des Kompressors ist mit der Sendern Schaltung 20 verbunden. In der veranschaulichten Ausführungsform wird die Verstärkungsfunktion durch eine Verstärkungseinstellschaltung 48 ausgeführt, die eine Verstärkung durch Multiplizieren des vom Frequenzreduktionsfilter 42 her empfangenen Digitalwertes mit einer Digitalkonstante ls liefert. Die Digitalkonstante ist durch den Benutzer programmierbar und kann so genau programmiert werden, dass die Verstärkung einen sehr weiten Variationsbereich im wesentlichen von +12 dB bis minus unendlich dB aufweist.

Während in vorbekannten Systemen die Verstärkung 20 durch eine manuelle Einstellung des Systems programmiert werden muss, sind in der vorliegenden Erfindung, da die Digitalkonstante über eine Steuer-I/O-Sammelschiene 51 programmiert wird, keine Komponenten zu ändern, und die Verstärkung kann bei der Installation rechnergesteuert 25 werden, was dem Hersteller viele Kosten und Zeit spart. Das Ausgleichsfilter 44 wird benutzt, um eine transhybride Ausgleichsfunktion zu erzielen, wie nachstehend näher erläutert wird.

Was nun den Empfangspfad anbetrifft, so werden am 30 Anschluss 55 die empfangenen Signale in der Empfangsschaltung 22 zwischengespeichert und dann an den Eingang der Empfangssignalverarbeitungsschaltung 24, welche einen Digitalexpander 54, ein Empfangsfilter 56, eine Verstärkungseinstellschaltung 58, ein Entzerrfilter (ADC-Filter) 60, 35 ein Paar Tiefpassinterpolatoren 62 und 64 und ein Impedanzfilter 66 enthält, weitergeleitet.

Der Digitalexpander 54 wird durch den Anschluss 57 von der Eingabe/Ausgabesteuerung 30 gesteuert, um entweder einen ji-Code oder einen A-Code zu wählen und ihn in einen 40 12- oder 13-Bit linearen Code umzuwandeln in umgekehrter Weise wie dies auch im Sendepfad geschieht. Die Eingangsabtastrate beträgt 8 kHz.

Im Empfangspfad ist das Empfangsfilter 56, das herkömmlicherweise ein 8-kHz-Signal unter Verwendung einer 45 Tiefpassfiltertechnologie filtern und die durch eine niedrige Abtastrate verursachte Verzerrung kompensieren muss, so einfach wie möglich gestaltet.

Diese Verzerrung ist als (sinX/X)-Verzerrung bekannt und verursacht eine Dämpfung der Signale, wenn die Signalfre-50 quenz annähernd der Abtastfrequenz entspricht. Zum Beispiel hat ein 3,5-kHz-Signal in einem 3-kHz-Abtastsystem ungefähr 2 bis 2,5 dB Dämpfung,welche ausgeglichen werden muss.

Bei Verwendung einer verbesserten Digital-Filtertechno-55 logie kann die Abtastrate erhöht, d.h. eine Abtastrate von 256 kHz (oder 128 kHz) erreicht werden. Bei einer höheren Abtastrate ergeben sich zwei Vorteile. Erstens ist die (sinX/X)-Verzerrung stark reduziert. Tatsächlich wird sie soweit reduziert, dass keine Korrektur mehr erforderlich ist. 60 Zweitens ist die Abtastfrequenz die einzige Frequenz, welche neben dem Sprachband unterhalb von 4-khz vorhanden ist.

Je höher die Abtastfrequenz, desto leichter ist das Empfangsfilter 56 wegen der grösseren Frequenzdifferenz vom Durchlassband zum Sperrbereich des Filters zu bauen. 65 Das Filtern wird unter Verwendung von drei Filtern 56,62 und 64 durchgeführt. Das Empfangsfilter 56 ist ein Tiefpassfilter ähnlich dem Sendefilter 50 und läuft mit 16 kHz, während der Hochpassteil des Filters 50 mit 8 kHz läuft. Das

5

656268

Filter 56 empfängt ein 8-kHz-Signal, aber gibt ein 16-kHz-Signal aus. Es muss deshalb eine beträchtliche Dämpfung im Frequenzband zwischen 4,6 kHz und 8 kHz besitzen, um die 8-kHz-Frequenz zu unterdrücken, die infolge der Abtastrate vorhanden ist. Während das Sendefilter 50 sowohl ein Tief-pass- als auch ein Hochpassfilter ist, ist das Empfangsfilter 56 nur ein Tiefpassfilter.

Der Grund für die Tief- und Hochpasskomponenten im Sendekreis und für nur eine Tiefpasskomponente im Empfangskreis liegt darin, dass es im Sendepfad sehr leicht ist, 60-Hz- bzw. 50-Hz-Signale von Netzleitungen in Telefonleitungen einzukoppeln.

Das Ausgangssignal des Filters 56 durchläuft den Verstärkungseinstellkreis 58 und das Entzerrfilter 60, welche beide nachstehend näher beschrieben werden.

Der erste Tiefpassinterpolationsschaltkreis 62 empfängt ein 16-kHz-Eingangssignal vom Kreis 58 und erzeugt ein 32-kHz-Ausgangssignal. Der zweite Tiefpassinterpolations-schaltkreis 64 erzeugt ein 256-kHz- oder 128-kHz-Signal. Die Schaltkreise 62 und 64 dienen hauptsächlich dem Filtern der Hochfrequenzkomponenten. Das Verhalten dieser Kreise ist nicht vollkommen flach im Durchlassband, kann aber durch das Filter 56 ausgeglichen werden. Entsprechend ist das Filter 56 mit einem Ausgleichsschaltnetz versehen, das die durch die Filter 62 und 64 hervorgerufene Dämpfung kompensiert.

Das Ausgangssignal des Filters 64 wird dann in den D/A-Wandler 26 eingespeist, welcher dann die analogen Signale durch das Ausgangsfilter 28 leitet. In Telefonsystemen müssen die Hochfrequenzkomponenten eines Signals von den Tieffrequenzkomponenten dieses Signals mindestens einen Störabstand von 28 dB haben, damit theoretisch kein Nachfilter oder Glättungsfilter mehr erforderlich ist. Jedoch wird im vorliegenden System das Filter 28 aus Sicherheitsgründen beibehalten.

Digitalfilter sind komplexe, arithmetische Prozessoren, die der Filtergleichung

(1) Yi =

ao + ai z"1 + a.2 z-2 +... anz~2

1 + biz-1 + b2z-2 + ... bmZ~m

Xi gehorchen, in welcher Xi der Eingangsabtastwert und Yi der Ausgangsabtastwert ist.

In Fig. 2 ist ein Nichtrekursivfilter (FIR-Filter) mit 8 Abgriffen schematisch veranschaulicht, welches sieben Speicher 68, acht Multipliziereinheiten 69 und sieben Addiereinheiten 70 umfasst. In vorteilhafter Weise verwirklicht diese Schaltung ein Filter, der durch die Gleichung

(2) Yo = AoXo + AiX-i + A2 X-2 +... + A7X-7

dargestellten Formel, in welcher die Begriffe Ao bis Ai die Abgriffskoeffizienten darstellen, die in die Multiplizierer 69 eingegeben wurden, während die Begriffe Xo bis X7 die vorliegenden und die verzögerten Eingangswerte von X darstellen, die mit den entsprechenden Abgriffskoeffizienten zu multiplizieren sind. Das gezeigte Gerät mit Abgriffen ist stabil,

weil es keine Rückkoppelung hat und der Ausgangswert nur eine Funktion einer vorausgehenden Gruppe von Eingangswerten ist.

In Figur 3 ist ein Rekursivfilter (IIR-Filter) in einfacher Form dargestellt, das auch als Rekursivfilter zweiter Ordnung bezeichnet wird und zwei Speicher 71, vier Addiereinheiten 72 und vier Multipliziereinheiten 73 umfasst. Diese Schaltung kann verwendet werden, um schematisch ein Filter der Gleichung

(3) Yo = Xo + Ao X-i + Ai X-2 + Bo X-i + B1X-2

darzustellen. Sie ist geeignet für die Benutzung als Tiefpassfilter. Im allgemeinen hat dieses Filter, das viel effizienter als das FIR-Filter mit nur zwei Speichern ist, ein schnelleres Übertragungsverhalten.

s In Figur 4 ist ein IIR-Filter in gekoppelter Form schematisch dargestellt. Diese Schaltung ist geeignet zur Benutzung als Hochpassfilter mit der Gleichung

(4) Yo = Xo + (Ai - Bo) X"-i + Ao X'-i 10 worin X'o =Xo+BiX'-i-BoX"-i und Xo" = BoX'-i + Bi X"-i ist.

Man bemerke, dass dieses Filter zwei Speicher 74, sechs Multipliziereinheiten 75 und fünf Addierer 76 umfasst. ls Ein Filter kann als nichtrekursiv (FIR-Filter) definiert werden, wenn in der Gleichung (1) alle bi = 0 sind. Andernfalls wird es als rekursiv (IIR-Filter) bezeichnet. IIR-Filter sind in der Regel effizienter, da eine gegebene Filtercharakteristik mit weniger Koeffizienten verwirklicht werden kann. 20 Die grundlegenden Gesichtspunkte beim Vergleichen der Vorteile mehrerer Filter sind die Gesamtanzahl von Multiplikationen und Additionen je Sekunde, die Gesamtmenge an Speicherplätzen, die benötigt wird, um Eingangs- und Ausgangsabtastwerte (RAM) zu speichern, sowie das Gesamt-2s speichervermögen, das erforderlich ist, um die Koeffizienten (ROM) zu speichern.

Zwecks maximaler Leistungsfähigkeit sollten die Filter mit einer möglichst niedrigen Abtastrate betrieben werden. Diese Feststellung gilt sowohl für FIR- als auch für IIR-Filter. IIR-30 Filter erfordern mehr Koeffizienten, um ein Filter mit höherer Abtastrate zu verwirklichen. In der Tat wird die Zahl der Koeffizienten ungefähr verdoppelt, wenn sich die Abtastrate verdoppelt. Daher wächst mit steigender Abtastrate die Menge an RAM und ROM linear an, während die arithme-35 tische Rate mit dem Quadrat der Abtastrate wächst. FIR-Filter erfordern beim Anwachsen der Abtastrate nicht mehr Koeffizienten, sondern erfordern längere Wörter, so dass die Rechenoperationen mehr Zeit beanspruchen und die Rechenrate mit der Abtastrate wächst.

40 Die richtige Auswahl der Bauweise des Systems liegt darin, zu versuchen, die Abtastrate des Systems durch Verwendung eines Tiefpassfilters, dessen Sperrbereich bei einer viel tieferen Frequenz als Fs/2 beginnt, herabzusetzen. Wenn, z.B. ein Tiefpassfilter alle Frequenzkomponenten unter Fs/16 ent-45 fernt, dann kann der Ausgang des Filters durch ein System mit einer Abtastrate von Fs/8, d.h. 2 x Fs/16 beschrieben werden. Das Herabsetzen der Abtastrate wird durch Verwendung jedes achten Ausgangs des Filters erreicht. Man beachte, dass bei einem interpolierenden A/D-Wandler die so Daten der interessierenden Frequenz 32mal bis 64mal abgetastet werden, so dass das zur Begrenzung des Signals auf Fs/16 erforderliche Filter immer noch verhältnismässig einfach ist. Bei einer Anwendung nach Art eines Telefons kann die Abtastrate durch ein Tiefpassfilter, dessen Sperrbe-55 reich bei 16 kHz beginnt, von 512 kHz auf 32 kHz herabgesetzt werden. Weil das Durchlassband bei 3,4 kHz endet, ist dieses Filter viel einfacher als das Filter, das erforderlich wäre, um eigentliche Tiefpassfilterfunktionen durchzuführen.

60 Das Tiefpassfilter wird am wirksamsten als FIR-Filter ausgeführt. Diese Schlussfolgerung basiert auf der folgenden Überlegung: Ein als Frequenzreduktionsfilter verwendetes IIR-Filter muss bei der Abtastrate operieren, Resultate bei der anfänglichen Abtastrate ausrechnen und dann sieben der 6s acht Resultate wegwerfen. Alle Resultate müssen jedoch zunächst ausgerechnet werden, da jedes Resultat zum Ausrechnen des nächsten Resultats benötigt wird. Das Tiefpassfilter kann jedoch ein Filter zweiter Ordnung sein, erfordert

656268

dann aber alle 4 jxsec fünf Multiplikationen und fünf Additionen, oder aber, in anderen Worten, eine Multiplizierfrequenz von 2,5 MHz und eine Addierfrequenz von 2 MHz. Ein FIR-Filter muss nur jedes achte Resultat ausrechnen. Es muss nicht die sieben unbenutzten Resultate ausrechnen, da sie beim Ausrechnen künftiger Abtastwerte nicht benötigt werden. Ein 20-Koeffizienten-Filter kann verwirklicht werden, welches 20 Multipliziererund 10 Addierer bei 32 kHz erfordert. Die Multiplizierfrequenz wird auf 1,28 Hz reduziert und die Addierfrequenz ist 1,204 kHz. Weiter kann auch gezeigt werden, dass die erforderliche Speichermenge vergleichbar ist und das FIR-Filter kann mit einer einfachen Serienaddierstruktur verwirklicht werden, um Hardware zu sparen.

In der bevorzugten Ausführungsform des in Fig. 1 generell gezeigten Geräts umfasst das Frequenzreduktionsfilter 40 ein 4-Abgriff-FIR-Filter und zwei 3-Abgriff-FIR-Filter, von denen das erste das 512-kHz-Signal auf 128 kHz, das zweite das 128-kHz-Signal auf 64 kHz und das dritte das 64-kHz-Signal auf 32 kHz reduziert. Das zweite Frequenzreduktionsfilter 42 ist als 5-Abgriff-FIR-Filter ausgeführt, das das 32-kHz-Signal auf 16 kHz reduziert, und das Entzerrfilter 46 ist ein 8-Abgriff-FIR-Filter. Das Verstärkungseinstellfilter 48 ist ein Einzelabgriff-FIR-Filter, das Sendefilter 50 ist ein 3-Abgriff-IIR-Filter, welches zwei Tiefpassfilter herkömmlicher Form und ein Hochpassfilter der gekoppelten Form umfasst. Das Sendefilter reduziert das 16-kHz-Signal auf 8 kHz. Das Ausgleichsfilter 44 ist ein 8-Abgriff-FIR-Filter.

Das System gestattet sowohl dem hereinkommenden Sprachsignal als auch einem Teil des abgehenden Signals, in das Eingangsfilter 14 zu fliessen. Aber da das erzeugte abgehende Signal ebenso wie die von ihm benötigte Zeit, um durch das System zurückzukehren, bekannt sind, kann das Ausgleichsfilter 44 dazu verwendet werden, ein Löschsignal zu erzeugen, das in den Sendepfad bei 45 eingegeben wird und so das zurückgekommene Signal löscht. Der Benutzer kann die Leitungscharakteristik bestimmen und das Filter 44 programmieren, um den richtigen Ausgleich zu liefern. Da das Filter 44 in digitaler Form programmierbar ist, kann eine Löschung sehr exakt durchgeführt werden.

Das Empfangsfilter 56 umfasst zwei einfache IIR-Tief-passfilter, die das empfangene Signal von 8 kHz auf 16 kHz erhöhen. Das Verstärkungseinstellfilter 58 ist ein Einzelabgriff-FIR-Filter, das Entzerrfilter 60 ist ein 8-Abgriff-FIR-Filter und der Tiefpassinterpolator 62 ist ein 5-Abgriff-FIR-Filter, welches das 16-kHz-Signal aus Filter 60 auf 32 kHz erhöht. Der zweite Tiefpassinterpolator 64 umfasst drei 3-Abgriff-FIR-Filter, welche das 32-kHz-Signal auf 64 kHz, 128 kHz bzw. 512 kHz erhöhen.

Das Impedanzfilter 66 ist ein 4- oder 8-Abgriff-FIR-Filter, das verwendet wird, um die Anpassung der Leitungscharakteristiken zu erreichen. Das Impedanzfilter 66 kann insbesondere dazu verwendet werden, die Eingangsimpedanz des Systems, wie sie an der Zweidraht-Systemeingangspforte auftritt, zu modifzieren. Das Filter 66 rückkoppelt in wirksamer Weise die bei der Eingangspforte erzeugte Spannung und speist diese in das eingehende Signal ein. Wenn dies mit angemessener Amplitude und Polarität ausgeführt wird, kann der Wert der wirksamen Eingangsimpedanz so geändert werden, dass er der charakteristischen Impedanz der Telefonleitung angepasstist. Eine Steuerung des Impedanzfilters 66 ermöglicht so ein Unterdrücken von Leitungsreflektionen und eine Anpassung an verschiedene Eingangsleitungen. Jedoch macht das Modifizieren der Eingangsimpedanz die Verstärkung des Systems frequenzempfindlich. Dagegen können aber die Entzerrfilter 46 und 60 so programmiert werden,

dass jede solche durch Gebrauch des Filters 66 erzeugte Abschwächungsverzerrung kompensiert wird.

Eine Testschleife 67 ist vorgesehen, um ein Testen entweder des Geräts oder der Leitung zu gestatten und kann dazu verwendet werden, die Auswahl der Koeffizienten für die verschiedenen Filter zu vereinfachen.

DieTeilnehmerleitungssprachverarbeitungsschaltung (SLAC) umfasst auch eine Steuerschnittstelle 32 mit einem digitalen Steuercomputer zum Programmieren einer Anzahl von Funktionen auf dem Gerät. Die Schnittstelle hat eine Seriensteuersammelschiene 33, die verwendet wird, um sowohl die Übertragungs- und Steuerzeitschlitze für die SLAC zu programmieren als auch die Übertragungs- und Empfangsverstärkung des Geräts festzusetzen.

Die SLAC umfasst folgende Zeitsteuerungseingänge: einen Datentakt DCLK, einen Dateneingang DIN, einen Datenausgang DOUT, einen Bausteinwähler CS, einen Haupttakt MCLIC, einen Sende- und Empfangstakt CLKX und CLKR, einen Sende- und Empfangssynchronisationsimpuls FSXund FSRund ein Zeitschlitzstroboskop TSC.

Unter Verwendung der Seriensteuersammelschiene 33 wird Sende- und Empfangszeitschlitzinformation in das Gerät programmiert, um festzulegen, wann es Daten senden oder empfangen soll; Koeffizienten für das Impedanzfilter 66, das Ausgleichsfilter 44 und die Entzerrfilter 46 und 60 werden alle Byte für Byte einprogrammiert. Die Sende- und Empfangsverstärkungskoeffizienten werden ebenfalls einprogrammiert. Alle diese Daten können wieder auf der DOUT-Leitung der Sammelschiene 33 unter geeigneter Steuerung abgerufen werden. Zusätzlich kann das Gerät unter Verwendung der Sammelschiene 33 für spezielle Konfigurationen programmiert werden. So kann das Gerät beispielsweise für einen Betrieb unter Verwendung des ji-Codes, des A-Codes oder einer linearen Codierung ausgelegt werden.

In der Figur 5 ist ein schematisches Blockschaltbild gezeigt, welches eine vereinfachte Version eines vorbekannten interpolierenden A/D-Wandlers veranschaulicht. In der Verschlüsselungsschleife wird eine negative Rückkoppe-lung verwendet, um die durchschnittliche Spannungsdifferenz zwischen dem Analogeingang x(t) und seiner quantisierten Darstellung q(t) auf ein Minimum zu verringern. Die Differenz zwischen x(t) und q(t) wird integriert und mit der Momentandifferenz zwischen x(t) und q(t) durch den integrierenden Verstärker 77 summiert, und die Polarität des Resultats wird von einem Komparator 78 aufgenommen. Der Ausgang des Komparators 78 wird in eine Schiebesteuerlogik 79 eingespeist, die ein Anwachsen oder eine Abnahme des von einem Digital-Analog-Wandler 80 erzeugten quantisierten Signals q(t) anweist. In der bevorzugten Ausführungsform umfasst die Logik 79 ein in zwei Richtungen arbeitendes 8-Bit-Schieberegister. Die Polarität der Quantisierung wird auch durch die Logik 79 überwacht und ein Vorzeichenbit SB wird auf die Leitung 81 ausgegeben.

Obwohl der vorstehend beschriebene interpolierende A/D-Wandler als auch andere vorveröffentlichte Wandler in einem System nach der vorliegenden Erfindung verwendet werden können, haben solche Wandler mehrere Nachteile. Da der Komparatorausgang bei der Frequenz Fs abgetastet und auch zur Steuerung des Schieberegisters verwendet wird, um den neuen quantisierten Ausgang zu bestimmen, muss sich der D/A-Wandlerausgang bei jeder Abtastung ändern, weil der 1-Bit-Code nur zwei Zustände erlaubt und keinen Zustand gestattet, in welchem der D/A-Wandlerausgang konstant bleibt. Insbesondere erlaubt die Schieberegistersteuerung nur D/A-Wandlereingänge, die 0, ±00000001, ±00000011, ±00000111, ±00001111, ±00011111,

±00111111, ±01111111 oder ±11111111 sind. Die Schieberegistersteuerung erlaubt nur 17 Stufen im System, z.B. 8 positive Stufen, 8 negative Stufen und Null. Die Rückkoppe-lungsschleife veranlasst den A/D-Wandler zu versuchen, den

6

s

10

15

20

25

30

35

40

45

50

55

60

65

656 268

Integratorausgang so gegen Null hin herabzusetzen, dass das Integral von q(t) versuchen wird, dem Integral von x(t) gleichzuwerden.

Für Gleichstromeingangssignale mit der richtigen, durch den Widerstand R und den Kondensator C eingestellten Dämpfung wird das System einen Kurvenverlauf wie den in Fig. 6a gezeigten erzeugen, der eine 3-Stufenoszillation um das Eingangssignal herum darstellt.

Alle bekannten Systeme weisen viele Probleme auf, deren Gründe nunmehr zusammen mit geeigneten Lösungsvorschlägen besprochen werden sollen.

1. Frequenzabhängige Verstärkung

Mit Bezug auf dieses Problem sind die Abtastrate und die Anzahl der Stufen im Rechner die grundlegenden Systemparameter. Beim Ansteigen der Eingangsfrequenz hat das System mehr Mühe, dem Signal zu folgen, wie in Figuren 7a und 7b gezeigt ist. Wie aus Fig. 7a ersichtlich, folgt das System dem Signal ziemlich genau im Bereich von 250 Hz. Erhöht sich die Frequenz jedoch auf 4 kHz, so verschlechtert sich die Fähigkeit des Systems, dem Signal zu folgen, wie in Fig. 7b dargestellt ist. Damit ein Signal vom höchsten Pluswert der Skala zum tiefsten Minuswert gelangt, wird eine Zeit von (2M-1) T benötigt, und die maximale Frequenz bei voller Amplitude, die das System erzeugen kann, beträgt Fs/30. Jedoch werden in der Nähe dieser Frequenzen Fehler erzeugt. Schon bei niedrigeren Frequenzen ist die Signalerzeugung von Bedeutung. Eine frequenzabhängige Verstärkung kann durch Messen der Ausgangskomponente des A/D-Wandlers bei der Eingangssignalfrequenz festgestellt werden, und die Ergebnisse bei einer Abtastrate von 256 kHz und einem Achtstufensystem sind in Fig. 8 gezeigt. Durch Erhöhung der Abtastrate auf 512 kHz wird das Ergebnis bei niederen Frequenzen verbessert, aber frequenzabhängige Verstärkungen treten auch noch bei höheren Frequenzen auf. Dies kann im System bedeutende Probleme hervorrufen, wenn es nicht korrigiert wird.

2. Gleichstromsignale sind als Funktion der Abtastrate begrenzt

Eine begrenzte Gleichstrom-Auflösung ist die Folge einer Differenz, dem Durchschnittswert von Stufen und der Anzahl von Abtastungen. Die Dreistufenschwingungskurve in Fig. 6a kann mittels eines Zweistufenoszillators bei Fs/2 ersetzt werden, wie dies Fig. 6b zeigt. Die beiden Stufen sind entsprechend dem Verhältnis 2:1 von der Abszisse entfernt, und die Auflösung wird durch den Durchschnittswert der Abtastungsanzahl bestimmt. Bei den vorgeschlagenen Lösungswegen werden 16 Abtastwerte ermittelt, so dass die Auflösung des Signals annähernd dem Verhältnis von 1:32 entspricht und damit ähnlich der durch Anwendung des p.-Codes oder des A-Codes erhaltenen Auflösung ist. Eine höhere Abtastrate, z.B. von 512 kHz würde es erlauben, den Durchschnitt aus der doppelten Anzahl von Abtastwerten zu bilden und damit eine höhere Auflösung, nämlich 1:64, gestatten. Die Auflösung dieser Systeme kann durch l:(Fs/Fout) wiedergegeben werden, worin Fout die Ausgangsabtastrate bedeutet.

3. Die Dynamik ist als Funktion der Abtastrate beschränkt

Eine begrenzte Dynamik ist ein der begrenzten Auflösung

ähnliches Problem. Die Dynamik ist das Verhältnis der kleinsten aufgelösten Stufe zur grössten. Die kleinste aufgelöste Stufe liegt nahe Null und ist gleich Xo(Fout/Fs), worin Xo gleich dem Ausgang für den Code 0000000 ist. Die höchste Stufe ist 2MXo, worin M die Anzahl der (positiven und negativen) Stufen im A/D-Wandler bedeutet. Die Dynamik ist daher 2wFs/Fout und kann erhöht werden, indem entweder M

oder Fs erhöht wird. Wird jedoch M erhöht ohne Fs zu verändern, so wird die Frequenz, bei der Probleme des Nichtfol-gens der Frequenz auftreten, erniedrigt.

s 4. Begrenzte Leistungsfähigkeit bei Hochfrequenzsignalen Wenn Hochfrequenzsignale auf den Wandler gegeben werden, denen er nicht folgen kann, so droht die Ausgabe zusammenzubrechen und gegenüber der Eingabe um 180° ausser Phase zu geraten. Unter manchen Umständen werden io auch Signale innerhalb des Bandes (niedriger Frequenz) durch das Nichtfolgen der Frequenz erzeugt, die weniger als -30 dB unter der Eingangsstufe liegen.

5. Ausserbandsignale, die Komponenten von ls Inbandsignalen erzeugen

Das in der vorstehend beschriebenen Schaltung verwendete mittelnde Digitalfilter stellt nicht die optimale Anordnung dar, weil es nicht alle Ausserbandsignale angemessen ausfiltert und die Faltung von Ausserbandsignalen in das 20 Durchlassband verursachen kann. Ausserbandsignale werden nicht nur durch Eingabesignale ausserhalb des Bandes hervorgerufen, sondern auch durch die A/D-Umschaltung bei der hohen Abtastrate von 256 kHz oder 512 kHz. Signale zwischen 4 und 8 kHz werden nicht 25 zufriedenstellend gedämpft und werden in das Durchlassband zurückgefaltet (unter Annahme eines Durchlassbandes von 0 bis 3,4 kHz). Signale nahe 12 kHz werden gleichfalls in das Durchlassband zurückgefaltet mit einer Dämpfung von nur -13 dB. Daher verlangt dieser A/D-Wandler ein Präzi-30 sions-Vorfilter um für die Sprachbandsignalverarbeitung verwendbar zu sein.

Der A/D-Wandler erzeugt Ausserbandsignale im Bereich von -20 bis -50 dB unterhalb der Eingangsstufe und einige dieser Signale werden mit einer Dämpfung von weniger als 35 -30 dB zurückgefaltet und erhöhen das Rauschen im Band. Sie können auch das Signal/Rausch-Verhältnis des Systems erhöhen. Der Interpolator mit einem mittelnden Filter für eine Eingangsfrequenz von 512 kHz und eine Ausgangsfrequenz von 32 kHz weist eine bessere Arbeitsleistung auf. 40 Dieses Filter verlangt ein nachfolgendes komplexes Filtern, aber es erübrigt alles vorangehende Filtern ausser einem einfachen Vorfilter.

Signale, die in die Bänder von 32 bis 36 kHz, 60 bis 68 kHz usw. fallen, falten immer noch direkt in das Durchlassband 45 zurück, und in diesen Bändern ist mehr Dämpfung erwünscht.

Was nun Fig. 9 angeht, so illustriert diese eine Verbesserung gegenüber dem in Fig. 5 gezeigten A/D-Wandler. Der innerhalb der gestrichelten Linie 90 eingeschlossene Teil der so Schaltung entspricht im wesentlichen dem Schaltbild von Fig. 5, wenn auch in etwas vereinfachter Form. Gemäss der vorliegenden Erfindung sind nun ein zweiter Komparator 91, ein Flip-flop 92 und eine zusätzliche Steuerlogikschaltung 93 hinzugefügt worden, um einen 2-Bit-Code an Stelle des durch 55 die Ausführungsform nach Fig. 2 entwickelten 1-Bit-Codes zu erzeugen, und schliesslich wurde eine digitale Nullabgleichschaltung 94 hinzugefügt, um an den Verstärker 77 eine Verschiebungsspannung anzulegen.

Der zusätzliche Komparator 91 wird benutzt, um die 60 Momentan-Differenz zwischen dem Eingangswert x(t) und dem quantisierten Ausgangswert q(t) abzutasten. Der Dämpfungswiderstand R wird nicht länger benötigt und ist als durch die Leitung 95 kurzgeschlossen dargestellt. Infolgedessen vergleicht der Komparator 78 nur das Integral des 65 Deltasignals [x(t) - q(t)]. Das Zweikomparatorensystem weist kein Überschwingen oder Unterschwingen über bzw. unter eine gegebene Stufe auf und benötigt keine analoge Dämpfung.

656268

Bei Verwendung nur eines Komparators waren nur zwei neue Zustände möglich, eine Erhöhung oder Erniedrigung eines gegebenen Wertes. Mit zwei Komparatoren ist es nun möglich, für q(t) vier neue Zustände zu erreichen. Die Mehrzustände können in einer Zunahme (oder Abnahme) um einen grösseren (oder geringeren) Betrag oder im Verbleiben in einem unveränderten Zustand bestehen. Im vorliegenden System verursacht jeder Mehrzustand, dass der Ausgangswert konstant bleibt. Die Befähigung des Verbleibens auf einer bestimmten Stufe stellt sicher, dass das System für eine Gleichstromeingangsspannung zwischen denjenigen beiden Stufen, die den Eingang einklammern, entsprechend der Abtastrate oszilliert. Dies stellt gegenüber dem Einkompara-torsystem eine Verbesserung dar, welche, wie in Fig. 6b gezeigt, nur zu einer Zweistufenoszillation entsprechend der halben Abtastrate reduziert werden kann. Der zweite Komparator liefert eine wirksame Verdoppelung der Information (für Gleichstromsignale) sowie 6-dB-mal mehr Dynamik und 6-dB-mal mehr Auflösung ohne Erhöhung der Abtastrate oder der Anzahl der Stufen.

Auch liefert der zweite Komparator ein zusätzliches 2,5-dB-faches an dynamischem Bereich, indem er gestattet, dass die Signale im D/A-Wandler 76 2,5-dB-mal so niedrig sein können. Das Einkomparatorsystem erfordert, dass der maximale Ausgangswert des D/A-Wandlers vier Drittel der maximalen Eingangsstufe beträgt, da diese Stufen durch das zwischen 11111111 (VinmaxX 4/3) und 01111111 (VinmaxX 2/3) oszillierende System dargestellt wird, das Zweikomparatorsy-stem kann den Ausgangs wert bei 11111111 auf dem Wert Vinmax halten, und daher kann es bei dem gleichen vollen Skalenbereich Stufen verwenden, die nur 3/4 derjenigen des Ein-komparatorsystems betragen. Dies gestattet 2,5 dB mehr an dynamischem Bereich. Dabei muss jedoch die digitale Signalverarbeitung für die Verwendung des Zweikomparatorsy-stems abgeändert werden. So können nicht mehr jeweils zwei Abtastwerte durch Verwenden des Digitalcodes der niedrigeren Ablesung gemittel werden; vielmehr muss die Mittelwertbildung (oder ein anderer Signalverarbeitungsalgorithmus) auf alle Abtastwerte angewandt werden.

Die Nullabgleichsschaltung 94 umfasst einen D/A-Wandler 96 und ein Paar von 6-Bit-auf/ab-Zählern 97 und 98. Die Zähler integrieren den Vorzeichen-Bit der Frequenz von 8 kHz, die im Sendefilter 50 vor seinem Hochpassfilterabschnitt entwickelt und über Leitung 99 rückgekoppelt wird. Existiert im System eine Verschiebung (offset), so zählen die Zähler 97 und 98 aufwärts oder abwärts bis der in den D/A-Wandler 96 gelieferte 6-Bit-Code den Wandler veranlasst, eine für den Eingang des Verstärkers 70 geeignete Ausgabestufe zu entwickeln, die die Verschiebung kompensiert. Hiernachbleibt die Anzahl von + Vorzeichen-Bits und - Vorzeichen-Bits die gleiche, und der Zähler 97 kippt nur vor und zurück. Die niedrigeren sechs Bits im Zähler 98 werden als Dämpfungs-Bits verwendet, um die Frequenz jedes Kippens unter das Durchlassband des Systems zu reduzieren, so dass, falls ein Kippen auftritt, dies mit niedriger Frequenz erfolgt und durch das nachfolgende Hochpassfilter des Sendefilters ausgefiltert wird.

Eine weitere unabhängige Verbesserung des Systems ist in Fig. 10 wiedergegeben und verwendet eine Anpassungsmethode zur Steuerung des Schiebevorgangs, um die Verwendung mehrerer Stufen zur Erzielung eines grösseren dynamischen Bereichs zu gestatten, aber unnötige Stufen zwecks eines verbesserten Frequenzganges auszuscheiden. Neben den bereits in der Ausführungsform nach Fig. 9 vorhandenen Komponenten umfasst die Ausführungsform nach Fig. 10 ein Spitzenwert-Register 100, einen Komparator 102, einen Sub-traktor 104 und einen Komparator 106. Der Anpassungsalgorithmus basiert auf der Tatsache, dass das System Hochamplitudensignalen bei ansteigender Frequenz nicht mehr folgen kann, da es hierbei auf Schwierigkeiten stösst. Das Hauptproblem tritt dabei beim Durchgang des Signals durch Null auf, wo der Grössenwandler viele Signale auf niedriger Stufe aufweist und der Eingang sich mit maximaler Geschwindigkeit ändert. Dieses Problem ist in Fig. 7b veranschaulicht.

Die Stufen nahe Null enthalten begrenzte Information für Wechselstromsignale mit grosser Amplitude und falls sie entfernt werden können, wird die Systemgenauigkeit auch nicht in nennenswerter Weise herabgesetzt. Der adaptive Algorithmus liest die Spitzengrösse während jeder Schwingung ab und entfernt eine geeignete Anzahl Stufen um Null, um es dem System zu ermöglichen, dem Eingangssignal zu folgen. Insbesondere wird im Spitzenwertregister 100 der Spitzenwert des quantisierten Signals im Register 98 gespeichert und der gespeicherte Spitzenwert mit dem Messwert durch den Komparator 102 verglichen. Gleichzeitig wird der Messwert auch vom Spitzenwert durch den Subtraktor 104 subtrahiert und die Differenz mit einem Bezugseingang im Komparator 106 bei 108 verglichen. Indessen ist der Subtraktorausgang nicht einfach die Differenz zwischen den beiden Eingängen, sondern vielmehr die Differenz zwischen der Anzahl von Einsen an jedem der beiden Eingänge A und B.

Die durch den Komparator 106 entwickelte Ausgabe verursacht die Änderung des Vorzeichen-Bits (SB). Während der quantisierte Wert sich Null nähert, werden die Stufen um Null durch Überspringen derselben und Änderung des Vorzeichen-Bits entfernt. Diejenige Stufe, bei der der Vorzeichen-Bit geändert wird, wird durch die Spitzenstufe bestimmt. In der dargestellten Adaptation befindet sich die entsprechende Ebene, in der der SB geändert wird, um fünf Stufen unter dem Signalspitzenwert (es sei denn, die Spitzenstufe wäre 00001111 oder niedriger, in welchem Falle die Adaptation wieder in normale Operation umgekehrt wird) und entfernt eine verschiedene Anzahl von Stufen abhängig von der Eingangsamplitude unter Beibehaltung von zehn aktiven Stufen.

Der Spitzenwert muss in der Lage sein, bei Änderung der Signalstufe abzuklingen. Dies kann auf zahlreichen Wegen erreicht werden, so z.B. durch

(a) Reduzieren einer Stufe bei jedem Nulldurchgang.

(b) Reduzieren der Stufe, wenn eine bestimmte Stufe in einem festen Zeitabschnitt nicht erreicht wird (wie z.B.

125 usec in einem Pulscodemodulations-System (PCM) mit Endausgang).

(c) Reduzieren der Stufe mit einer festgesetzten periodischen Wiederholung.

Die gegenwärtig benutzte und in Fig. 11 dargestellte Durchführung reduziert die Spitzenstufe bei jedem Nulldurchgang. Diese Anpassungspraxis reduziert die Anzahl der aktiven Stufen von 17 auf 10, und die Höchstfrequenz, die noch verfolgt werden kann, wird von Fs/32 auf Fs/18 erhöht. Dafür muss nur ein sehr geringfügiges Anwachsen des Signal/Quantisierungs-Rauschens für Wechselstromsignale in Kauf genommen werden. Das erhöhte Rauschen ist eine Folge des Entfernens der Stufen um Null. Doch stellen die entfernten Stufen nur Signale dar, die weniger als 1% der Periode einer Vorzeichenwelle darstellen und die Erhöhung des Signal/Rausch-Verhältnisses ist minimal.

Die frequenzabhängige Verstärkungscharakteristik wird ebenfalls modifiziert und ihre Frequenz angehoben mit sehr viel weniger Wirkung auf die Niederfrequenzsignale, wie in Fig. 8 gezeigt ist. Figuren 7b und 11 zeigen das Ansprechen auf ein 0 dB 4-kHz-Signal mit bzw. ohne Anpassung. Dieses Schema ergibt Vorteile beim Frequenzgang ohne ein

8

5

10

15

20

25

30

35

40

45

50

55

60

65

656268

Anwachsen der Abtastrate und ohne echte Nachteile des Übertragungsverhaltens, insbesondere im dynamischen Bereich, Auflösung und Signal/Rausch-Verhältnis.

Das Anpassungsschaltschema gestattet, den dynamischen Bereich des Systems zu erhöhen, ohne dass der Frequenzgang beeinträchtigt wird.

Der in Fig. 5 dargestellte D/A-Wandler benutzt 17 Stufen und besitzt gerade einen hinreichend grossen Dynamikbereich und eine geniigénde Auflösung für seine praktische Anwendung. Er kann nur durch eine Erhöhung der Abtastrate und/oder durch Hinzufügen von mehr Stufen vergrös-sert werden. Jedoch würde das Hinzufügen weiterer Stufen eine höhere Abtastrate erfordern, da die Frequenzgangcharakteristik andernfalls nicht akzeptabel wäre. Mit dem in Fig. 10 gezeigten Anpassungsschaltschema können mehr Stufen um Null hinzugefügt werden, ohne den Frequenzgang zu beinträchtigen, denn sie werden nur für sehr niedrige Signale benutzt.

Ein System,welches einen 10-Bit-D/A-Wandler mit 21 Stufen von 0000000000bis ±1111111111 verwendet, würde auch nur die fünf höchsten Stufen, wie durch das Spitzenregister angezeigt, verwenden und würde ein zusätzliches 12-dB-faches an dynamischem Bereich aufweisen, da die niedrigste Stufe nun eine Vinmin an Stelle einer Vinmax/256 sein würde. Die hinzugefügten Stufen würden in der Nähe von Null liegen, da die Höchststufe immer gleich Vinmax (oder 4/3 Vinmax, wenn nur ein Komparator benutzt wird) sein wurde. Die Anzahl von Stufen nahe Null, die hinzugefügt werden kann, ist durch das Rauschen des Systems begrenzt, und solange dieselbe relative Genauigkeit aller D/A-Wandler-stufen vorliegt, ist die Systemleistung so ausgedehnt, dass sie ein weiteres 12-dB-faches an dynamischem Bereich deckt.

Figur 12 zeigt die Signal/Rausch-Verhältnisse für 17-Stufen- und 21-Stufensysteme unter Verwendung des adaptiven Algorithmuses.

Der vorstehend beschriebene Anpassungsalgorithmus verbessert den Frequenzgang und den Dynamikbereich bei einer gegebenen Abtastrate. Er arbeitet nur beim Höchstwert des Eingangsignals, und zwar in gleicher Weise frequenzunabhängig.

Ein weiterer Zusatz gestattet dem System, die auf der Eingangsfrequenz beruhende Adaptation zu modifizieren.

Dieser Zusatz spricht an, wenn die Eingangsfrequenz eine Frequenz überschreitet, bei der der A/D-Wandler den Eingang mit Genaugikeit verfolgen und die Adaptation durch Entfernen mehrerer Stufen um Null herum modifizieren kann. Hierdurch wird das Rauschen für Hochfrequenzeingänge zwar erhöht, aber dem System ermöglicht, dem Eingang bis zu höheren Frequenzen zu folgen. Eine Abänderung, die dies ermöglicht, besteht im Zusatz der in Fig. 13 gezeigten Schaltung zum Schaltschema der Fig. 10. Die Zusatzschaltung vergleicht den durch den Komparator 110 entwickelten Vorzeichen-Bit des Eingangs mit dem quantisierten Vorzeichen-Bit (aus dem D/A-Wandler 96) über eine Periode von 32 Abtastungen, wie sie durch einen 4-Bit-Zähler 112 bestimmt wird. Sind bei diesem Vergleich mehr als 50% der Abtastwerte verschieden, so folgt das System dem Eingang nicht hinreichend genau und die Adaptation wird durch Entfernen mehrerer Stufen modifiziert. Dieses System gestattet es dem A/D-Wandler, zuerst dem Eingang unter Benutzung von 10 aktiven Stufen zu folgen und dann die Anzahl der Stufen auf 8,6 und 4, je nachdem wie es durch den 6-Bit-Zähler 114, den Zweibit-Zähler 116 und den Ent-coder 118 bestimmt wird, zu reduzieren.

Dies wird auch durch die folgende Tabelle veranschaulicht:

Qo

Qi

Adaptationszustand

0

0

verwendet 10 Stufen

0

1

verwendet 08 Stufen

1

0

verwendet 06 Stufen

1

1

verwendet 04 Stufen io Dies erzeugt Umschaltstellen nahe Fs/18, Fs/14, Fs/10 und Fs/16. Oberhalb Fs/16 folgt das System nicht weiter.

Dieses System könnte auch so abgeändert werden, dass mit der Benutzung aller 17 (oder 21) Stufen begonnen wird und dann Stufen entfernt werden, sobald das System wahrnimmt, ls dass es nicht mehr folgt. Diese dynamisch abgeänderte Adaptation besitzt eine schnelle Ansprechzeit (32 Abtastwerte), muss aber eine lange Abklingzeit (erzeugt durch den 6-Bit-Zähler 114) haben, um stabil zu bleiben. Fig. 14 zeigt das Ansprechen auf ein 16-kHz-Signal mit und ohne diese Ver-20 besserung.

Ein weiteres Gebiet für mögliche Verbesserungen stellt die Digitalsignalverarbeitung der Resultate des A/D-Wandlers dar. In Vorschlägen wird die Benutzung eines mittelnden Filters, um die Ausgangsfrequenz auf das Vierfache des Endaus-25 gangs zu reduzieren, und eines Rekursivfilters, um die niederen Frequenzen zu filtern, gemacht. Doch werden bei diesen vorbekannten Vorschlägen zwei wichtige Punkte übersehen.

Der Erste besteht darin, dass die Abtastrate bei Frequenz-30 reduktionsfiltern reduziert wird und die wichtige Aufgabe der Filter darin besteht sicherzustellen, dass die in das Durchlassband hineingefalteten Frequenzkomponenten hinreichend gedämpft werden. Wenn Komponenten im Durchlass Dämpfungsverzerrung aufweisen, kann eine solche Verzerrung in 35 einem Filter bei oder nahe der Endabtastrate korrigiert werden. Mittelnde Filter bewirken in Wirklichkeit keine angemessene Dämpfung der Ausserbandsignale.

Beim zweiten Punkt handelt es sich darum, dass das mit dem A/D-Wandler verwendete Frequenzreduktionsfilter 40 eine angemessene Dämpfung bei allen Bändern der Breite 2 Fpass im Gebiet aller Faltungsfrequenzen liefern sollte. Ein Weg, um diese Leistung zu erreichen, besteht darin, mehrfache Übertragungs-Nullstellenbei allen Faltungsfrequenzen vorzusehen. Ein hierzu befähigtes Filter ist in Fig. 15 gezeigt. 45 Dieses Filter enthält einen arithmetischen Prozessor 120, einen Koeffizienten-Phasenzustands-Festwertspeicher (ROM) 122, einen Zähler 124 und eine Addier- und Akkumuliereinheit 126. Die Filtergleichung ist:

50

(5) Yo =

1

256

i = 22

I

i = 0

aiXi ss Das Filter reduziert die Frequenz zu 2Fs und gestattet einem Enddigitalfilter die Durchführung jeder beliebigen Signalformung. Das Filter umfassf die Verbindung aller Frequenzreduktionen, die zur Reduzierung der Abtastrate herunter bis auf 16 kHz erforderlich sind.

60 Dieses Filter bietet einen nennenswert höheren Schutz gegen Ausserbandfrequenzen als ein mittelndes Filter und beseitigt das Bedürfnis für die Verwendung aller Filter mit Ausnahme eines einfachen einpoligen Filters vor dem A/D-Wandler. Auch verarbeitet das Filter bei einer Fre-65 quenzreduktion N mehr als N Ausdrücke und gestattet mehr Auflösung und dynamischen Bereich für den gleichen A/D-Wandler. Der Gedanke, mehr als N Ausdrücke in einem Frequenzreduktionsfilter zu verarbeiten erfordert,

656268

10

dass das Filter ein gewisses Speichervermögen besitzen muss. Doch kann dieses auf ein Mindestmass beschränkt bleiben, wie dies bei der in Fig. 16 gezeigten Ausführungsform angedeutet ist. Diese Ausführungsform umfasst eine einzige Filterstufe mit einem Ausgang bei 16 kHz an Stelle der vorstehend beschriebenen Schaltung, welche mit einer Mehrzahl von einfachen Filtern arbeitet, welche die Abtastrate in mehreren Zwischenstufen herabsetzen. Der A/D-Wandleraus-gang wird als Teil von drei verschiedenen Summierungen benutzt, die in den Speicher gegeben werden. Weiter wird der A/D-Wandlerausgang mit drei verschiedenen Konstanten multipliziert und zu jeder Summierung addiert. Die Summierungen sind zu verschiedenen Zeiten vervollständigt, und eine neue Summierung hat dann begonnen.

Zusammenfassend ist zu sagen, dass ein interpolativer A/D-Wandler durch Benutzung von drei voneinander unabhängigen Ausführungsarten verbessert werden kann,

nämlich durch:

(a) Hinzufügen eines zweiten Komparators, um bei einer gegebenen Abtastrate einen 6 dB (8,5 dB)-fachen zusätzlichen dynamischen Bereich und 6-dB-mal mehr Auflösung zu erhalten.

(b) Hinzufügen einer Adaptionsschaltung, um ein besseres Folgen von Hochfrequenzsignalen zu erzielen und soviel zusätzlichen dynamischen Bereich zu erhalten, wie benötigt wird, der nur durch das Rauschen des Systems begrenzt ist oder

(c) Abänderung des Frequenzreduktionsfilters aus einem mittelnden Filter in ein Filter, das mehr Dämpfung im Bereich der Faltungsfrequenzen liefert und das mehr Abtastwerte verarbeitet, um den dynamischen Bereich um die Auflösung zu verbessern und das Rauschen herabzusetzen.

Ein FIR-Filter kann für den Ausgang des interpolativen A/D-Wandlers vorgesehen sein unter Verwendung der Tatsache, dass der A/D-Wandlerausgang in einen Code umgewandelt werden kann, der nur eine einzige 1 enthält. Das Filter kann unter Verwendung ausschliesslich von Addier-und Schiebeschaltungen verwirklicht werden, und die Anzahl der Addierschaltungen ist dabei gleich der Anzahl der Koeffizienten. Die Menge an Speichereinheiten ist sehr herabgesetzt, weil jede Abtastung nur einige wenige Ausgangswörter beeinflusst. So wird z.B. in einem Filter mit 20 Anzapfstellen mit einer Frequenzreduktion von 8, jeder Eingangsabtastwert nur benutzt, um zwei oder drei Ausgangsabtastwerte zu errechnen und nicht deren zwanzig. Daher kann eine Laufsumme von ai Xi unterhalten werden und es ist nicht nötig, den Eingangsabtastwert zu speichern. Der Eingangsabtastwert wird für die Summe Nr. 1 mit a; multipliziert, für Summe Nr. 2 mit (ai + 8) und für Summe Nr. 3 mit (ai + 16). Wenn die Summierung 20 Werte enthält, erfolgt die Ausgabe und die betreffende Speicherzelle (Storage register) wird gelöscht. Diese Multiplikation kann durch ein vollständig paralleles Schiebefeld oder ein angezapftes Schieberegister vollbracht werden.

Eine völlig parallele Verschiebung, die einen Parallelverschieber und einen Paralleladdierer benutzt, gestattet, dass jede Vervielfachung eine Taktperiode erfordert. Ein 20-Abgriff-Filter mit einem 32-kHz-Ausgang erfordert eine Additionsrate von 640 kHz. Wäre ein 2-MHz-Systemtakt-geber verfügbar, so stünden der Schieber und der Addierer für 1360 000 mehr Operationen je Sekunde zur Verfügung. Ein einfacher Parallelaufbau, welcher Ein-Bit-Addierer und ein Zehn-Torfeld benutzt, erfordert zwei Schieberegister und je einen Addierer für jede Summe oder insgesamt sechs Schieberegister und drei Ein-Bit-Addierer. Eine 16-Bit-Wortlänge würde einen Takt von 4 MHz verlangen (unter Annahme einer Abtastrate von 512 kHz).

Die digitale Verarbeitung erfüllt grundsätzlich die Funktion eines Tiefpassfilters, um Hochfrequenz-Fehlerkompo-nenten im Ausgang des A/D-Wandlers ohne Dämpfung von Inband-Signalen zu entfernen. Der Ausgang des Signalpro-s zessors kann bei einer viel niedrigeren Abtastrate liegen als derjenige des Wandlers, wenn die Hochfrequenzkomponenten entfernt sind. Diese Frequenzreduktions-Filterfunk-tion wird allgemein durch FIR-Filter durchgeführt, weil die Anzahl von Rechnungen nur gerade auf die Errechnung von io Ausgangsabtastwerten mit der Ausgangsabtastrate herabgesetztwerden kann. Obgleich die meisten Systeme ein einfaches mittelndes Filter zur Bestimmung des Mittelwertes von N Abtastwerten und zur Erniedrigung der Frequenz um einen Faktor N benutzen, liefert die Verwendung eines mit-15 telnden Filters keine ausreichende Dämpfung von Ausserband-Signalen, und komplexere Filter werden benötigt, die einige Multiplikationen sowie Additionen erfordern, was ein Hardware-Problem schafft. In Übereinstimmung mit der vorliegenden Erfindung werden im folgenden Arbeitsverfahren 20 beschrieben, welche einfache, langsam verlaufende Verarbeitungen zur Durchführung der komplexen Filteroperationen benutzen.

Der in Fig. 5 dargestellte interpolierende A/D-Wandler hat einen begrenzten Satz von Digitalcoden, nämlich 0, ±00000001, ±00000011, ±00000111, ±00001111, ±00011111,±00111111, ±01111111, oder±11111111 für ein 17-Stufen-System. Jedoch sind diese Codes sehr eng miteinander verwandt und können geringfügig modifiziert werden, um für besondere Filteranordnungen besonders geeignet zu sein. Die Codemodifizierung umfasst eine Abänderung des D/A-Wandlers im Codiergerät, so dass der am wenigsten signifikante Bit (LSB) verdoppelt und damit dem zweiten Bit im Wert gleich wird. Wird dies vorgenommen, so werden die Ist-Ausgänge des D/A-Wandlers äquivalent den Coden

0, ±000000010, ±000000100, ±000001000, ±000010000, ±000100000, ±001000000, ±010000000, oder ±100000000.

Die Logik, welche die Schieberegistercodes in das neue digitale Format umwandeln, ist mit dem Bezugszeichen 156 40 in Fig. 17 gezeigt. Dieser neue Code bietet die Vorteile, dass

(a) jeder Code eine einzige 1 (oder eine einzige 0) enthält, und

(b) jeder Code genau gleich dem Zweifachen des niedri-45 geren Codes ist (ausgenommen für den Code grösser als

Null).

Diese Merkmale können zu mehreren einzigartigen Filteranordnungen führen. Obwohl Filter im allgemeinen mit teuren Multipliziereinrichtungen und Addierern verwirklicht werden, kann das neue Filter aus einer einfachen Reihenaddiereinrichtung, zwei Schieberegistern und acht AND-Toren, wie in Fig. 17 gezeigt, bestehen. Das aus 8 Bits bestehende Richtwort wird aus ROM 152 in das Schieberegister 154 55 gespiesen und durch die Tormatrix, welche einen Bit des Schieberegisters abhängig vom A/D-Ausgangscode anzapft, effektiv um N Bits verschoben. Beim Verschieben des Richtwertes durch das Register 154, wird er durch die Tormatrix 156 um M Stellen verschoben und zur vorausgehenden, im Schieberegister 158 gespeicherten Summierung addiert. Nach M solchen Operationen ist die Vervielfachung und Akkumulation dieses Abtastwertes komplett (wobei M gleich 8 Bits plus der Richtwertbreite W plus alle Überfluss-Bits ist). Sind die Register kürzer als 8 + W, so werden die Resultate abge-

25

30

35

50

60

65

brochenbzw. abgerundet.

Nach n solchen Akkumulationen enthält das Ausgangsregister 158 das Resultat y0. Das Registerresultat ist dann am

11

656268

Ausgang, und die neue Summe wird durch Ausserbetriebsetzen des Rückkopplungstores für die erste Akkumulation einer neuen Abtastung begonnen. Diese einfache Reihenanordnung arbeitet gut, wenn das Frequenzreduktionsfilter eine Frequenzreduktion (Fom/Fin) gleich oder grösser n besitzt. Doch haben die meisten FIR-Frequenzreduktionsfilter ein n grösser als Fom/Fin und jeder Eingangsabtastwert muss ein Teil mehrerer Ausgangsabtastwerte sein.

Ein Beispiel hierzu wird in Fig. 18 gezeigt, worin Fin = 128 kHz, Fout ==16 kHz und n = 23 ist.

In diesem Falle müssen die laufenden Summierungen bei S = n Fout/Fin gehalten werden.

Dieses System verwendet 16-Bit-Schieberegister, die kontinuierlich mit einer Zeitfrequenz von 2,048 kHz betrieben werden und jede Summierung wird ausser Phase mit den anderen mit einer 48-kHz-Frequenz vervollständigt, so dass die Gesamtresultate mit 16 kHz zugänglich sind.

Eine alternative Ausführung dieser Filteranordnung kann unter Benutzung einer Paralleladdierer- und einer Mehrfach-koppler-Schiebematrix gebaut werden. Die letztere Anordnung gestattet die Verschiebung eines Eingangswertes um M Stellen. Ist das Eingangswort der zutreffende Koeffizient und wird der Schieber durch den A/D-Wandler gesteuert, so ist der Ausgang der Schiebeanordnung gleich dem Produkt aiXi. Die Schieberausgabe wird dann zur Summe der vorausgehenden Werte von rnxi addiert, bis die erforderliche Anzahl von Abtastwerten summiert ist. Wie bei Verwendung eines Reihenaddierers muss, wenn n Abtastungen im Filter benutzt werden und das Reduktionsverhältnis der Abtastrate R(Fin/ Fout) beträgt, jeder Eingangsabtastwert ein Teil von n/R Summierungen sein. So kann das für die Reihenannäherung verwendete Beispiel auch für eine Parallelannäherung, wie sie in Fig. 19 gezeigt ist, gelten. In diesem Falle können eine parallele arithmetische Logikeinheit (ALU) und eine Schiebeanordnung für andere arithmetische Verarbeitungen verwendet werden, wenn sie nicht für dieses Filter benutzt werden. Bei diesem Beispiel muss der Prozessor drei Schiebe-und Addieroperationen durchführen, was in drei Taktgeberzyklen mit einer Frequenz von 256 kHz oder einer Addierfrequenz von 760 kHz erfolgen kann. Kann die Addier-Schiebeanordnung bei z.B. 2,048 MHz arbeiten, so werden nur 37,5% ihrer Kapazität benutzt, und sie kann noch viele andere mathematische Operationen ausführen. Der interpolierende A/D-Wandlerausgang betreibt eine Schiebematrix, die gerade einen M-Eingangsmehrfachkoppler verkörpert.

Ein Bit der Matrix ist mit dem Bezugszeichen 156 in Fig. 17 veranschaulicht, und zeigt, dass die Matrix ohne Schwierigkeit durch einen eine 1 enthaltenden Code betrieben werden kann. Ein Standard-Mehrfachkoppler kann verwendet werden, wenn der A/D-Wandlerausgang verschlüsselt ist. Dies kann unter Benutzung eines Vorrang-verschlüsslers geschehen, der die Position der einzelnen 1 entschlüsselt und den M-Bit-Code zu einem Code mit der Breite von log 2M Bits zusammendrückt, d.h. ein 9- bis 15-Bit-Code wird zu einem 4-Bit-Code komprimiert. Dieser komprimierte Code kann Standard-Mehrfachkoppler treiben.

Ein anderer Filtertyp kann auch unter Einbeziehung der Tatsache gebaut werden, dass aufeinanderfolgende Ausgänge des A/D-Wandlers miteinander verwandt sind. Ist der laufende Code bekannt, so musste der vorausgehende Abtastwert für ein Einkomparatorsystem die Hälfte, das Doppelte oder die Umkehrung des laufenden Codes sein. Für ein Zwei-komparatorsystem existiert ein zusätzlicher möglicher Zustand des Gleichsinns mit dem laufenden Code. Die einzige Ausnahme hiervon ist der Fall um Null herum, der eliminiert werden kann, indem kein Nullcode im A/D-Wandler zugelassen wird. Die Null ist nicht notwendig, da sie als eine

Schwingung zwischen gleichen positiven und negativen Codes dargestellt werden kann.

Da es nur eine beschränkte Anzahl von möglichen Änderungen (3 oder 4) gibt, kann der vorausgehende Zustand s durch einen 2-Bit-Code dargestellt werden, in welchem Xn-i = kXn und worin k = 0,5; 2 oder -1 ist (für ein Einkomparatorsystem). Da vorausgehende Abtastwerte mit nur zwei Bits gespeichert werden können, kann eine Reihe von Abtastwerten in einfacher Weise gespeichert oder verarbeitet io werden. Zwei Möglichkeiten bestehen darin, eine kombinatorische Logik oder die Suche nach einem Auslesespeicher zu benutzen.

Das in Figur 20 gezeigte Schaltwerk ist für kleine FIR-Filter benutzbar; als Beispiel mag eine 2:1 Frequenzreduktion ls dienen, die ein Doppelnullfilter der Formel

(6) Yo= 1/4(1+2Z-' + Z-2)

benutzt.

Ein solches Filter kann kombinatorisch durch die 20 Erkenntnis verwirklicht werden, dass, wenn der laufende Abtastwert Xn ist, der vorausgehende Abtastwert Xn-i ist und zwei Abtastwerte vorher, bei Xn-2, der Wert ki kîXn war.

Die Summierung ergibt (1 + 2ki + kik2). Da ki und k2 gleich 0,5 2 oder -1 sind (für Einkomparator-Interpolatoren), hat 25 die Summierung nur neun mögliche Resultate, von denen eines nicht existieren kann. Das Endergebnis kann unter Benutzung des laufenden Wertes sowie ki und k2 errechnet werden. Die k-Werte werden durch eine Logik erzeugt, die das Schieberegister steuert, und sind ein Zwei-Bit-Wort, 30 worin ein Bit eine Vorzeichenänderung (wenn das Vorzeichen ändert, bleibt der andere Bit unbeachtet) und der andere Bit eine Erhöhung (mal 2) oder eine Erniedrigung (mal 0,5) des Schieberegisterwertes anzeigt. Das Schaltwerk erfordert wenig Speicherung und ist sehr schnell, aber es ist 35 auf sehr einfache Filter beschränkt. Der Abtastwert Null verursacht Probleme, weil ein zusätzlicher k-Wert benötigt wird und k-Produkte verzerrt sind. Der A/D-Wandler benutzt daher keine Null und stellt Null durch Oszillation zwischen +1 und -1 an Stelle von +1,0 und -1 dar. Indessen erfolgt 40 kein Leistungsabfall.

Diese Praxis der Benutzung von k-Werten kann durch Verwendung eines Auslesespeichers (ROM) sehr erweitert werden. Ein allgemeines Filter der Formel

45 (7) Yo = AXo + AiXi + AnXn kann als

(8) Yo = Xo [Ao +K1A1 +K2K1A2 + ... (KnKn-l ... K2K1) An]

50

geschrieben werden.

Der ROM kann durch k-Werte angesprochen werden und kann die Summierungen speichern. Das Resultat wird dann, wie von Xo bestimmt wird, um n Stellen verschoben. 55 Ein Beispiel eines Nichtrekursivfilters mit fünf Anzapfstellen wird in Figur 21 gezeigt. Der ROM hat nur 49 Wörter, da nur 49 der 81 Kombinationen (34) möglich sind. Jedoch besitzt der ROM acht Adressenleitungen und einen Dekodierer, um die 256 Zustände auf 49 zu reduzieren. Jedes Wort 60 ist eine Kombination von

(9) Ao + K1A1 + K2K1A2 + K3K2K1A3 + K4K3K2K1A4 Ist z.B.

Ki = V2, K2 = 2 und Kt = V2 so hat das adressierte Wort den Wert:

65

656268

12

(10) Ao+ 1/2Ai + A2 + 2A3 + A4

Für negative Werte von Xo ist das resultierende Produkt invertiert oder es ist invertiert und 1 dazu addiert.

Eine Verfeinerung des Systems kann für lineare Phasenfilter benutzt werden, worin die Koeffizienten symmetrisch sind, d.h.

Ao = An, Ai = An-l usw.

Das in Figur 22 gezeigte Beispiel verwirklicht ein Filter mit 8 Abgriffstellen durch getrennte Summierung von zwei Hälften. Dies wird durch Speichern von zwei Werten von X,

nämlich Xo und X-s erreicht, so dass

(11) Yo = So (Ao +Ki Ai + K2K1A2 +K3K2K1A3) +

X-8 [Ao + (1/Kt) Ai + (1/KtK6)A2 + (I/K7K6K5) As]

s

Der Logikumsetzer setzt die Werte (I/K7), (I/KiKò) und (I/K7K6K5) in ein Format zur Benutzung durch denselben ROM wie die ersten vier Koeffizienten um. Der ROM für dieses 8-Abgriff-System wird auf 27 Wörter gehalten, die 10 Speichermenge beträgt 6 k-Werte (12 Bits) und 2 x-Werte (8 bis 10 Bits), und ein Addierer wird benötigt, um die beiden Teilresultate zu summieren. Jedoch wird zur Verwirklichung dieses Filters nur ein Addierer benötigt.

B

7 Blatt Zeichnungen

Claims (8)

1. 656268

   PATENTANSPRÜCHE

   1. Interpolierender Analog-Bigital-Wandler für ein Sprachverarbeitungsgerät in einer Teilnehmerleitung, umfassend eine Integrationsschaltung (R, C, 77) zum Integrieren der Differenz zwischen einem Eingangs-Analogsignal [x(t)] und einem quantisierten Signal [q(t)], um ein integriertes Signal zu erzeugen, eine erste Komparatorschaltung (78), um das integrierte Signal bei einer ersten Abtastfrequenz abzutasten und um erste Signale eines Datenzustandes zu erzeugen, wenn das integrierte Signal positiv ist und eines anderen Datenzustandes, wenn das integrierte Signal negativ ist, eine Logikschaltung (93), welche auf die ersten Signale anspricht und betätigbar ist, um ein Vorzeichen-Bitsignal zu erzeugen sowie Verschiebesignale, eine Schieberegisterschaltung (98), welche auf die Verschiebesignale anspricht und betätigbar ist, um eine Reihe von Multibit-Binärworten zu erzeugen, von denen jedes eine vorgegebene Anzahl von Bits sowie eine Grösse aufweist, die durch diese Verschiebesignale bestimmt ist, eine Digital-Analog-Wandlerschaltung (80) welche auf die Binärworte und das Vorzeichen-Bitsignal anspricht und in der Lage ist, die Binärworte in die quantisierten Signale [q(t)] umzuwandeln, wobei die quantisierten Signale [q(t)] positiv oder negativ in Abhängigkeit des Datenzustandes des Vorzeichenbits sind, und eine digitale Signalverarbeitungsschaltung (Fig. 12) zum digitalen Filtern der Reihe von Binärworten und zum Gewinnen von binären Ausgangssignalen bei einer Frequenz von zumindest dem zweifachen Wert der höchsten Signalfrequenz im Eingangssignal [x(t)], dadurch gekennzeichnet, dass eine zweite Komparatorschaltung (91) vorgesehen ist zum Vergleichen des Eingangs-Analogsignals [x(t)] mit dem quantisierten Signal [q(t)] und zum Abtasten der Ergebnisse des Vergleichs bei der ersten Abtastfrequenz, um zweite Signale eines Datenzustandes zu erzeugen, wenn das Eingangs-Analogsignal [x(t)] grösser ist als das quanti-sierte Signal [q(t)] und eines anderen Datenzustandes, wenn das Eingangs-Analogsignal [x(t)] kleiner ist als das quanti-sierte Signal [q(t)], dass die Logikschaltung (93) in der Lage ist, eine Vielzahl von Signalen zu erzeugen, die das Vorzeichen-Bitsignal, ein Verschiebe-Linkssignal, ein Ver-schiebe-Rechtssignal und ein Nichtverschiebesignal umfassen und dass die Schieberegisterschaltung (98) auf das Verschiebe-Linkssignal, das Verschiebe-Rechtssignal und auf das Nichtverschiebesignal anspricht, wobei die Reihe der Multibit-Binärworte eine Grösse aufweist, die auch durch das Nichtverschiebesignal bestimmt ist.
2. 2. Wandler nach Anspruch 1, dadurch gekennzeichnet, dass er eine Schaltung (100) zum Speichern der Spitzengrösse der Binärworte aufweist, die während jedes Zyklus des Eingangs-Analogsignales [x(t)] erzeugt werden, dass eine dritte Komparatorschaltung (102) zum Vergleichen der Spitzengrösse mit der gegenwärtigen Grösse der binären Worte und zum Inkrementieren der Spitzengrösse jedesmal dann,wenn der gegenwärtige Wert diese Spitzengrösse übersteigt, und dass eine adaptive Schaltung (104,106) zur Bestimmung der Differenz zwischen der Spitzengrösse und dem gegenwärtigen Wert der binären Worte und zur Veranlassung der Änderung des Zustandes des Vorzeichenbits vorgesehen ist, wenn die Differenz einen Referenzpegel übersteigt.
3. 3. Wandler nach Anspruch 2, dadurch gekennzeichnet, dass die adaptive Schaltung eine Subtrahierlogik (104) zum Subtrahieren der Grösse'des gegenwärtigen Signalwertes von der Spitzenwertgrösse enthält, um ein Differenzsignal zu erzeugen, und einen Komparator (106) aufweist zum Vergleichen des Differenzsignals mit einem Referenzsignal und um ein Vorzeichenbitänderungssignal zu erzeugen für die Eingabe in die Logikschaltung (93), um eine Änderung des Zustandes des Vorzeichenbits zu bewirken, derart, dass der Frequenzgang des Systems verbessert wird.
4. 4. Wandler nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass er ausserdem eine Schaltung (101) zur Bestimmung des Vorzeichens des Eingangs-Analogsignals [x(t)] und zum Vergleichen des Vorzeichens mit dem Vorzeichen jedes quantisierten Signals [q(t)] während einer vorgegebenen Abtastperiode und zum Ändern des Wertes des Referenzsignals aufweist, so dass die Anzahl der aktiven Signalpegel der Schieberegisterschaltung (98) entsprechend geändert wird.
5. 5. Wandler nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet, dass die digitale Signalverarbeitungsschaltung (Fig. 12) eine Filterschaltung umfasst, welche Vielfach-Übertragungsnullen bei allen Signal-Faltungs-Fre-quenzen aufweist.
6. 6. Wandler nach Anspruch 5, dadurch gekennzeichnet, dass die Filterschaltung eine Koeffizientenspeicherschaltung (122), einen arithmetischen Prozessor (120) zum Multiplizieren der Binärworte mit vorgegebenen Koeffizienten, welche in der Speicherschaltung gespeichert sind, sowie eine Addierer- und Akkumulatorschaltung (126) aufweist, um die Produkte der Multiplikationsoperation zu summieren und zu speichern.
7. 7. Wandler nach Anspruch 5, dadurch gekennzeichnet, dass er ausserdem eine Auto-Null-Schaltung (94) zur Erzeugung eines Versetzungs-Kompensationssignales aufweist zur Eingabe in die integrierende Schaltung, um System-Versetzungen bzw. Regelabweichungen zu kompensieren.
8. 8. Wandler nach Anspruch 7, dadurch gekennzeichnet, dass die Auto-Null-Schaltung (94) eine Zähleinrichtung zum Integrieren des Vorzeichenbits eines Binärsignales aufweist, welches durch die Signalverarbeitungsschaltung erzeugt wird, sowie einen Digital-Analog-Wandler (96) enthält, um das Ausgangssignal der Zählerschaltung in eine analoge Form umzuwandeln, um das Versetzungs-Kompensations-signal zu schaffen.