CH659140A5 - Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie. - Google Patents
Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie. Download PDFInfo
- Publication number
- CH659140A5 CH659140A5 CH6962/82A CH696282A CH659140A5 CH 659140 A5 CH659140 A5 CH 659140A5 CH 6962/82 A CH6962/82 A CH 6962/82A CH 696282 A CH696282 A CH 696282A CH 659140 A5 CH659140 A5 CH 659140A5
- Authority
- CH
- Switzerland
- Prior art keywords
- input
- output
- controller
- signal
- clock
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 27
- 238000005259 measurement Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000010354 integration Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 241000233805 Phoenix Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/127—Arrangements for measuring electric power or power factor by using pulse modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung bezieht sich auf einen Mark-Space-Amplituden-Modulator zur Ermittlung eines Verbrauchs von Blindleistung oder von Blindenergie gemäss dem Oberbegriff des Anspruchs 1.
Stand der Technik
Aus der DE-OS 3 121 448, Fig. 13 ist ein solcher Mark-Space-Amplituden-Modulator bekannt.
Aufgabe und Lösung
Der Erfindung liegt die Aufgabe zugrunde, einen Mark-Space-Amplituden-Modulator zur Ermittlung eines Verbrauchs von Blindleistung oder von Blindenergie zu erstellen, dessen 90°-Phasenverschiebungsglied auch dann einwandfrei arbeitet, wenn die zu messenden Eingangs-grössen starken und unbekannten Pegelschwankungen und/ oder starken Störern, wie z.B. Rauschen, Netzharmonischen oder Schaltspitzen, unterworfen sind.
Die genannte Aufgabe wird erfindungsgemäss durch die im Kennzeichen des Patentanspruchs 1 angegebenen Merkmale gelöst.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild eines Mark-Space-Amplituden-Modulators,
Fig. 2 ein Blockschaltbild einer ersten Variante eines Reglers,
Fig. 3 ein Blockschaltbild eines Zeit/Spannungs-Wandlers,
Fig. 4 ein Schaltbild eines Satzes Exklusiv-Oder-Gatter,
Fig. 5 ein Blockschaltbild eines Akkumulators,
Fig. 6 ein Blockschaltbild einer zweiten Variante eines Reglers,
Fig. 7 ein Schaltbild eines Puls-Amplituden-Modulators und
Fig. 8 ein Blockschaltbild eines, mittels eines Schreib/ Lese-Speichers aufgebauten Verzögerungsliedes.
Gleiche Bezugszahlen bezeichnen in allen Figuren der Zeichnung gleiche Teile.
Beschreibung
Der Mark-Space-Amplituden-Modulator gemäss der Fig. 1 enthält:
- einen Mark-Space-Modulator 1,
- ein Verzögerungsglied 2,
- einen ersten Puls-Amplituden-Modulator 3,
- einen Regler 4,
- einen ersten Signaleingang 5,
- einen zweipoligen zweiten Signaleingang 6,
- einen Signalausgang 7 und
- ein Taktsignal 8.
Der Mark-Space-Modulator 1 besitzt zwei Anschlüsse, nachfolgend als Eingangs- und Ausgangs-Anschluss bezeichnet.
Je eine Verbindung besteht in der Fig. 1
- zwischen dem ersten Signaleingang 5 des Mark-Space-Amplituden-Modulators und dem Eingangs-Anschluss des Mark-Space-Modulators 1,
- zwischen dem Ausgangs-Anschluss des letzteren und dem Dateneingang 9 des Verzögerungsgliedes 2,
- zwischen dem Ausgang des letzteren und einem Pulseingang 10 des ersten Puls-Amplituden-Modulators 3 sowie einem ersten Signaleingang 11 des Reglers 4,
- zwischen dem Ausgang 12 des letzteren und einem Takteingang 13 des Verzögerungsgliedes 2,
- zwischen dem zweipoligen zweiten Signaleingang 6 des Mark-Space-Amplituden-Modulators und einem zweipoligen Moduliereingang 14 des ersten Puls-Amplituden-Modulators 3,
s - zwischen dem Ausgang des letzteren und dem Signalausgang? des Mark-Space-Amplituden-Modulators,
- zwischen dem Taktsignal 8 und einem Takteingang 15 des Reglers 4 und,
- über eine Drahtbrücke 16, zwischen dem zweiten Signal-io eingang 17 des Reglers 4 und einem der beiden Anschlüsse des Mark-Space-Modulators 1.
Die Drahtbrücke 16 soll nur schematisch andeuten, dass der zweite Signaleingang 17 des Reglers 4 wahlweise mit einem der beiden Anschlüsse des Mark-Space-Modulators 1 15 verbunden ist. Sie braucht in der Praxis nicht wirklich vorhanden zu sein, da die Wahl des Anschlusses vom Aufbau des Reglers 4 abhängt. Ist dieser Aufbau gegeben, so ist der Anschluss vorbestimmt und eine feste Verbindung, ohne Drahtbrücke 16, kann zwischen diesem Anschluss und dem 20 zweiten Signaleingang 17 des Reglers 4 erstellt werden.
Der in der Fig. 2 dargestellte Regler 4 enthält:
- einen Zeit/Spannungs-Wandler 18,
- einen Satz Exklusiv-Oder-Gatter 19,
25 - einen Akkumulator 20 und
- einen Frequenzvervielfacher 21, dessen Multiplikationsfaktor eine Bruchzahl m/n sein kann, d.h. einen sogenannten «Rate multipier».
30 Je eine Verbindung besteht in der Fig. 2
- zwischen dem ersten Signaleingang 11 des Reglers 4 und einem einpoligen Eingang 22 des Satzes Exklusiv-Oder-Gatter 19,
- zwischen dem zweiten Signaleingang 17 des Reglers 4 35 und dem Signaleingang des Zeit/Spannungs-Wandlers 18,
- zwischen dem Takteingang 15 des Reglers 4 und den Takteingängen 23 des Zeit/Spannungs-Wandlers 18, 24 des Akkumulators 20 und 25 des Frequenzvervielfachers 21,
- zwischen dem Ausgang des letzteren und dem Ausgang 40 12 des Reglers 4, und je eine Busverbindung
- zwischen dem Ausgang des Zeit/Spannungs-Wandlers 18 und einem Bus-Eingang 26 des Satzes Exklusiv-Oder-Gatter 19,
- zwischen dem Bus-Ausgang des letzteren und einem 45 Bus-Eingang 27 des Akkumulators 20 und
- zwischen dem Ausgang des Akkumulators 20 und dem Parallel-Eingang des Frequenzvervielfachers 21.
Notfalls kann im Regler 4 zwischen dem ersten Signaleingang 11 und dem einpoligen Eingang 22 des Satzes Exklusiv-50 Oder-Gatter 19 ein weiteres, nicht dargestelltes Verzögerungsglied zwischengeschaltet werden zur Kompensation der zusätzlichen, im Zeit/Spannungs-Wandler 18 erzeugten Verzögerungszeiten.
55 Der in der Fig. 3 dargestellte Zeit/Spannungs-Wandler 18 enthält
- einen Synchronisier-D-Flip-Flop 28,
- einen Binärzähler 29 und
- einen N-Bit-Zwischenspeicher 30.
60
Je eine Verbindung besteht in der Fig. 3
- zwischen dem Signaleingang des Zeit/Spannungs-Wandlers 18 und dem D-Eingang des Synchronisier-D-Flip-Flop 28 sowie dem «Rauf/Runter»-Eingang 31 des Binärzählers 29,
«s - zwischen dem Takteingang 23 des Zeit/Spannungs-Wandlers 18 und den Takteingängen 32 des Synchronisier-D-Flip-Flop 28 und 33 des Binärzählers 29,
- zwischen dem Q-Ausgang des Synchronisier-D-Flip-
659140
4
Flop 28 und dem «Reset»-Eingang R des Binärzählers 29 sowie dem Takteingang 34 des Zwischenspeichers 30, und je eine Busverbindung
- zwischen dem Ausgang des Binärzählers 29 und dem Eingang des Zwischenspeichers 30 und
- zwischen dem Ausgang des letzteren und dem Ausgang des Zeit/Spannungs-Wandlers 18.
Der in der Fig. 4 dargestellte Satz Exklusiv-Oder-Gatter 19 enthält N zweieingängige Exklusiv-Oder-Gatter 35. Der erste Eingang eines jeden Exklusiv-Oder-Gatters 35 ist mit dem einpoligen Eingang 22 des Satzes 19 verbunden. Die N zweite Eingänge der Exklusiv-Oder-Gatter 35 bilden zusammen einen N-Bit-Bus-Eingang, der an dem Bus-Eingang 26 des Satzes 19 angeschlossen ist. Desgleichen bilden die N-Aus-gänge der Exklusiv-Oder-Gatter 35 einen N-Bit-Bus-Aus-gang, der mit dem N-Bit-Bus-Ausgang des Satzes 19 verbunden ist.
Der in der Fig. 5 dargestellte Akkumulator 20 enthält
- einen Addierer 36 und
- einen N-Bit-Akkumulator-Speicher 37.
Je eine N-Bit-Bus-Verbindung besteht in der Fig. 5
- zwischen dem Bus-Eingang 27 des Akkumulators 20 und einen ersten N-Bit-Bus-Eingang des Addierers 36,
- zwischen dem Ausgang des Addierers 36 und dem Eingang des Akkumulator-Speichers 37,
- zwischen dem Ausgang des letzteren und einem zweiten N-Bit-Bus-Eingang des Addierers 36 sowie dem Ausgang des Akkumulators 20 und
- eine einpolige Verbindung zwischen dem Takteingang 24 des Akkumulators 20 und dem Takteingang des Akkumulator-Speichers 37
Der in der Fig. 6 dargestellte Regler 4 enthält
- ein Filter 38,
- einen zweiten Puls-Amplituden-Modulator 39,
- einen Frequenzwandler 40,
- einen Vor-/Rückwärts-Binärzähler 41,
- ein Exklusiv-Oder-Gatter 42 und
- einen Frequenzvervielfacher 21.
Je eine Verbindung besteht in der Fig. 6
- zwischen dem ersten Signaleingang 11 des Reglers 4 und einem ersten Eingang des Exklusiv-Oder-Gatters 42,
- zwischen dem Ausgang des letzteren und einem Pulseingang 47 des zweiten Puls-Amplituden-Modulators 39,
- zwischen dem zweiten Signaleingang 17 des Reglers 4 und dem Eingang des Filters 38,
- zwischen einem zweipoligen Ausgang des letzteren und einem zweipoligen Moduliereingang 46 des zweiten Puls-Amplituden-Modulators 39,
- zwischen dem Ausgang des letzteren und dem Eingang des Frequenzwandlers 40,
- zwischen einem Polaritätssignalausgang P' des Frequenzwandlers 40 und einem zweiten Eingang des Exklusiv-Oder-Gatters 42,
- zwischen einem Richtungssignalausgang E des Frequenzwandlers 40 und einem «Rauf/Runter»-Eingang 43 des Vor-/Rückwärts-Binärzählers 41,
- zwischen einem Messsignalausgang F des Frequenzwandlers 40 und einem Takteingang 44 des Vor-/Rückwärts-Binärzählers41,
- zwischen dem Takteingang 15 des Reglers 4 und den Takteingängen des Vor-/Rückwärts-Binärzählers 41 und des Frequenzvervielfachers 21,
- zwischen dem Ausgang des letzteren und dem Ausgang 12 des Reglers 4, und
- eine Busverbindung zwischen dem Parallel-Ausgang des Vor-/Rückwärts-Binärzählers 41 und dem Parallel-Eingang des Frequenzvervielfachers 21.
Der in der Fig. 7 dargestellte Puls-Amplituden-Modulator 3 bzw. 39 enthält einen doppelpoligen Umschalter 48.
Eine Verbindung besteht in der Fig. 7 zwischen dem Pulseingang 10 bzw. 47 des Puls-Amplituden-Modulators 3 bzw. 39 und einem Steuereingang des Umschalters 48.
Ein erster Umschaltkontakt 48a des Umschalters 48 schaltet einen ersten Pol des zweipoligen Moduliereinganges 14 bzw. 46 entweder auf den einpoligen Ausgang des Puls-Amplituden-Modulators 3 bzw. 39 oder auf Masse, während sein zweiter Umschaltkontakt 48b umgekehrt einen zweiten Pol des Moduliereinganges 14 bzw. 46 entweder auf Masse oder auf den einpoligen Ausgang des Puls-Amplituden-Modulators 3 bzw. 39 schaltet.
Das in der Fig. 8 dargestellte Verzögerungsglied 2 enthält
- einen einpoligen Umschalter 49,
- einen Schreib/Lese-Speicher 50 und
- einen binären Adressezähler 51.
Je eine Verbindung besteht in der Fig. 8
- zwischen demTakteingang 13 des Verzögerungsgliedes 2 und demTakteingang des binären Adressezählers 51 sowie dem Steuereingang des einpoligen Umschalters 49 und dem «Schreib/Lese»-Eingang 53 des Schreib/Lese-Speichers 50,
- von dem Daten-Anschluss 54 des Schreib/Lese-Spei-chers 50 einerseits über den Öffnungskontakt des Umschalters 49 zu dem Dateneingang 9 des Verzögerungsgliedes 2, und anderseits über den Schliesskontakt des Umschalters 49 zu dem Ausgang des Verzögerungsgliedes 2, und
- eine Busverbindung zwischen dem Parallel-Ausgang des Adressezählers 51 und dem Adresse-Eingang des Schreib/ Lese-Speichers 50.
Funktionsbeschreibung
Die Anwendung und der Aufbau von Mark-Space-Amplituden-Modulatoren zum Multiplizieren zweier Grössen, beispielsweise der Stromstärke und der Spannung eines elektrischen Versorgungsnetzes, und damit die Ermittlung von verbrauchter Leistung bzw. Energie, ist seit langem bekannt, z.B. aus der US-PS 3 602 843.
Es ist auch bekannt, dass zur Ermittlung des Verbrauchs von Blindleistung bzw. von Blindenergie, eine der beiden Grössen vor der Multiplikation um 90° phasenverschoben werden muss zur Realisierung der Gleichung u • i (90°) = (U costöt) • [I cos (cot+ tp + 90°)]
= (U • 1/2) [cos ((p + 90°) + cos (2 rot + <p + 90°)] = -(UI/2) [sin cp + sin (2 (ot+ cp )] (1)
und somit annähernd u - i (90°) =-(UI/2) sin <p
= k-UI sin<p=kQ,
wobei z.B. der zweite zeitabhängige Term sin (2 rot + <p ) mittels einer Integration eliminiert werden muss.
Dabei ist u = U • cos rot der Momentanwert einer Wechselspan-nung,
i = I • cos (<at+ <p) der Momentanwert eines zugehörigen, um einen Phasenwinkel <p phasenverschobenen Wechselstromes,
i (90°)= I-cos (cot+ cp + 90°) der Momentanwert des um 90° zusätzlich phasenverschobenen Wechselstromes,
5
10
15
20
25
30
35
40
45
50
55
60
65
5
659 140
k = (-1/2) eine Konstante und Q = U • I sin cp die Blindleistung.
Es ist aus dem angegebenen Stand der Technik her bekannt, dass die Phasenverschiebung um 90° nicht unbedingt vor der Multiplikation erfolgen muss, sondern durch eine equivalente Zeitverschiebung innerhalb des Mark-Space-Amplituden-Modulators erfolgen kann mit Hilfe eines Verzögerungsgliedes 2, welches zwischen dem Mark-Space-Modulator 1 und dem nachgeschalteten Puls-Amplituden-Modulator 3 eingeschoben ist.
In der Fig. 1 bilden das Verzögerungsglied 2 und der Regler 4 einen Regelkreis, der dermassen ausgebildet ist, dass im eingeschwungenen Zustand cos a = 0 gilt, d.h. a = 90°. a ist dabei der Phasenwinkel zwischen dem Ausgangssignal u' (90°) und dem Eingangssignal u' des Verzögerungsgliedes 2.
Die beiden in der Fig. 2 und in der Fig. 6 dargestellten Varianten des Reglers 4 nutzen beide folgende mathematische Gesetzmässigkeit aus :
u' • u' (a) = U' cos cot • U' cos (cot + a)
= U'2 [cos a + cos (2 cot + a)] und somit annähernd u'-u'(a) =U'2cosa,
wobei der zweite zeitabhängige Term cos (2 cpt + a) wieder mittels einer Integration z.B. mit Hilfe des Akkumulators 20 (Fig. 2) oder des Vor-/Rückwärts-Binärzählers 41 (Fig. 6) eliminiert werden muss.
Dabei ist u' = U' cos tot der Momentanwert des Eingangssi gnals des Verzögerungsgliedes 2 und u' (a) = U' cos (cot+a) der Momentanwert des Ausgangssignals des Verzögerungsgliedes 2.
In der ersten Variante besitzt der Regler 4 einen Aufbau gemäss der Fig. 2 und das Ausgangssignal des Mark-Space-Modulators 1, welches gleichzeitig das Eingangssignal u' des Verzögerungsgliedes 2 ist, erreicht gemäss der Fig. 1 über die Drahtbrücke 16 den zweiten Signaleingang 17 des Reglers 4. Das Ausgangssignal u' (a) liegt am ersten Signaleingang 11 des Reglers 4. u' hat die Form eines Mark-Space-modulierten Signals und wird im Regler 4 (Fig. 2) mit Hilfe des Zeit/Span-nungs-Wandlers 18 in ein amplitudenmoduliertes Signal zurückverwandelt. Die augenblicklichen Amplitudenwerte erscheinen zeitlich nacheinander als digitale N-Bit-Werte am Bus-Eingang 26 des Satzes Exklusiv-Oder-Gatter 19, welcher als Multiplizierer arbeitet zur Erzeugung des Produktes u' • u' (a). Da u' (a) ein digitales Mark-Space-moduliertes Signal ist, also nur die Binärwerte «0» oder «1» besitzt, genügt es, zur Realisierung der Multiplikation, jedes Bit des N-Bit-Wertes am Bus-Eingang 26 mit dem gleichzeitig anstehenden binären Wert von u' (a) mittels eines Exklusiv-Oder-Gatters zu multiplizieren. Mit anderen Worten, der Satz Exklusiv-Oder-Gatter 19 besteht aus N Exklusiv-Oder-Gattern 35, die gemäss der Fig. 4 miteinander verknüpft sind.
Das digitale N-Bit-Resultat der Multiplikation wird wie bereits erwähnt im Akkumulator 20 integriert zwecks Eliminierung des cos (2 cot + cc)-Terms und der so erhaltene digitale Wert von (U'2 cos a) als Faktor (m/n) in dem Frequenzvervielfacher 21 geladen. Der Akkumulator 20 besteht hauptsächlich aus einem Akkumulator-Speicher 37, in dem das alte Multiplikations-Resultat gespeichert ist, und zu dem das neue Multiplikations-Resultat mit Hilfe des Addierers 36 addiert, d.h. kumuliert wird.
In der zweiten Variante besitzt der Regler 4 einen Aufbau gemäss der Fig. 6 und das Eingangssignal des Mark-Space-
Modulators 1 erreicht diesmal über die Drahtbrücke 16 und den zweiten Signaleingang 17 des Reglers 4 (Fig. 1) sowie über das nachgeschaltete Filter 38 (Fig. 6) zweipolig den Moduliereingang 46 des zweiten Puls-Amplituden-Modula-tors 39. Der Aufbau der beiden Puls-Amplituden- Modulatoren 3 und 39 ist gleich und an sich bekannt. Er wurde nur vollständigkeitshalber noch einmal in der Fig. 7 dargestellt. Er besteht aus einem doppelpoligen Umschalter 48, der im Takt des am Pulseingang 10 bzw. 47 anliegenden binären Signals umgeschaltet wird, so dass das zweipolige Signal am Moduliereingang 14 bzw. 46 im gleichen Takt einmal nichtinvertiert und einmal invertiert am Ausgang des Puls-Ampli-tuden-Modulators 3 bzw. 39 erscheint. Dieser hat somit die Funktion eines Polumschalters und arbeitet als Multiplizierer, wobei allerdings das Resultat der Multiplikation an seinem Ausgang nur in Form der Fläche einer rechteckför-migen Impulsreihe ansteht, dessen Amplitudenwerte gleich den Werten des Eingangssignals des Mark-Space-Modulators 1 sind und dessen Impulslücken-/Impulsdauer-Werte diejenigen von u'(a) sind. Da u' nur das Mark-Space-modulierte Signal des Eingangssignals des Mark-Space-Modulators 1 ist, ist das letztere Signal nur eine andere Darstellung von u'. Es ist Amplituden- und nicht Mark-Space-moduliert. Die Fläche des Ausgangssignals vom Puls-Amplituden-Modulator 39 ist demnach proportional dem Produkt [u' • u' (a)] und wird im Frequenzwandler 40 in ein rechteckförmiges Messsignal umgewandelt, dessen Frequenz wiederum proportinai dem Produkt [u' • u' (a)] ist, und das am Messsignalausgang F des Frequenzwandlers 40 erscheint. Ist der Wert des Produktes positiv, so erscheint ausserdem ein Binärwert «1» am Richtungssignalausgang E des Frequenzwandlers 40 und lässt den Vor-/Rückwärts-Binärzähler 41 vorwärts zählen. Ist der Wert des Produktes dagegen negativ, so erscheint ein Binärwert «0» am Richtungssignalausgang E und lässt den Vor-/Rück-wärts-Binärzähler 41 rückwärts zählen. Der letztere misst die Frequenz des Messsignals in kumulativerWeise, indem er dessen Impulse zählt. Er arbeitet somit als Akkumulator und eliminiert somit durch Integration den zeitabhängigen Term cos (2 cot + a). Der Zählwert, der dem Produkt U'2cos a entspricht, wird als Faktor (ra/n) in dem Frequenzvervielfacher 21 geladen.
Der Frequenzwandler 40 ist in der US-PS 4 124 821 beschrieben und die Bezeichnungen E, F und P' wurden aus der dortigen Fig. 1 und Fig. 5 übernommen.
In beiden Varianten ist das am Takteingang 15 des Reglers 4 anstehende Taktsignal 8 (Fig. 1) ein rechteckförmiges Signal der Frequenz f. Die Frequenz des Ausgangssignals des Frequenzvervielfachers 21 ist dann f' = (m/n) f. Für den Fall, dass m = 1, kann anstelle des Frequenzvervielfachers 21 ein programmierbarer Teiler, z.B. vomTyp MC 14018B der Firma Motorola, verwendet werden. In diesem Fall ist die Frequenz des Ausgangssignals gleich (f/n).
Das Ausgangssignal des Frequenzvervielfachers 21 bzw. des Frequenzteilers ist gleichzeitig das Taktsignal des Verzögerungsgliedes 2. Das letztere ist z.B. ein digitales Schieberegister vom Typ MC 14006B. Es kann jedoch auch mittels eines Schreib/Lese-Speichers 50 gemäss der Fig. 8 ausgebaut sein.
Für den Fall, dass das Verzögerungsglied 2 L Speicherzellen besitzt, ist die Zeitverzögerung zwischen u' (a) und u' gleich
L ist dabei in der Regel eine Konstante. L kann jedoch auch variabel gewählt werden, indem nicht der serielle Ausgang des Schiebregisters fest, sondern einer seiner Parallel-
s
10
15
20
25
30
35
40
45
50
55
60
65
659140
ausgänge mittels eines Satzes nicht dargestellter Schalter variabel als Ausgang für das Signal u' (a) gewählt wird.
Im Regelkreis 2 ;4 ändert sich der Produktwert U'2 • cos a und damit auch das Verhältnis m/n so lange, bis dass im eingeschwungenen Zustand die Zeitverzögerung des Verzögerungsgliedes 2 einen Wert erreicht, der einem cos a = 0, d.h. einem a = 90°, entspricht.
In diesem Fall ist das Eingangssignal des ersten Puls-Amplituden-Modulators 3 um 90° phasenverschoben gegenüber dem Ausgangssignal des Mark-Space-Modulators 1, und an seinem Ausgang erscheint, einmal vom Term sin (2 cot + (p) der Gleichung (1) abgesehen, der Wert k U.I.sin (p = kQ.
Der Zeit/Spannungs-Wandler 18 gemäss der Fig. 3 arbeitet folgendermassen: Die positiven Flanken seines Eingangssignals werden mit Hilfe des am Takteingang 23 anstehenden Taktsignals 8 (siehe Fig. 1) und des Synchronisier-D-Flip-Flop 28 (Fig. 3) synchronisiert. Bei jeder synchronisierten positiven Flanke des Eingangssignals wird der Binärzähler 29 über seinen «Reset»-Eingang R auf Null zurückgestellt. Ab diesem Augenblick und solange das Eingangssignal den Binärwert «1» besitzt, zählt der Binärzähler 29 die Impulse des Taktsignals 8 vorwärts. Besitzt das Eingangssignal dagegen den Binärwert «0», so zählt der Binärzähler 29 rückwärts. Die Differenz dieser beiden Zählungen wird bei der nächsten synchronisierten positiven Flanke des Eingangssignals in den Zwischenspeicher 30 geschrieben und gleichzeitig der Binärzähler 29 für den nächsten Zählvorgang auf Null zurückgesetzt. Der Zeit/Spannungs-Wandler 18 macht somit die Mark-Space-Modulation wieder rückgängig, indem er die Mark-Space-Werte in Amplituden-Werte zurückverwandelt.
Das in der Fig. 8 dargestellte Verzögerungsglied 2 arbeitet wie bereits erwähnt wie ein Schieberegister. In einer ersten Phase, der Schreib-Phase, werden die Binärwerte als Mark-Space-modulierten Ausgangssignals u' des Mark-Space-Modulators 1 über den Dateneingang 9 in den Schreib/Lese-Speicher 50 eingeschrieben mit Hilfe des am Ausgang des Frequenzvervielfachers 21 und damit am Takteingang 13 des
Verzögerungsgliedes 2 anstehenden Taktsignais der Frequenz
Die Taktimpulse dieses Taktsignals werden im Binärzähler 51 gezählt und der binäre Zählwert bildet die mit der Zeit fortlaufend ansteigende Adresse des Schreib/Lese-Speichers 50. In jeder Zelle des letzteren wird somit ein binärer Abtastwert «0» oder «1» des Mark-Space-modulierten Signals u' gespeichert. Die positiv gehende Flanke des Taktsignals schaltet während der Lese-Phase den einpoligen Umschalter 49 um, so dass der Daten-Anschluss 54 jetzt mit dem Ausgang des Verzögerungsgliedes 2 verbunden ist. Gleichzeitig wird der Schreib/Lese-Speicher 50 mit Hilfe des «Schreib/Lese»-Eingangs 53 von Schreiben auf Lesen umgeschaltet. Die gespeicherten binären Abtastwerte des Mark-Space-modu-lierten Signals u' werden somit jetzt verzögert als Werte des Signals u' (a) aus dem Schreib/Lese-Speicher 50 herausgelesen und dem Ausgang des Verzögerungsgliedes 2 zugeführt. Am Ende des Herauslesens schaltet die negativ gehende Flanke des Taktsignals wieder den einpoligen Umschalter 49 und den «Schreib/Lese»-Eingang 53 zurück, so dass eine neue Schreib-Phase beginnen kann und der neue Wert von u' unter der gleichen Adresse im Schreib/Lese-Speicher 50 geschrieben wird.
Der Frequenzvervielfacher 21 ist z.B. vom Typ MC 14527B, der Addierer 36 vom Typ MC 14008B, der Schreib/ Lese-Speicher 50 vom Typ MCM 14 537 und der Adressezähler 51 vom Typ MC 14163B.
Das D-Flip-Flop 28 ist z.B. vom Typ MC 14013B, die Zähler 29 und41 sind vom Typ MC 14516B, die Speicher 30 und 37 vom Typ MC 14042B, die Exklusiv-Oder-Gatter 35 und 42 vom Typ MC 14507B und die Umschalter 48 und 49 vom Typ MC 14066B.
Alle Bauelemente MC... bzw. MCM... sind z.B. integrierte Schaltungen der Firma Motorola, Phoenix, Arizona und in deren Datenbuch «the european CMOS selection» beschrieben. Es handelt sich ausschliesslich um klassische Bauelemente der elektronischen Digitaltechnik, deren Funktionen standardisiert und die jedem Durchschnittsfachmann gut bekannt sind.
6
5
10
15
20
25
30
35
40
B
3 Blatt Zeichnungen
Claims (6)
- 659 140PATENTANSPRÜCHE1. Mark-Space-Amplituden-Modulator zur Ermittlung eines Verbrauchs von Blindleistung oder von Blindenergie, einen Mark-Space-Modulator (1) enthaltend, der über ein Verzögerungsglied (2) mit einem Pulseingang (10) eines ersten Puls-Amplituden-Modulators (3) verbunden ist, dadurch gekennzeichnet, dass zusätzlich ein Regler (4) vorhanden ist, dessen erster Signaleingang (11) mit dem Ausgang des Verzögerungsgliedes (2) verbunden ist, während sein zweiter Signaleingang (17) an einem der beiden Anschlüsse des Mark-Space-Modulators (1) und sein Ausgang ( 12) am Takteingang (13) des Verzögerungsgliedes (2) angeschlossen ist, wobei gleichzeitig an seinem Takteingang ( 15) ein Taktsignal (8) ansteht.
- 2. Mark-Space-Amplituden-Modulator nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Signaleingang (17) des Reglers (4) am Ausgangs-Anschluss des Mark-Space-Modulators (1) angeschlossen ist, der Regler (4) einen Zeit/ Spannungs-Wandler (18), einen Satz Exklusiv-Oder-Gatter (19), einen Akkumulator (20) und einen Frequenzverviel-facher (21) enthält, und im Regler (4) je eine Verbindung besteht- zwischen dem ersten Signaleingang (11) des Reglers (4) und einem einpoligen Eingang (22) des Satzes Exklusiv-Oder-Gatter (19),- zwischen dem zweiten Signaleingang (17) des Reglers (4) und dem Signaleingang des Zeit/Spannungs-Wandlers (18),- zwischen dem Takteingang ( 15) des Reglers (4) und den Takteingängen des Zeit/Spannungs-Wandlers (18), des Akkumulators (20) und des Frequenzvervielfachers (21),- zwischen dem Ausgang des letzteren und dem Ausgang (12) des Reglers (4), und je eine Busverbindung- zwischen dem Ausgang des Zeit/Spannungs-Wandlers (18) und einem Bus-Eingang (26) des Satzes Exklusiv-Oder-Gatter (19),- zwischen dem Bus-Ausgang des letzteren und einem Bus-Eingang (27) des Akkumulators (20) und- zwischen dem Ausgang des Akkumulators (20) und dem Parallel-Eingangdes Frequenzvervielfachers (21), und dass der Satz Exklusiv-Oder-Gatter (19) zweieingängige Exklusiv-Oder-Gatter (35) enthält, deren erste Eingänge mit dem einpoligen Eingang (22) des Satzes (19) verbunden sind, während deren zweite Eingänge einen Bus-Eingang und deren Ausgänge einen Bus-Ausgang des Satzes Exklusiv-Oder-Gatter (19) bilden.
- 3. Mark-Space-Amplituden-Modulator nach Anspruch 2, dadurch gekennzeichnet, dass der Zeit/Spannungs-Wandler (18) einen Synchronisier-D-Flip-Flop (28), einen Binärzähler (29) und einen Zwischenspeicher (30) enthält, und im Zeit/ Spannungs-Wandler (18) je eine Verbindung besteht- zwischen dem Signaleingang des Zeit/Spannungs-Wandlers (18) und dem D-Eingang des Synchronisier-D-Flip-Flop(28) sowie dem «Rauf/Runter»-Eingang (31) des Binärzählers (29),- zwischen dem Takteingang (23) des Zeit/Spannungs-Wandlers (18) und den Takteingängen des Synchronisier-D-Flip-Flop (28) und des Binärzählers (29),- zwischen dem Q-Ausgang des Synchronisier-D-Flip-Flop (28) und dem «Reset»-Eingang (R) des Binärzählers(29) sowie dem Takteingang (34) des Zwischenspeichers (30), und je eine Busverbindung- zwischen dem Ausgang des Binärzählers (29) und dem Eingang des Zwischenspeichers (30) und- zwischen dem Ausgang des letzteren und dem Ausgang des Zeit/Spannungs-Wandlers (18).
- 4. Mark-Space-Amplituden-Modulator nach Anspruch 2, dadurch gekennzeichnet, dass der Akkumulator (20) einen Addierer (36) und einen Akkumulator-Speicher (37) enthält,und im Akkumulator (20) je eine Busverbindung besteht- zwischen dem Bus-Eingang (27) des Akkumulators (20) und einem ersten N-Bit-Bus-Eingang des Addierers (36),- zwischen dem Ausgang des Addierers (36) und dem Ein-s gang des Akkumulator-Speichers (37),- zwischen dem Ausgang des letzteren und einem zweiten N-Bit-Bus-Eingang des Addierers (36) sowie dem Ausgang des Akkumulators (20), und- eine einpolige Verbindung zwischen einem Takteingang io (24) des Akkumulators (20) und einem Takteingang desAkkumulator-Speichers (37).
- 5. Mark-Space-Amplituden-Modulator nach Anspruch 1, dadurch gekennzeichnet, dass der zweite Signaleingang (17) des Reglers (4) am Eingangs-Anschluss des Mark-Space-15 Modulators (1) angeschlossen ist, der Regler (4) ein Filter (38), einen zweiten Puls-Amplituden-Modulator (39), einen Frequenzwandler (40), einen Vor-/Rückwärts-Binärzähler (41), ein Exklusiv-Oder-Gatter (42) und einen Frequenzvervielfacher (21) enthält, und im Regler (4) je eine Verbindung 20 besteht- zwischen dem ersten Signaleingang (11) des Reglers (4) und einem ersten Eingang des Exklusiv-Oder-Gatters (42),- zwischen dem Ausgang des letzteren und einem Pulseingang (47) des zweiten Puls-Amplituden-Modulators (39),25 - zwischen dem zweiten Signaleingang (17) des Reglers (4) und dem Eingang des Filters (38),- zwischen einem zweipoligen Ausgang des letzteren und einem zweipoligen Moduliereingang (46) des zweiten Puls-Amplituden-Modulators (39),30 - zwischen dem Ausgang des letzteren und dem Eingang des Frequenzwandlers (40),- zwischen einem Polaritätssignalausgang (P' ) des Frequenzwandlers (40) und einem zweiten Eingang des Exklusiv-Oder-Gatters (42),35 - zwischen einem Richtungssignalausgang (E) des Frequenzwandlers (40) und einem «Rauf/Runter»-Eingang (43) des Vor-/Rückwärts-Binärzählers (41),- zwischen einem Messsignalausgang (F) des Frequenzwandlers (40) und einem Takteingang (44) des Vor-/Rück-40 wärts-Binärzählers (41),- zwischen dem Takteingang (15) des Reglers (4) und den Takteingängen des Vor-/Rückwärts-Binärzählers (41) und des Frequenzvervielfachers (21),- zwischen dem Ausgang des letzteren und dem Ausgang 45 (12) des Reglers (4), und- eine Busverbindung zwischen dem Parallel-Ausgang des Vor-/Rückwärts-Binärzählers (41) und dem Parallel-Eingang des Frequenzvervielfachers (21).
- 6. Mark-Space-Amplituden-Modulator nach einem der so Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Verzögerungsglied (2) einen einpoligen Umschalter (49), einen Schreib/Lese-Speicher (50) und einen binären Adressezähler (51) enthält, und im Verzögerungsglied (2) je eine Verbindung besteht55 - zwischen dem Takteingang (13) des Verzögerungsgliedes (2) und dem Takteingang des binären Adressezählers (51) sowie dem Steuereingang des einpoligen Umschalters (49) und dem «Schreib/Lese»-Eingang (53) des Schreib/Lese-Speichers (50),60 - von dem Daten-Anschluss (54) des Schreib/Lese-Spei-chers (50) einerseits über den Öffnungskontakt des Umschalters (49) zu dem Dateneingang (9) des Verzögerungsgliedes (2), und anderseits über den Schliesskontakt des Umschalters (49) zu dem Ausgang des Verzögerungsgliedes (2), und 65 - eine Busverbindung zwischen dem Parallel-Ausgang des Adressezählers (51) und dem Adresse-Eingang des Schreib/ Lese-Speichers (50).3659 140Anwendungsgebiet und Zweck
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH6962/82A CH659140A5 (de) | 1982-11-30 | 1982-11-30 | Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie. |
| DE19833329090 DE3329090A1 (de) | 1982-11-30 | 1983-08-11 | Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie |
| US06/554,599 US4594547A (en) | 1982-11-30 | 1983-11-23 | Mark-space amplitude modulator for measuring reactive power consumption or reactive energy consumption |
| FR8318839A FR2541463B1 (fr) | 1982-11-30 | 1983-11-25 | Modulateur d'amplitude mark-space pour determiner une consommation de puissance reactive ou d'energie reactive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH6962/82A CH659140A5 (de) | 1982-11-30 | 1982-11-30 | Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CH659140A5 true CH659140A5 (de) | 1986-12-31 |
Family
ID=4317770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CH6962/82A CH659140A5 (de) | 1982-11-30 | 1982-11-30 | Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4594547A (de) |
| CH (1) | CH659140A5 (de) |
| DE (1) | DE3329090A1 (de) |
| FR (1) | FR2541463B1 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH680620A5 (de) * | 1989-03-31 | 1992-09-30 | Landis & Gyr Betriebs Ag | |
| ATE126601T1 (de) * | 1991-07-22 | 1995-09-15 | Landis & Gry Tech Innovat Ag | Anordnung zum messen einer blindleistung oder einer blindenergie. |
| US5396109A (en) * | 1991-09-26 | 1995-03-07 | Olympus Optical Co., Ltd. | Bit clock regenerating circuit and data regenerating method |
| DE19907950C2 (de) * | 1999-02-24 | 2002-01-10 | Siemens Ag | Meßvorrichtung |
| DE19923984C2 (de) * | 1999-05-25 | 2003-04-10 | Wolfgang Hofmann | Schaltung und Verfahren zur Erfassung reaktiver Leistung |
| US8590299B2 (en) * | 2011-03-23 | 2013-11-26 | Philip Padula | Device to capture wave energy |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH462953A (de) * | 1967-09-14 | 1968-09-30 | Landis & Gyr Ag | Elektronische Leistungsmesseinrichtung |
| US3626308A (en) * | 1969-12-23 | 1971-12-07 | Nasa | Wide-band doubler and sine wave quadrature generator |
| DE2063105C3 (de) * | 1970-12-16 | 1978-04-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Erfassung der Wirkleistung in einem einphasigen Wechselstromnetz |
| US3849671A (en) * | 1972-05-15 | 1974-11-19 | Dynell Elec | Phase detector circuitry |
| DE2512301C2 (de) * | 1975-03-20 | 1976-12-16 | Siemens Ag | Einrichtung zur messung der elektrischen wirk- und/oder blindleistung |
| US3983498A (en) * | 1975-11-13 | 1976-09-28 | Motorola, Inc. | Digital phase lock loop |
| CH601803A5 (de) * | 1976-08-25 | 1978-07-14 | Landis & Gyr Ag | |
| US4055803A (en) * | 1976-09-27 | 1977-10-25 | Kraley Raymond L | Combined watt and var transducer |
| US4166249A (en) * | 1978-02-15 | 1979-08-28 | Honeywell Inc. | Digital frequency-lock circuit |
| JPS5951184B2 (ja) * | 1980-02-07 | 1984-12-12 | パイオニア株式会社 | Ａｍステレオ変調信号のサブ信号検波装置 |
| JPS56112656A (en) * | 1980-02-12 | 1981-09-05 | Toko Seiki Kk | Electronic reactive power meter |
| US4463311A (en) * | 1980-05-29 | 1984-07-31 | Tokyo Shibaura Denki Kabushiki Kaisha | Electronic electric-energy meter |
| US4363002A (en) * | 1980-11-13 | 1982-12-07 | Fuller Robert M | Clock recovery apparatus for phase shift keyed encoded data |
| DE3043303A1 (de) * | 1980-11-17 | 1982-07-01 | Siemens AG, 1000 Berlin und 8000 München | Elektronische einrichtung zur erfassung der blindleistung |
| US4408283A (en) * | 1981-06-08 | 1983-10-04 | Transdata, Inc. | Time division multiplier transducer with digitally derived phase shift adjustment for reactive power and energy measurement |
| DE3205840A1 (de) * | 1981-07-08 | 1983-01-27 | LGZ Landis & Gyr Zug AG, 6301 Zug | Messwert-aufbereiter |
-
1982
- 1982-11-30 CH CH6962/82A patent/CH659140A5/de not_active IP Right Cessation
-
1983
- 1983-08-11 DE DE19833329090 patent/DE3329090A1/de active Granted
- 1983-11-23 US US06/554,599 patent/US4594547A/en not_active Expired - Fee Related
- 1983-11-25 FR FR8318839A patent/FR2541463B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| US4594547A (en) | 1986-06-10 |
| FR2541463A1 (fr) | 1984-08-24 |
| FR2541463B1 (fr) | 1987-03-20 |
| DE3329090C2 (de) | 1988-03-17 |
| DE3329090A1 (de) | 1984-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2226170A1 (de) | Statische inverterschaltung | |
| DE2816981A1 (de) | Einrichtung zur messung der gleichstromkomponente in einem ueberlagerten wechselspannungssignal | |
| DE2548746A1 (de) | Analog/digital-umsetzer | |
| CH618519A5 (de) | ||
| DE2519668C3 (de) | Anordnung zur Erzeugung einer dem Produkt zweier analoger elektrischer Größen proportionalen Folge von Impulsen | |
| CH659140A5 (de) | Mark-space-amplituden-modulator zur ermittlung eines verbrauchs von blindleistung oder von blindenergie. | |
| DE68912544T2 (de) | Rechteckiges angepasstes filter für variablen takt. | |
| DE2329647A1 (de) | Schaltungsanordnung zum messen des frequenzganges | |
| DE2035253A1 (de) | Digitaler Dichtemesser | |
| DE2603694A1 (de) | Elektronisches zaehlgeraet | |
| DE2144537C3 (de) | Meldeanlage | |
| DE3205296A1 (de) | Frequenzvervielfacher | |
| DE2415103C3 (de) | Schaltungsanordnung für die Phasensynchronisierung von Rechteckimpulstaktgeneratoren | |
| DE3528416A1 (de) | Auswerteschaltung fuer einen kapazitiven sensor | |
| DE3014274C2 (de) | ||
| DE2846882C2 (de) | ||
| DE2719591B2 (de) | Schaltungsanordnung zur Spitzenwertgleichrichtung von Wechselspannungssignalen unterschiedlicher Frequenz | |
| DE1260523B (de) | Schaltungsanordnung zur Phasensynchronisation einer Rechteckspannung mit einer steuernden Wechselspannung | |
| DE2263824A1 (de) | Verfahren und vorrichtung zur analyse von zeitintervallen | |
| DE2757210C2 (de) | ||
| DE2529944C3 (de) | Elektronische Schaltungsanordnung zum Parallelschalten von Wechselstromnetzen | |
| DE2622579C3 (de) | Analog-Digital-Umsetzer mit einem Nachführungsnetzwerk | |
| DE1437173C (de) | Schaltungsanordnung zur Demodulation frequenzumgetasteter digitaler Telegraphiesignale | |
| DE1945502C (de) | Verzogerungselement fur ein elektrisches Signal | |
| DE2147919A1 (de) | Sender zum Übertragen von nicht linear Puls-Code modulierten Proben von Analogsignalen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PL | Patent ceased | ||
| PL | Patent ceased |