CH704037B1 - Verfahren, Vorrichtung und Computerprogrammprodukt zum synchronisierten sowie sequenziellen Übertragen von Audio- und Videodaten. - Google Patents

Verfahren, Vorrichtung und Computerprogrammprodukt zum synchronisierten sowie sequenziellen Übertragen von Audio- und Videodaten. Download PDF

Info

Publication number
CH704037B1
CH704037B1 CH00253/05A CH2532005A CH704037B1 CH 704037 B1 CH704037 B1 CH 704037B1 CH 00253/05 A CH00253/05 A CH 00253/05A CH 2532005 A CH2532005 A CH 2532005A CH 704037 B1 CH704037 B1 CH 704037B1
Authority
CH
Switzerland
Prior art keywords
data
audio
frame
sep
computer
Prior art date
Application number
CH00253/05A
Other languages
English (en)
Inventor
Giovanni M Agnoli
Andrew Yanowitz
John O Abt
Samuel R Bowman
James A Delwiche
Jeffrey C Dillon
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CH704037B1 publication Critical patent/CH704037B1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23602—Multiplexing isochronously with the video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4126—The peripheral being portable, e.g. PDAs or mobile phones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/414—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance
    • H04N21/4143—Specialised client platforms, e.g. receiver in car or embedded in a mobile appliance embedded in a Personal Computer [PC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4342—Demultiplexing isochronously with video sync, e.g. according to bit-parallel or bit-serial interface formats, as SDI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Communication Control (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Information Transfer Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Systems (AREA)

Abstract

Ein Datenstromformat zur Übertragung von Daten-Frames zwischen einem Computer und einem Video-Client über eine Schnittstelle, wobei der Datenstrom eine Vielzahl von synchronisiert sowie sequenziell übertragenen Daten-Frames ist, wobei jeder Daten-Frame umfasst: einen Frame-Header; Videodaten, die dem Frame-Header folgen; und Audiodaten, die den Videodaten folgen. Der Daten-Frame umfasst auch einen Audio-Header, der zwischen den Videodaten und den Audiodaten vorgesehen ist.

Description

Gebiet der Erfindung
[0001] Die vorliegende Erfindung betrifft ein Verfahren, eine Vorrichtung und ein Computerprogrammprodukt gemäss den Ansprüchen 1, 17 und 33.
Hintergrund der Erfindung
[0002] Ein «Bus» ist eine Sammlung von Signalen, die zwei oder mehr elektrische Geräte verbinden und erlauben, dass ein Gerät Information an ein oder mehrere weitere Geräte überträgt. Es gibt viele unterschiedlichen Arten von Bussen, die in Computern und mit Computern in Beziehung stehenden Produkten verwendet werden. Beispiele umfassen den PCI-Bus (PCI von Peripheral Component Interconnect), den ISA-Bus (ISA von Industry Standard Architecture) und den USB-Bus (USB von Universal Serial Bus), um einige wenige zu nennen. Die Arbeitsweise eines Busses ist gewöhnlich durch einen Standard festgelegt, der verschiedene Belange spezifiziert, wie etwa die elektrischen Eigenschaften des Busses, wie Daten über den Bus zu übertragen sind, wie Anforderungen von Daten quittiert werden und dergleichen. Die Verwendung eines Busses, um eine Aktivität, wie etwa die Übertragung von Daten, das Anfordern von Daten usw. durchzuführen, wird allgemein als das Abarbeiten eines «Zyklus» bezeichnet. Eine Standardisierung eines Busprotokolls hilft, eine effektive Kommunikation zwischen an den Bus angeschlossenen Geräten sicherzustellen, selbst wenn derartige Geräte von unterschiedlichen Herstellern gefertigt werden. Jede Firma, die ein an einem besonderen Bus zu verwendendes Gerät herstellen und verkaufen will, versieht dieses Gerät mit einer Schnittstelle, die für den Bus einzigartig ist, an den das Gerät angeschlossen werden wird. Der Entwurf eine Gerätes für einen besonderen Busstandard stellt sicher, dass das Gerät in der Lage sein wird, richtig mit allen weiteren Geräten, die an den gleichen Bus angeschlossen sind, zu kommunizieren, selbst wenn solche weiteren Geräte von anderen Herstellern hergestellt werden. Somit wird beispielsweise ein internes Faxgerät/Modem (d.h. im Inneren eines Personalcomputers), das für einen Betrieb an einem PCI-Bus entworfen ist, in der Lage sein, Daten zu weiteren Geräten an dem PCI-Bus zu übertragen bzw. von diesen zu empfangen, selbst wenn jedes Gerät an den PCI-Bus von einem anderen Hersteller gefertigt ist.
[0003] Gegenwärtig gibt es einen Marktdruck, verschiedene Arten von elektronischen Verbraucherartikeln mit einer Busschnittstelle zu versehen, die es erlaubt, dass ein derartiger Artikel mit einem anderen Artikel mit einer entsprechenden Busschnittstelle verbunden werden kann. Beispielsweise werden Digitalkameras, digitale Videorekorder, digitale Videoscheiben (DVDs) und Drucker mit einer IEEE-1394-Busschnittstelle erhältlich. Der Bus gemäss IEEE (IEEE von Institute of Electrical and Electronics Engineers) 1394 erlaubt beispielsweise, dass eine digitale Kamera an einen Drucker oder Computer angeschlossen werden kann, so dass ein von der Kamera aufgenommenes Bild auf dem Drucker ausgedruckt oder in dem Computer elektronisch gespeichert werden kann. Darüber hinaus können digitale Fernsehgeräte mit einem Computer oder einem Computernetz über einen IEEE-1394-Bus gekoppelt werden.
[0004] Es gibt jedoch viele Geräte ohne irgendeine entsprechende Busschnittstelle, wie z.B. eine Art einer IEEE-1394-Schnittstelle. Dies stellt ein Problem dar, da derartige Geräte nicht in der Lage sind, mit anderen Geräten verbunden zu werden, wie es oben beschrieben ist. Es gibt einen tief empfundenen Bedarf, dieses Problem zu überwinden, indem eine Verbindungsmöglichkeit mit Geräten bereitgestellt wird, die sonst nicht an einen entsprechenden Bus, insbesondere einen IEEE-1394-Bus, angeschlossen werden können.
Zusammenfassung der Erfindung
[0005] Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren, eine Vorrichtung und ein Computerprogrammprodukt bereitzustellen, welche die oben diskutierten Probleme lösen, indem ein Datenstromformat zur synchronisierten sowie sequenziellen Übertragung von Daten-Frames zwischen einem Computer und einem Video-Client bereitgestellt wird. Der Computer und der Video-Client stehen miteinander über eine Schnittstelle in Verbindung, die zwischen den Computer und den Video-Client geschaltet ist. Der Datenstrom umfasst Daten-Frames, die sequenziell übertragen werden, wobei jeder Daten-Frame einen Frame-Header, Videodaten, die den Frame-Header folgen, und Audiodaten, die den Videodaten folgen, aufweist. Der Daten-Frame umfasst auch einen Audio-Header, der zwischen den Videodaten und den Audiodaten vorgesehen ist. Es kann ein Frame-Zahl-Synchronisations-Bit enthalten sein, das mit dem vertikalen Austastabschnitt synchronisiert ist. Bei einer weiteren bevorzugten Ausführungsform umfasst der Audio-Header eine Audiozykluszahl. Bei einer Ausführungsform werden die Audiodaten in Bezug auf die Videodaten abgetastet. Bei einer weiteren bevorzugten Ausführungsform umfassen die Audiodaten einen Audioabtastungszahl pro Frame, die Audioabtastungszahl pro Frame. Bei einer bevorzugten Ausführungsform gibt die Audioabtastungszahl eine Anzahl von Bytes pro Abtastung an und kann gemäss einer ANSI/SMPTE 272M-Spezifikation variieren. Der Frame-Header kann auch Format-Flags enthalten, die eine Anzahl von Bits pro Abtastung von Videodaten angeben. Bei weiteren bevorzugten Ausführungsformen umfasst der Frame-Header einen SMPTE-Zeitcode und einen inkrementierenden Frame-Zähler sowie eine Audiozykluszahl, die die Position in der Audiokadenz angibt, die durch die ANSI/SMPTE 272M-1994-Spezifikation spezifiziert ist. Bei weiteren bevorzugten Ausführungsformen umfasst der Frame-Header eine Audiokanalzahl und eine Blockgrössen-Bytezahl, die angibt, wie viele Audio-Bytes in den Audiodaten enthalten sind. Es können auch Audioformat-Flags und Videoformat-Flags in dem Frame-Header enthalten sein.
[0006] Viele andere Merkmale und Vorteile der vorliegenden Erfindung werden durch Lesen der folgenden detaillierten Beschreibung, in Verbindung mit den begleitenden Zeichnungen betrachtet, deutlich werden:
Kurzbeschreibung der Zeichnungen
[0007] <tb>Fig. 1<sep>veranschaulicht in einer Blockdiagrammform Hauptkomponenten, die in Verbindung mit Ausführungsformen der vorliegenden Erfindung verwendet werden; <tb>Fig. 2<sep>veranschaulicht das Format eines Frames gemäss Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 3A und 3B<sep>veranschaulichen das Format des ersten Datenpakets bzw. folgender Datenpakete; <tb>Fig. 4A und 4B<sep>veranschaulichen die Organisation von Videodaten in Datenpaketen gemäss den Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 5A und 5B<sep>veranschaulichen die Organisation von Audiodaten in Datenpaketen gemäss den Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 6A und 7<sep>veranschaulichen Elemente eines Headers, der in dem Frame enthalten ist, gemäss Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 8<sep>veranschaulicht eine Sammlung von Paketen, die verknüpft sind, um einen Frame zu bilden, gemäss Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 9A–9D<sep>veranschaulichen eine alternative Ausführungsform der vorliegenden Erfindung, bei der Abweichungen von SDTI-Frames verwendet werden, gemäss Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 9E<sep>veranschaulicht eine alternative Ausführungsform, bei der der Sender den SDTI-Strom über mehrere Kanäle aufteilt; <tb>Fig. 10<sep>veranschaulicht in Flussdiagrammform Handlungen, die durchgeführt werden, um eine externe Taktgebung zwischen einem Computer und einer Hardware-Schnittstelle bereitzustellen, gemäss Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 11<sep>veranschaulicht den Registerspeicherplan für das Schnittstellengerät gemäss Ausführungsformen der vorliegenden Erfindung; <tb>Fig. 12<sep>veranschaulicht die Organisation von globalen A/V-Registern, die in der Schnittstelle gemäss der vorliegenden Erfindung enthalten sind; <tb>Fig. 13<sep>veranschaulicht die Organisation von Global-Status-Registern, die in dem Schnittstellengerät der vorliegenden Erfindung enthalten sind; <tb>Fig. 14<sep>veranschaulicht das isochrone Control-Register, das in dem Schnittstellengerät der vorliegenden Erfindung enthalten ist; <tb>Fig. 15<sep>veranschaulicht die Organisation des Flow-Control-Registers, das in dem Schnittstellengerät der vorliegenden Erfindung enthalten ist; und <tb>Fig. 16<sep>veranschaulicht die Organisation des isochronen Channel-Registers, das in dem Schnittstellengerät der vorliegenden Erfindung enthalten ist.
Detaillierte Beschreibung
[0008] Wenn die Aufmerksamkeit auf Fig. 1gerichtet wird, sind in Blockdiagrammform Komponenten gezeigt, die verbunden sind, um Audio- und Videodaten zwischen einem Computer 100 und einem Client 102, die durch einen Bus 104 an eine Schnittstelle 106 angeschlossen sind, zu übertragen. Der Computer 100 ist bei der bevorzugten Ausführungsform ein Rechengerät, das in der Lage ist, Video- und Audiodaten zu verarbeiten und sie in einer für einen Benutzer erkennbaren Form anzuzeigen. Derartige Geräte umfassen Desktop-, Laptop- und Palmtop-Computer. Client 102, wie er hierin bezeichnet wird, ist ein Video-Verbraucher oder Video-Erzeuger und umfasst solche Geräte, wie Digitalkameras und Videospeichergeräte, wie etwa lineare und Direktzugriffsgeräte. Bus 104, wie er hierin bezeichnet wird, umfasst eine physikalische Verbindung zwischen dem Computer 100 und der Schnittstelle 106 sowie das serielle Protokoll, das von Geräten eingehalten wird, die über den Bus 104 kommunizieren. Bei der bevorzugten Ausführungsform benutzt der Bus 104 das serielle Busprotokoll IEEE 1394, das als Firewire bekannt ist. Die Schnittstelle 106 akzeptiert von dem Client 102 sowohl analoge als auch digitale Eingänge und wandelt den Eingang in Abtastzeilen um, die von einem Audio/Video-Player verwendet werden können, der auf dem Computer 100 ausgeführt wird. Bei einer alternativen Ausführungsform akzeptiert die Schnittstelle 106 dann von dem Client 102 ein digital komprimiertes/unkomprimiertes Signal und überträgt das gesamte Signal oder Teilsätze dieses Signals. Bei einer Ausführungsform unterteilt die Schnittstelle 106 den Eingang in Frames 108 über den Bus 104 zu dem Computer 100.
[0009] Das Format des Frames 108 ist in Fig. 2veranschaulicht. Der Frame 108 umfasst einen Frame-Header 110, einen Videoblock 112, einen Audioblock 114 und wahlweise einen Audio-Header 116. Die Audiodaten in dem Audioblock 114 werden in Bezug auf die Videodaten in Videoblock 112 abgetastet. Die Audioabtastungszahl pro Frame variiert gemäss der Anzahl, die in der ANSI/SMPTE-272M-1994-Spezifikation definiert ist, die hierin durch Bezugnahme in ihrer Gesamtheit miteingeschlossen ist. Die Audioabtastungszahlkadenz ist notwendig, um die ganze Zahl von Abtastungen pro Sekunde über die NTSC-Bildfrequenz (29,97 Bilder pro Sekunde) aufzuteilen. Ähnlich kann die Grösse des Frames 108 variieren, um sich an verschiedene Videoformate, wie etwa PAL oder NTSC und 8- oder 10-Bit-Videodaten sowie Audioformate, wie etwa 48 kHz und 96 kHz 16 und 24 Bit usw., anzupassen. Ähnlich kann die Frame-Grösse von komprimierten Daten variieren, um sich an das komprimierte Format anzupassen. Bei einer Ausführungsform weisen der Videoblock 112 und der Audioblock oder der komprimierte Block eine vorbestimmte Grösse auf, um das Parsing von Frame 108 einfach zu gestalten und wenig Verarbeitungs-Overhead durch Anwendungen, wie etwa Programme mit direktem Speicherzugriff, zu erfordern. In dem Fall, dass nicht der gesamte Videoblock 112 oder Audioblock 114 vollständig mit Daten gefüllt ist, können die übrigen Abschnitte der Blöcke 112, 114 mit Nullen gefüllt werden. Bei einer Ausführungsform sind Daten, die in dem Videoblock 112 und in dem Audioblock 114 enthalten sind, nicht komprimiert, was den Verarbeitungs-Overhead an der Schnittstelle 106 sowie den Verarbeitungs-Overhead, der durch Dekompressionsprogramme, die auf dem Computer 100 laufen, erforderlich ist, weiter reduziert.
[0010] Die Schnittstelle 106 sendet nach dem Umwandeln des Eingangs, der von dem Client 102 empfangen wird, und dem Umwandeln desselben in Abtastzeilen und dem Organisieren desselben in Frames 108 einen Frame in jeder vertikalen Austastlücke, um eine Synchronisation mit dem Computer 100 bereitzustellen. Der Computer 100 kann die vertikale Austastlücke aus der Frequenz von empfangenen Frames ableiten und sich selbst mit den Audio- und Videodaten der hereinkommenden Frames 108, die von der Schnittstelle 106 empfangen werden, synchronisieren. Auf diese Weise werden Verarbeitungsressourcen eingespart, und es gibt keine Notwendigkeit, eine Synchronisation an jedem Frame, wenn er empfangen wird, durchzuführen, wodurch an dem Computer 100 eine Leistung mit höherer Qualität der Audio- und Videoanzeige bereitgestellt wird.
[0011] Die Fig. 3A und 3B veranschaulichen das Format des ersten Datenpakets bzw. des folgenden Datenpakets.
[0012] Die Fig. 4A und 4B veranschaulichen die Organisation von Videodaten in Datenpaketen. Die Fig. 5A und 5Bveranschaulichen die Organisation von Audiodaten in Datenpaketen.
[0013] Fig. 6 veranschaulicht die Inhalte des Frame-Headers 110. Enthalten sind Format-Flags 130, die die Anzahl von Bits pro Abtastung angeben, SMPTE-Zeitcode 132, ein inkrementierender Frame-Zähler 134, eine Audiozykluszahl 136, eine Audioabtastungszahl 138, eine Kanalzahl 140, eine Blockgrössen-Byte-Zahl 142, Audioformat-Flags 144 und Videoformat-Flags 146. Die Audioabtastungszahl 138 gibt eine Anzahl von Abtastungen an, die mit einer Kadenz übereinstimmt. Der Wert in der Audiozykluszahl 136 gibt den Ort innerhalb der Kadenz an. Eine Kadenz von Frames bildet ein zyklisches Muster.
[0014] In einer weiteren bevorzugten Ausführungsform können einige der Inhalte des Frame-Headers 110 zu einem optionalen Audio-Header 116 bewegt oder kopiert werden. Eine Ansicht des Frame-Headers 110 ist in Fig. 7gezeigt, die eine Byte-Zahl, eine Datenlänge und ein Frame-Bit zeigt.
[0015] Wie es in Fig. 8 veranschaulicht ist, ist der Frame 108 aus einer Vielzahl von Paketen 150 mit einer vorbestimmten Grösse aufgebaut. Jedem Paket ist ein isochroner 1394-Paketheader zugeordnet. Eine Datenübertragung gemäss der vorliegenden Erfindung benützt ein Synchronisations-Bit, um den Beginn eines Frames zu finden. Das erste Paket in dem Frame 108 wird mit dem Synchronisations-Bit markiert. Dies erlaubt, dass der Datenstrom durch den Computer 100 identifiziert werden kann, wenn er empfangen wird, was den Verarbeitungs-Overhead weiter reduziert, indem zugelassen wird, dass der Computer 100 den Fluss von Frames, der von der Schnittstelle 106 empfangen wird, synchronisiert.
[0016] Bei einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung können Frames, die den Standard gemäss der seriellen digitalen Schnittstelle (SDI von Serial Digital Interface) einhalten, benutzt werden, wie es in den Fig. 9A bis 9Everanschaulicht ist. Bei diesen weiteren bevorzugten Ausführungsformen hält der Bus 104 das serielle Busprotokoll nach IEEE 1394B ein, um sich an die Datenratenbeschränkungen anzupassen, die in dem SDI-Standard angegeben sind. Wie es oben beschrieben ist, bildet die Schnittstelle 106 aus den empfangenen Eingang Frames, indem Abtastzeilen erzeugt werden, ein Deinterlacing durchgeführt wird, in Pakete verpackt wird und SDTI-Frames mit Audio- und Videodaten fester Grösse erzeugt werden. Es können verschiedene Abwandlungen an den SDTI-Frames abhängig von den Verarbeitungsressourcen, die auf einem Computer 100, der Schnittstelle 106, dem Client 102 oder einem anderen Gerät verfügbar sind, vorgenommen werden. Wie es oben beschrieben ist, wird die Übertragung von SDTI-Frames, die über den Bus 104 gesendet werden, mit der vertikalen Austastlücke des akzeptierten Signals synchronisiert.
[0017] Wie es in Fig. 9A gezeigt ist, weist der SDTI-Frame 160 im Allgemeinen zwei Komponenten auf: vertikaler Austastabschnitt 162 und horizontaler Rücklauf 164. Alternativ wird bei einer anderen Ausführungsform (Fig. 9B) ein SDTI-Frame-Header 166, ein Header, der ein Synchronisations-Bit und eine Frame-Zahl aufweist, dem SDTI-Frame 160 zur weiteren Synchronisation und zu Fehlerdetektionszwecken, etwa einer Wiederherstellung aus bei der Übertragung oder bei dem Auftreten eines Rücksetzens des Busses verlorenen Daten, hinzugefügt. Bei dieser Ausführungsform ist ein Frame-Zahl-Synchronisations-Bit in dem SDTI-Frame-Header 166 enthalten, und der SDTI-Frame-Header 166 wird mit dem vertikalen Austastabschnitt 162 synchronisiert. Beispielsweise kann bei einer Anwendung, bei der die Schnittstelle 106 nicht in der Lage ist, komprimierte Daten zu lesen, oder übermässige Aufrüstungen der Schnittstelle 106 erforderlich wären, der SDTI-Frame 160 zu dem Computer 100 übertragen werden, an dem eine Verarbeitung an den SDTI-Strom über Software nicht in Echtzeit durchgeführt wird. Alternativ kann der SDTI-Frame 160, wie es in Fig. 9C gezeigt ist, mit einem horizontalen Rücklauf 164 aufgebaut sein, um den Verarbeitungs-Overhead weiter zu reduzieren. Ein SDTI-Frame, der ohne einen horizontalen Rücklauf, aber mit einem Header 166 aufgebaut ist, kann ebenfalls bei einer Ausführungsform verwendet werden, wie es in Fig. 9Dgezeigt ist. Bei einer noch weiteren Ausführungsform, wie sie in Fig. 9Egezeigt ist, kann der SDTI-Frame zwischen mehreren Kanälen aufgeteilt werden und auch den SDTI-Frame-Header 166 enthalten. Bei dieser Ausführungsform halbiert der Sender den SDTI-Strom, wobei die Hälfte der Zeilen über Kanal A übertragen wird, und die andere Hälfte über Kanal B übertragen wird. Ein angebrachter Header für jeden Teil-Frame kann dazu verwendet werden, bei der Zusammenführung der Frame-Daten Unterstützung zu leisten.
[0018] Gemäss einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung kann eine externe Taktgebung benutzt werden, um eine Datenübertragung zwischen Computer 100, Schnittstelle 106 und Client 102 zu synchronisieren. Bei einer Ausführungsform umfasst der Client 102 einen Hochqualitäts-Referenztakt 180 (Fig. 1), der dazu verwendet werden kann, den Takt 182 an Schnittstelle 106 zu synchronisieren und einen Überlauf des Puffers 184 an der Schnittstelle 106 zu verhindern. Bei dieser Ausführungsform wird der Wert des Referenztaktes 180 an dem Client 102 von der Schnittstelle 106 aus der Frequenz abgeleitet, mit der Daten von dem Computer 102 zu der Schnittstelle 106 übertragen werden. Um eine Flusssteuerung durchzuführen, werden zwischen der Übertragung von Frames Zyklen ausgelassen. Ein ausgelassener Zyklus erhöht die Zeitdauer zwischen der Übertragung von Frames, um die Datenrate der Frame-Übertragung zu verlangsamen. Wenn die Aufmerksamkeit auf Fig. 10 gerichtet wird, fragt ein Computer bei Bezugszeichen 200 die Schnittstelle 106 ab, um die Grösse des Puffers 184 zu lesen. Während für Beispielzwecke der Puffer mit Ausdrücken wie «grösser» und «kleiner» bezeichnet wird, ist zu verstehen, dass in dem Fall eines Puffers fester Grösse grösser und kleiner sich auf den Füllstand des Puffers bezieht. Bei Bezugszeichen 202 sendet der Computer 100 dann eine Vielzahl von Frames an die Schnittstelle 106. Bei Bezugszeichen 204 fragt der Computer 100 wieder Schnittstelle 106 ab, um die Grösse des Puffers 184 zu bestimmen. Wenn die Grösse des Puffers 184 seit der letzten Abfrage seiner Grösse angewachsen ist (Entscheidung von Bezugszeichen 206), schreitet die Steuerung zu Bezugszeichen 208 voran, bei dem Computer 100 die Verzögerung zwischen Frames, die er an die Schnittstelle 106 sendet, vergrössert. Bei einer Ausführungsform beträgt die Verzögerung zwischen gesendeten Frames 125 Millisekunden. Bei einer anderen Ausführungsform wird eine Verzögerung mit einem Bruchteil davon erzielt, indem die Verzögerung über eine Anzahl Frames moduliert wird. Wenn beispielsweise eine Verzögerung zwischen Frames von dem 2,5-Fachen von 1,25 Mikrosekunden erforderlich ist, werden abwechselnde Frame-Verzögerungen von 2 und 3 Zyklen (von 125 Mikrosekunden) eingestreut. Die Steuerung kehrt dann zu Bezugszeichen 202 zurück, bei dem die Frames an die Schnittstelle 106 mit der zusätzlichen Verzögerung zwischen Frames gesendet werden. Wenn jedoch, zu der Entscheidung von Bezugszeichen 206 zurückgekehrt, die Grösse des Puffers 184 seit der letzten Abfrage seiner Grösse nicht angewachsen ist, geht die Steuerung zu der Entscheidung von Bezugszeichen 210 über. Bei der Entscheidung von Bezugszeichen 210 geht die Steuerung, falls die Grösse des Puffers 206 abgenommen hat, zu Bezugszeichen 212 über, bei dem die Verzögerung zwischen Frames, die von dem Computer 100 an die Schnittstelle 106 gesendet werden, verringert wird. Bei einer Ausführungsform beträgt das Ausmass dieser Verringerung ebenfalls 125 ms. Die Steuerung geht dann zu Bezugszeichen 202 über, bei dem die Frames von dem Computer 100 an die Schnittstelle 106 mit einer verringerten Verzögerung zwischen Frames gesendet werden. Zu der Entscheidung von Bezugszeichen 210 zurückkehrt, ist, falls die Grösse des Puffers 184 seit der letzten Abfrage der Grösse der Puffers 184 nicht abgenommen hat, dann keine Einstellung der Verzögerung zwischen Frames notwendig, und die Steuerung geht zu Bezugszeichen 202 über.
[0019] Schnittstelle 106 umfasst eine serielle Einheit 300, um eine Kommunikation über Bus 104 zu ermöglichen. Die serielle Einheit 300 umfasst ein Verzeichnis 302 der Einheit, wie es in Tabelle 1 gezeigt ist. <tb>Name<sep>Schlüssel<sep>Wert <tb>Unit_Spec_ID<sep>0x12<sep>0x000a27 <tb>Unit_SW_Version<sep>0x13<sep>0x000022 <tb>Unit_Register_Location<sep>0x54<sep>Csr_offset für Register <tb>Unit_Signals_Supported<sep>0x55<sep>Unterstützte RS232-SignaleTabelle 1
[0020] Der Wert Unit_Spec_ID spezifiziert die Organisation, die für die Architekturdefinition der seriellen Einheit 300 verantwortlich ist. Der Wert Unit_SW_Version spezifiziert in Verbindung mit dem Wert Unit_Spec_ID die Softwareschnittstelle der Einheit. Der Wert Unit_Register_Location spezifiziert den Offset in dem Anfangsadressraum der Register der seriellen Einheit des Zielgeräts. Der Wert Unit_Signals_Supported spezifiziert, welche RS-232-Signale unterstützt werden, wie es in Tabelle 2 gezeigt ist. Wenn dieser Eintrag aus dem Verzeichnis 302 der seriellen Einheit weggelassen wird, dann wird keines dieser Signale unterstützt. <tb>Feld<sep>Bit<sep>Beschreibung <tb>Ready to Send (RTS)<sep>0<sep>Setzen, wenn RTS/RFR unterstützt wird <tb>Clear to Send (CTS)<sep>1<sep>Setzen, wenn CTS unterstützt wird <tb>Data Set Ready (DSR)<sep>2<sep>Setzen, wenn DSR unterstützt wird <tb>Data Transmit Ready (DTR)<sep>3<sep>Setzen, wenn DTR unterstützt wird <tb>Ring Indicator (RI)<sep>4<sep>Setzen, wenn RI unterstützt wird <tb>Carrier (CAR)<sep>5<sep>Setzen, wenn CAR/DCD unterstützt wird <tb>Reserved<sep>[31..6]<sep>ReserviertTabelle 2
[0021] In der seriellen Einheit 300 ist auch ein Registerplan 304 der seriellen Einheit enthalten, der auf Register verweist, die in der seriellen Einheit 300 enthalten sind. Die Organisation des Registerplans 304 der seriellen Einheit ist in Tabelle 3 gezeigt. <tb>Hex-Offset<sep>Name<sep>Zugriff<sep>Grösse (Quad)<sep>Wert <tb>0x0<sep>Login<sep>W<sep>2<sep>Adresse von seriellen Registern des Initiators <tb>0x8<sep>Logout<sep>W<sep>1<sep>beliebiger Wert <tb>0xc<sep>Reconnect<sep>W<sep>1<sep>Knoten-ID des Initiators <tb>0x10<sep>TxFIFO Size<sep>R<sep>1<sep>Grösse in Bytes von TxFIFO <tb>0x14<sep>RxFIFO Size<sep>R<sep>1<sep>Grösse in Bytes von RxFIFO <tb>0x18<sep>Status<sep>R<sep>1<sep>CTS/DSR/RI/CAR <tb>0x1c<sep>Control<sep>W<sep>1<sep>DTR/RTS <tb>0x20<sep>Flush TxFIFO<sep>W<sep>1<sep>beliebiger Wert <tb>0x24<sep>Flush RxFIFO<sep>W<sep>1<sep>beliebiger Wert <tb>0x28<sep>Send Break<sep>W<sep>1<sep>beliebiger Wert <tb>0x2c<sep>Set Baud Rate<sep>W<sep>1<sep>Baud-Rate 300→230400 <tb>0x30<sep>Set Char Size<sep>W<sep>1<sep>7- oder 8-Bit-Zeichen <tb>0x34<sep>Set Stop Size<sep>W<sep>1<sep>1, 1,5 oder 2 Bits <tb>0x38<sep>Set Parity<sep>W<sep><sep>Keine, ungerade oder gerade Parität <tb>0x3c<sep>Set Flow Control<sep>W<sep>1<sep>Keine, RTS/CTS oder Xon/Xoff <tb>0x40<sep>Reserved<sep>-<sep>4<sep>Reserviert <tb>0x50<sep>Send Data<sep>w<sep>TxFI-FO-Grösse<sep>zu übertragende BytesTabelle 3
[0022] Der Registerplan 304 der seriellen Einheit verweist auf ein Login-Register. Ein Gerät, das versucht, mit der seriellen Einheit 300 zu kommunizieren, wird hierin als ein Initiator bezeichnet. Beispielsweise kann ein Initiator ein Computer 100 oder andere Knoten sein, der an ein Netzwerk über einen seriellen Hochgeschwindigkeitsbus angeschlossen ist und mit der Schnittstelle 106 in Verbindung steht. Der Initiator schreibt die 64-Bit-Adresse der Basis des Plans seines seriellen Registers in das Login-Register, um sich in die serielle Einheit 300 einzuloggen. Wenn ein anderer Initiator bereits eingeloggt ist, gibt die serielle Einheit 300 eine Konflikt-Fehlerantwortnachricht zurück. Die hohen 32 Bits der Adresse werden in die Login-Adresse geschrieben, die niedrigen 32 Bits in Login+4. Der Registerplan der seriellen Einheit kann auch auf ein Logout-Register verweisen. Der Initiator schreibt einen beliebigen Wert in dieses Register, um sich von der seriellen Einheit auszuloggen. Nach jedem Rücksetzen des Busses muss der Initiator seine (möglicherweise veränderte) Knoten-ID in das Reconnect-Register schreiben. Wenn der Initiator dies nicht innerhalb einer Sekunde nach dem Rücksetzen des Busses vornimmt, wird er automatisch ausgeloggt. Die 16-Bit-Knoten-ID wird in die unteren 16 Bits dieses Registers geschrieben, die oberen 16 Bits sollten mit null beschrieben werden. Ein Lesen des TxFIFO-Size-Registers gibt die Grösse in Bytes des Sende-FIFOs der seriellen Einheit zurück. Ein Lesen des RxFIFO-Size-Registers gibt die Grösse in Bytes des Empfangs-FIFOs der seriellen Einheit 300 zurück. Ein Lesen des Status-Registers gibt den gegenwärtigen Zustand von CTS/DSR/RI/CAR (falls unterstützt) zurück. Das Status-Register ist wie in Tabelle 4 gezeigt organisiert. <tb>Feld<sep>Bit<sep>Beschreibung <tb>CTS<sep>0<sep>1, wenn CTS high, sonst 0 <tb>DSR<sep>1<sep>1, wenn DSR high, sonst 0 <tb>RI<sep>2<sep>1, wenn RI high, sonst 0 <tb>CAR<sep>3<sep>1, wenn CAR high, sonst 0 <tb>Reserved<sep>[31...4]<sep>Immer 0Tabelle 4
[0023] Ein Schreiben in das Control-Register setzt den Zustand von DTR und RTS (falls unterstützt). Die Organisation des Control-Registers ist in Tabelle 5 gezeigt. <tb>Feld<sep>Bit<sep>Beschreibung <tb>RTS<sep>0<sep>Wenn 1, setze RTS high, setze sonst RTS low <tb>DTR<sep>1<sep>Wenn 1, setze DTR high, setze sonst DTR low <tb>Reserved<sep>[31...2]<sep>Immer 0Tabelle 5
[0024] Ein Schreiben eines beliebigen Wertes in das Flush-TxFIFO-Register bewirkt, dass die serielle Einheit 300 ihren Sende-FIFO leert, wobei jegliche Bits, die gegenwärtig in diesem sind, verworfen werden. Ein Schreiben eines beliebigen Wertes in das Flush-RxFIFO-Register bewirkt, dass die serielle Einheit ihren Empfangs-FIFO leert, wobei jegliche Bits, die gegenwärtig in diesem sind, verworfen werden. Ein Schreiben eines beliebigen Wertes in das Send-Break-Register bewirkt, dass die serielle Einheit 300 eine Unterbrechungs-Bedingung an ihrem seriellen Port setzt, nachdem die gegenwärtigen Inhalte des TxFIFO übertragen wurden. Ein Schreiben des Set-Baud-Rate-Registers setzt die Baud-Rate des seriellen Ports der seriellen Einheit 300. Das Set-Baud-Rate-Register ist wie in Tabelle 6 gezeigt organisiert. <tb>Geschriebener Wert<sep>Baud-Rate <tb>0<sep>300 <tb>1<sep>600 <tb>2<sep>1200 <tb>3<sep>2400 <tb>4<sep>4800 <tb>5<sep>9600 <tb>6<sep>19200 <tb>7<sep>38400 <tb>8<sep>57600 <tb>9<sep>115200 <tb>10<sep>230400Tabelle 6
[0025] Das Set-Char-Size-Register setzt die Bit-Grösse der gesendeten und empfangenen Zeichen. Die Organisation des Set-Char-Size-Registers ist in Tabelle 7 gezeigt. 7-Bit-Zeichen werden zu 8 Bits aufgefüllt, indem ein Auffüll-Bit als das höchstwertige Bit hinzugefügt wird. <tb>Geschriebener Wert<sep>Bit-Grösse Zeichen <tb>0<sep>7 Bits <tb>1<sep>8 BitsTabelle 7
[0026] Das Set-Stop-Size-Register kennzeichnet die Anzahl von Stopp-Bits. Das Set-Stop-Size-Register ist wie in Tabelle 8 gezeigt organisiert. <tb>Geschriebener Wert<sep>Stopp-Bits <tb>0<sep>1 Bit <tb>1<sep>1,5 Bits <tb>2<sep>2 BitsTabelle 8
[0027] Das Set-Parity-Register setzt die Parität des seriellen Ports. Die Organisation des Set-Parity-Registers ist in Tabelle 9 gezeigt. <tb>Geschriebener Wert<sep>Parität <tb>0<sep>Kein Paritätsbit <tb>1<sep>Gerade Parität <tb>2<sep>Ungerade ParitätTabelle 9
[0028] Das Set-Flow-Control-Register setzt den Typ von Flusssteuerung, der von dem seriellen Port verwendet wird. Die Organisation des Set-Flow-Control-Registers ist in Tabelle 10 gezeigt. <tb>Geschriebener Wert<sep>Flusssteuerung <tb>0<sep>Keine <tb>1<sep>CTS/RTS <tb>2<sep>Xon/XoffTabelle 10
[0029] Das Send-Data-Register wird verwendet, wenn der Initiator Blockschreibanfragen an sein Register sendet, um Zeichen in den Sende-FIFO zu schreiben. Blockschreibvorgänge dürfen nicht grösser sein als die Grösse des Sende-FIFO, die durch das TxFIFO-Size-Register spezifiziert ist. Wenn es nicht genug Platz in dem TxFIFO für das gesamte Blockschreiben gibt, wird dann eine Konflikt-Fehlerantwortnachricht zurückgegeben, und es werden keine Zeichen in den FIFO kopiert.
[0030] In der seriellen Einheit 300 ist auch ein Initiatorregisterplan mit einer Vielzahl von Registern enthalten, die wie in Tabelle 11 gezeigt organisiert sind. <tb>Hex-Offset<sep>Name<sep>Zugriff<sep>Grösse (quad)<sep>Wert <tb>0x0<sep>Break<sep>W<sep>1<sep>Beliebiger Wert <tb>0x4<sep>Framing Error<sep>W<sep>1<sep>Empfangenes Zeichen <tb>0x8<sep>Parity Error<sep>W<sep>1<sep>Empfangenes Zeichen <tb>0xc<sep>RxFIFO Overflow<sep>W<sep>1<sep>Beliebiger Wert <tb>0x10<sep>Status Change<sep>W<sep>1<sep>CTS/DSR/RI/CAR <tb>0x14<sep>Reserved<sep>–<sep>3<sep>Reserviert <tb>0x20<sep>Received Data<sep>W<sep>RxFIFO-Grösse<sep>Empfangene BytesTabelle 11
[0031] Wenn die serielle Einheit 300 eine Unterbrechungsbedingung an ihrem seriellen Port detektiert, schreibt sie einen beliebigen Wert in dieses Register (Break). Wenn die serielle Einheit 300 einen Framebildungsfehler an ihrem seriellen Port detektiert, schreibt sie das empfangene Zeichen in das Framing-Error-Register. Wenn die serielle Einheit 300 einen Paritätsfehler an ihrem seriellen Port detektiert, schreibt sie das empfangene Zeichen in das Parity-Error-Register. Wenn die serielle Einheit 300 FIFO-Überläufe empfängt, schreibt die serielle Einheit 300 einen beliebigen Wert in das RxFIFO-Overflow-Register. Wenn die serielle Einheit 300 eine Zustandsänderung von irgendeinem von CTS/DSR/RI/CAR detektiert, schreibt sie in das Status-Change-Register, wobei sie den neuen Signalzustand des seriellen Ports angibt. Die Organisation des Status-Registers ist in Tabelle 12 gezeigt. <tb>Feld<sep>Bit<sep>Beschreibung <tb>CTS<sep>0<sep>1, wenn CTS high, sonst 0 <tb>DSR<sep>1<sep>1, wenn DSR high, sonst 0 <tb>RI<sep>2<sep>1, wenn RI high, sonst 0 <tb>CAR<sep>3<sep>1, wenn CAR high, sonst 0 <tb>Reserved<sep>[31...4]<sep>Immer 0Tabelle 12
[0032] Wenn die serielle Einheit 300 Zeichen von ihrem seriellen Port empfängt, schreibt sie die empfangenen Daten mit einer Blockschreibtransaktion in das Received-Data-Register. Sie schreibt niemals mehr Bytes als die Grösse des Empfangs-FIFO, die durch das RxFIFO-Size-Register spezifiziert ist. Wenn der Initiator nicht alle gesendeten Zeichen empfangen kann, antwortet er mit einer Konflikt-Fehlerantwortnachricht und empfängt keines der gesendeten Zeichen.
[0033] Fig. 11 veranschaulicht den Registerspeicherplan für das Schnittstellengerät gemäss Ausführungsformen der vorliegenden Erfindung. Fig. 12 veranschaulicht die Organisation von globalen A/V-Registern, die in der Schnittstelle der vorliegenden Erfindung enthalten sind. Fig. 13 veranschaulicht die Organisation von Global-Status-Registern, die in dem Schnittstellengerät der vorliegenden Erfindung enthalten sind. Fig. 14 veranschaulicht das isochrone Control-Register, das in dem Schnittstellengerät der vorliegenden Erfindung enthalten ist. Fig. 15 veranschaulicht die Organisation des Flow-Control-Registers, das in dem Schnittstellengerät der vorliegenden Erfindung enthalten ist. Fig. 16 veranschaulicht die Organisation des isochronen Channel-Registers, das in dem Schnittstellengerät der vorliegenden Erfindung enthalten ist.
[0034] Bei einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird ein synthetisiertes vertikales Austastsignal abgeleitet, indem ein Vertikal-Blanking-Register an Schnittstelle 106 abgefragt wird. Das vertikale Austastsignal ruft Code für Programme auf, die auf dem Computer 100 laufen. Bei einer Ausführungsform kann auch Zeitabstimmungsinformation an Programme geliefert werden, die auf dem Computer 100 laufen, entweder in Kombination mit dem aufgerufenen Code oder anstelle des aufgerufenen Codes. Bei einer Ausführungsform der Erfindung enthält die Schnittstelle 106 ein Register, das einen Zähler hält, der den gegenwärtigen Fortschritt in dem Frame anzeigt, aus welchem der nächste vertikale Rücklauf extrapoliert oder auf andere Weise abgeleitet werden kann. Indem Grenzen an der Frame-Übertragung abgeleitet werden, können andere Daten, die sich innerhalb des Frames befinden und mit dem Auftreten einer vertikalen Austastlücke synchronisiert sind, lokalisiert werden, und auf diese kann zugegriffen werden, etwa für Abtastoperationen. Zusätzlich leitet eine Ausführungsform der vorliegenden Erfindung Frame-Grenzen zum Lokalisieren von Daten ab, die mit der vertikalen Austastlücke zusammenfallen, aber keine Information über die vertikale Austastung enthalten. Bei einer weiteren bevorzugten Ausführungsform wird die vorliegende Erfindung dazu verwendet, Daten zu beschaffen, die für einen Zeitraum nach dem Auftreten einer Videoaustastlücke gültig sind, wie etwa einen Zeitcode, der in dem Frame enthalten ist, die gelesen werden können und die bei verschiedenen Verarbeitungsanwendungen verwendet werden können. Bei einer Ausführungsform kann der Computer 100 dann planen, zu diesem extrapolierten Zeitpunkt einen Interrupt auszulösen, wodurch ein Frame ausgesendet wird.

Claims (48)

1. Verfahren zum Synchronisieren sowie sequenziellen Übertragen einer Vielzahl von Daten-Frame (108) zwischen einem Computer (100) und einem Video-Client (102), wobei der Computer (100) und der Video Client (102) miteinander über eine serielle Hochgeschwindigkeitsschnittstelle (106) in Verbindung stehen, die zwischen den Computer (100) und den Video-Client (102) geschaltet ist und die einerseits analoge und/oder digitale Eingänge vom Video-Client (102) akzeptiert und andererseits durch einen Bus (104) derart an den Computer (100) angeschlossen ist, dass der Computer (100) und die serielle Hochgeschwindigkeitsschnittstelle (106) über den Bus (104) durch die sequenzielle Übertragung der Vielzahl von Datenframes (108) miteinander kommunizieren können, wobei das Verfahren umfasst, dass: für jeden Daten-Frame (108) der sequenziell übertragenen Vielzahl von Daten-Frames (108) bereitgestellt werden: ein Frame-Header) (110), Videodaten (112), wobei die Videodaten (112) dem Frame-Header (110) folgen; Audiodaten 114, wobei die Audiodaten (114) den Videodaten (112) folgen; und ein Audio-Header (116), wobei der Audio-Header) (116) zwischen den Videodaten (112) und den Audiodaten (114) vorgesehen ist.
2. Verfahren nach Anspruch 1, wobei der Frame-Header (110) ein Frame-Zahl-Synchronisations-Bit umfasst.
3. Verfahren nach Anspruch 2, das ferner umfasst, dass für jeden Daten-Frame (108) ein vertikaler Austastabschnitt bereitgestellt wird.
4. Verfahren nach Anspruch 3, wobei das Frame-Zahl-Synchronisations-Bit mit dem vertikalen Austastabschnitt synchronisiert wird.
5. Verfahren nach Anspruch 1, das ferner umfasst, dass für jeden Daten-Frame (108) ein Audio-Header (116) mit einer Audiozykluszahl (136) bereitgestellt wird.
6. Verfahren nach Anspruch 1, wobei die Audiodaten in Bezug auf die Videodaten abgetastet werden.
7. Verfahren nach Anspruch 1, wobei die Audiodaten (114) eine Audioabtastungszahl (138) pro Frame umfassen.
8. Verfahren nach Anspruch 7, wobei die Audioabtastungszahl (138) eine Anzahl von Bytes pro Abtastung angibt.
9. Verfahren nach Anspruch 1, wobei der Frame-Header (110) Format-Flags (130) umfasst, wobei die Format-Flags (130) eine Anzahl von Bits pro Abtastung von Videodaten angeben.
10. Verfahren nach Anspruch 1, wobei der Frame-Header (110) einen SMPTE-Zeitcode (132) umfasst.
11. Verfahren nach Anspruch 1, wobei der Frame-Header (110) einen inkrementierenden Frame-Zähler (134) umfasst.
12. Verfahren nach Anspruch 1, wobei der Frame-Header (110) eine Audiokanalzahl (140) umfasst.
13. Verfahren nach Anspruch 1, wobei der Frame-Header (110) eine Blockgrössen-Byte-Zahl (142) umfasst.
14. Verfahren nach Anspruch 13, wobei die Blockgrössen-Byte-Zahl (142) angibt, wie viele Audio-Bytes in den Audiodaten enthalten sind.
15. Verfahren nach Anspruch 1, wobei der Frame-Header (110) Audioformat-Flags (144) umfasst.
16. Verfahren nach Anspruch 1, wobei der Frame-Header (110) Videoformat-Flags (146) umfasst.
17. Vorrichtung zum synchronisierten sowie sequenziellen Übertragen einer Vielzahl von Daten-Frames zwischen einem Computer (100) und einem Video-Client (102), wobei der Computer (100) und der Video-Client (102 miteinander über eine serielle Hochgeschwindigkeitsschnittstelle (106) in Verbindung stehen, die zwischen den Computer (100) und den Video-Client (102 geschaltet ist und die einerseits analoge und/oder digitale Eingänge vom Video-Client (102) akzeptiert und andererseits durch einen Bus (104) derart an den Computer (100) angeschlossen ist, dass der Computer (100) und die serielle Hochgeschwindigkeitsschnittstelle (106) über den Bus (104) durch die sequenzielle Übertragung der Vielzahl von Datenframes (108) miteinander kommunizieren können, wobei die Vorrichtung umfasst: eine Schaltung, die konfiguriert ist, um für jeden Daten-Frame (108) der sequenziell übertragenen Vielzahl von Daten-Frames (108) einen Frame-Header (110) bereitzustellen; eine Schaltung, die konfiguriert ist, um für jeden Daten-Frame (108) Videodaten (112) bereitzustellen, wobei die Videodaten (112) dem Frame-Header (110) folgen; eine Schaltung, die konfiguriert ist, um für jeden Daten-Frame (108) Audiodaten (114) bereitzustellen, wobei die Audiodaten (114) den Videodaten (112) folgen; und eine Schaltung, die konfiguriert ist, um für jeden Daten-Frame (108) Audio-Header (116) bereitzustellen, wobei der Audio-Header) (116) zwischen den Videodaten (112) und den Audiodaten (114) vorgesehen ist.
18. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) ein Frame-Zahl-Synchronisations-Bit umfasst.
19. Vorrichtung nach Anspruch 18, die eine weitere Schaltung umfasst, die konfiguriert ist, um für jeden Daten-Frame (108) einen vertikalen Austastabschnitt bereitzustellen.
20. Vorrichtung nach Anspruch 19, wobei das Frame-Zahl-Synchronisations-Bit mit dem vertikalen Austastabschnitt synchronisiert ist.
21. Vorrichtung nach Anspruch 17, die eine weitere Schaltung umfasst, die konfiguriert ist, um für jeden Daten-Frame (108) einen Audio-Header (116) mit einer Audiozykluszahl (136) bereitzustellen.
22. Vorrichtung nach Anspruch 17, wobei die Audiodaten (114) in Bezug auf die Videodaten (112) abgetastet werden.
23. Vorrichtung nach Anspruch 17, wobei die Audiodaten (114) eine Audioabtastungszahl (138) pro Frame umfassen.
24. Vorrichtung nach Anspruch 23, wobei die Audioabtastungszahl (138) eine Anzahl von Bytes pro Abtastung umfasst.
25. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) Format-Flags (130) umfasst, wobei die Format-Flags (130) die Anzahl von Bits pro Abtastung von Videodaten angeben.
26. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) einen SMPTE-Zeitcode umfasst.
27. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) einen inkrementierenden Framezähler (134) umfasst.
28. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) eine Audiokanalzahl (136) umfasst.
29. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) eine Blockgrössen-Byte-Zahl (142) umfasst.
30. Vorrichtung nach Anspruch 29, wobei die Blockgrössen-Byte-Zahl (142) angibt, wie viele Audio-Bytes in den Audiodaten (114) enthalten sind.
31. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) Audioformat-Flags (144) umfasst.
32. Vorrichtung nach Anspruch 17, wobei der Frame-Header (110) Videoformat-Flags (146) umfasst.
33. Computerprogrammprodukt, das Anweisungen enthält, die, wenn sie von einem Computer (100) ausgeführt werden, synchronisiert sowie sequenziell eine Vielzahl von Daten-Frames (108) zwischen einem Computer (100) und einem Video-Client (102) übertragen, wobei der Computer (100) und der Video-Client (102) miteinander über eine serielle Hochgeschwindigkeitsschnittstelle (106) in Verbindung stehen, die zwischen den Computer (100) und den Video-Client (102) geschaltet ist und die einerseits analoge und/oder digitale Eingänge vom Video-Client (102) akzeptiert und andererseits durch einen Bus (104) derart an den Computer (100) angeschlossen ist, dass der Computer (100) und die serielle Hochgeschwindigkeitsschnittstelle (106) über den Bus (104) durch die sequenzielle Übertragung der Vielzahl von Datenframes (108) miteinander kommunizieren können, indem für jeden Daten-Frame (108) der sequenziell übertragenen Vielzahl von Daten-Frames (108) bereitgestellt wird: ein Frame-Header (110); Videodaten (112), wobei die Videodaten (112) dem Frame-Header (110) folgen; Audiodaten (114), wobei die Audiodaten (114) den Videodaten (112) folgen; und ein Audio-Header (116), wobei der Audio-Header (116) zwischen den Videodaten (112) und Audiodaten (114) vorgesehen ist.
34. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) ein Frame-Zahl-Synchronisations-Bit umfasst.
35. Computerprogrammprodukt nach Anspruch 34, das ferner Anweisungen umfasst, die, wenn sie von einem Computer (100) ausgeführt werden, für jeden Daten-Frame (108) einen vertikalen Austastabschnitt bereitstellen.
36. Computerprogrammprodukt nach Anspruch 35, wobei das Frame-Zahl-Synchronisations-Bit mit dem vertikalen Austastabschnitt synchronisiert ist.
37. Computerprogrammprodukt nach Anspruch 33, das ferner Anweisungen umfasst, die, wenn sie von einem Computer (100) ausgeführt werden, für jeden Daten-Frame (108) einen Audio-Header (116) mit einer Audiozykluszahl (136) bereitstellen.
38. Computerprogrammprodukt nach Anspruch 33, wobei die Audiodaten (114) in Bezug auf die Videodaten (112) abgetastet werden.
39. Computerprogrammprodukt nach Anspruch 33, wobei die Audiodaten (114) eine Audioabtastungszahl (138) pro Frame umfassen.
40. Computerprogrammprodukt nach Anspruch 39, wobei die Audioabtastungszahl (138) eine Anzahl von Bytes pro Abtastung angibt.
41. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) Format-Flags (130) umfasst, wobei die Format-Flags (130) eine Anzahl von Bits pro Abtastung von Videodaten angeben.
42. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) einen SMPTE-Zeitcode umfasst.
43. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) einen inkrementierenden Frame-Zähler umfasst.
44. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) eine Audiokanalzahl (140) umfasst.
45. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) eine Blockgrössen-Byte-Zahl (142) umfasst.
46. Computerprogrammprodukt nach Anspruch 45, wobei die Blockgrössen-Byte-Zahl (142) angibt, wie viele Audio-Bytes in den Audiodaten (114) enthalten sind.
47. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) Audioformat-Flags (144) umfasst.
48. Computerprogrammprodukt nach Anspruch 33, wobei der Frame-Header (110) Videoformat-Flags umfasst.
CH00253/05A 2003-06-13 2004-06-10 Verfahren, Vorrichtung und Computerprogrammprodukt zum synchronisierten sowie sequenziellen Übertragen von Audio- und Videodaten. CH704037B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47833603P 2003-06-13 2003-06-13
US10/746,281 US20040255338A1 (en) 2003-06-13 2003-12-23 Interface for sending synchronized audio and video data
PCT/US2004/018648 WO2005001633A2 (en) 2003-06-13 2004-06-10 Interface for sending synchronized audio and video data

Publications (1)

Publication Number Publication Date
CH704037B1 true CH704037B1 (de) 2012-05-15

Family

ID=33514220

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00253/05A CH704037B1 (de) 2003-06-13 2004-06-10 Verfahren, Vorrichtung und Computerprogrammprodukt zum synchronisierten sowie sequenziellen Übertragen von Audio- und Videodaten.

Country Status (7)

Country Link
US (2) US20040255338A1 (de)
EP (1) EP1629370A4 (de)
JP (3) JP5006044B2 (de)
CN (1) CN101790088B (de)
CH (1) CH704037B1 (de)
SE (2) SE530393C2 (de)
WO (1) WO2005001633A2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575419B2 (ja) * 2000-10-24 2004-10-13 日本電気株式会社 装置状態制御回路、及び装置状態制御方法
BRPI0510494B8 (pt) * 2004-07-12 2022-06-28 Kk Toshiba Toshiba Corporation Dispositivo de armazenagem e aparelho hospedeiro
US7669130B2 (en) * 2005-04-15 2010-02-23 Apple Inc. Dynamic real-time playback
US20060233237A1 (en) * 2005-04-15 2006-10-19 Apple Computer, Inc. Single pass constrained constant bit-rate encoding
US8437392B2 (en) * 2005-04-15 2013-05-07 Apple Inc. Selective reencoding for GOP conformity
WO2008134673A1 (en) * 2007-04-30 2008-11-06 Thales Avionics, Inc. Remote recovery of in-flight entertainment video seat back display audio
US8319861B2 (en) 2010-06-04 2012-11-27 Apple Inc. Compensation for black level changes
US8228406B2 (en) 2010-06-04 2012-07-24 Apple Inc. Adaptive lens shading correction
US8325248B2 (en) 2010-06-04 2012-12-04 Apple Inc. Dual processing of raw image data
KR101932539B1 (ko) * 2013-02-18 2018-12-27 한화테크윈 주식회사 동영상 데이터를 기록하는 방법, 및 이 방법을 채용한 촬영 장치
JP2015023575A (ja) * 2013-07-19 2015-02-02 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置及び受信装置
US20210195282A1 (en) * 2017-11-09 2021-06-24 Luxi Electronics Corp. XDI Systems, Devices, Connectors and Methods
TWI679895B (zh) * 2017-12-15 2019-12-11 宏正自動科技股份有限公司 電子裝置及影像同步方法
CN109688401B (zh) * 2019-01-11 2021-03-30 京东方科技集团股份有限公司 数据传输方法、显示系统、显示设备及数据存储设备
CN109767732B (zh) * 2019-03-22 2021-09-10 明基智能科技（上海）有限公司 减少影像延迟的显示方法及显示系统
CN110362518B (zh) * 2019-04-15 2020-12-15 珠海全志科技股份有限公司 一种用于系统引导时出图及平滑过渡到内核的方法
CN114079706B (zh) * 2020-08-18 2024-06-14 京东方科技集团股份有限公司 一种信号处理装置、音视频显示装置和处理方法

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988528A (en) * 1972-09-04 1976-10-26 Nippon Hoso Kyokai Signal transmission system for transmitting a plurality of information signals through a plurality of transmission channels
US4156798A (en) * 1977-08-29 1979-05-29 Doelz Melvin L Small packet communication network
US4194113A (en) * 1978-04-13 1980-03-18 Ncr Corporation Method and apparatus for isolating faults in a logic circuit
US4688168A (en) * 1984-08-23 1987-08-18 Picker International Inc. High speed data transfer method and apparatus
US5014262A (en) * 1990-01-02 1991-05-07 At&T Bell Laboratories Apparatus and method for detecting and eliminating call looping in a node-by-node routing network
ES2109256T3 (es) * 1990-05-25 1998-01-16 At & T Corp Disposicion de bus de acceso a memoria.
DE69126685T2 (de) * 1990-07-19 1997-10-23 Sony Corp Gerät zur Verbindung elektronischer Geräte
US5539390A (en) * 1990-07-19 1996-07-23 Sony Corporation Method for setting addresses for series-connectd apparatuses
US5583922A (en) * 1990-09-27 1996-12-10 Radish Communication Systems, Inc. Telecommunication system for automatic switching between voice and visual data communications using forms
US5274631A (en) * 1991-03-11 1993-12-28 Kalpana, Inc. Computer network switching system
US5321812A (en) * 1991-04-29 1994-06-14 International Business Machines Corp. Loop detection and dissolution in a focal point network
US5343461A (en) * 1991-08-27 1994-08-30 Ameritech Services, Inc. Full duplex digital transmission facility loop-back test, diagnostics and maintenance system
US7448063B2 (en) * 1991-11-25 2008-11-04 Actv, Inc. Digital interactive system for providing full interactivity with live programming events
US20010013123A1 (en) * 1991-11-25 2001-08-09 Freeman Michael J. Customized program creation by splicing server based video, audio, or graphical segments
US5490250A (en) * 1991-12-31 1996-02-06 Amdahl Corporation Method and apparatus for transferring indication of control error into data path of data switcher
DE69319757T2 (de) * 1992-01-10 1999-04-15 Digital Equipment Corp Verfahren zur Verbindung einer Leitungskarte mit einer Adressenerkennungseinheit
US5642515A (en) * 1992-04-17 1997-06-24 International Business Machines Corporation Network server for local and remote resources
US5452330A (en) * 1992-07-06 1995-09-19 Digital Equipment Corporation Bus-oriented switching system for asynchronous transfer mode
US5394556A (en) * 1992-12-21 1995-02-28 Apple Computer, Inc. Method and apparatus for unique address assignment, node self-identification and topology mapping for a directed acyclic graph
US5630173A (en) * 1992-12-21 1997-05-13 Apple Computer, Inc. Methods and apparatus for bus access arbitration of nodes organized into acyclic directed graph by cyclic token passing and alternatively propagating request to root node and grant signal to the child node
US5406643A (en) * 1993-02-11 1995-04-11 Motorola, Inc. Method and apparatus for selecting between a plurality of communication paths
AU683056B2 (en) * 1993-04-16 1997-10-30 Media 100 Inc. Adaptive video decompression
EP0739558B1 (de) * 1993-06-09 2003-04-16 BTG International Inc. Verfahren und vorrichtung für ein digitales multimediakommunikationssystem
US5640595A (en) * 1993-06-29 1997-06-17 International Business Machines Corporation Multimedia resource reservation system with graphical interface for manual input of resource reservation value
JP3228381B2 (ja) * 1993-10-29 2001-11-12 ソニー株式会社 Ａｖセレクタ
US5754765A (en) * 1993-11-24 1998-05-19 Intel Corporation Automatic transport detection by attempting to establish communication session using list of possible transports and corresponding media dependent modules
FR2713422B1 (fr) * 1993-11-30 1996-01-12 Bull Sa Procédé de conversion automatique pour le portage d'applications de télécommunication du réseau TCP/IP sur le réseau OSI-CO et module utilisé dans ledit procédé.
EP1085701A3 (de) * 1994-03-09 2001-07-04 Matsushita Electric Industrial Co., Ltd. Datenübertragungssystem und Verfahren
JPH07327277A (ja) * 1994-05-31 1995-12-12 Sony Corp 電子機器装置および接続用コネクタ
JP3329076B2 (ja) * 1994-06-27 2002-09-30 ソニー株式会社 ディジタル信号伝送方法、ディジタル信号伝送装置、ディジタル信号受信方法及びディジタル信号受信装置
GB2290890B (en) * 1994-06-29 1999-03-24 Mitsubishi Electric Corp Information processing system
US6002455A (en) * 1994-08-12 1999-12-14 Sony Corporation Digital data transfer apparatus using packets with start and end synchronization code portions and a payload portion
US5632016A (en) * 1994-09-27 1997-05-20 International Business Machines Corporation System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US5594660A (en) * 1994-09-30 1997-01-14 Cirrus Logic, Inc. Programmable audio-video synchronization method and apparatus for multimedia systems
US5495481A (en) * 1994-09-30 1996-02-27 Apple Computer, Inc. Method and apparatus for accelerating arbitration in a serial bus by detection of acknowledge packets
US5920842A (en) * 1994-10-12 1999-07-06 Pixel Instruments Signal synchronization
US5701476A (en) * 1994-11-29 1997-12-23 Intel Corporation Method and apparatus for dynamically loading a driver routine in a computer memory
US5623699A (en) * 1994-12-06 1997-04-22 Thunderwave, Inc. Read only linear stream based cache system
US5875301A (en) * 1994-12-19 1999-02-23 Apple Computer, Inc. Method and apparatus for the addition and removal of nodes from a common interconnect
US5568641A (en) * 1995-01-18 1996-10-22 Hewlett-Packard Company Powerfail durable flash EEPROM upgrade
US5802365A (en) * 1995-05-05 1998-09-01 Apple Computer, Inc. Dynamic device matching using driver candidate lists
US5832298A (en) * 1995-05-30 1998-11-03 Canon Kabushiki Kaisha Adaptive graphical user interface for a network peripheral
US5684715A (en) * 1995-06-07 1997-11-04 Canon Information Systems, Inc. Interactive video system with dynamic video object descriptors
US5706278A (en) * 1995-07-20 1998-01-06 Raytheon Company Deterministic network protocol
US5654657A (en) * 1995-08-01 1997-08-05 Schlumberger Technologies Inc. Accurate alignment of clocks in mixed-signal tester
US5826027A (en) * 1995-10-11 1998-10-20 Citrix Systems, Inc. Method for supporting an extensible and dynamically bindable protocol stack in a distrubited process system
US5682484A (en) * 1995-11-20 1997-10-28 Advanced Micro Devices, Inc. System and method for transferring data streams simultaneously on multiple buses in a computer system
US5802057A (en) * 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
US5784648A (en) * 1995-12-01 1998-07-21 Apple Computer, Inc. Token style arbitration on a serial bus by passing an unrequested bus grand signal and returning the token by a token refusal signal
DE69608782T2 (de) * 1996-02-23 2001-02-01 Alcatel, Paris Anlage und Methode zur Verarbeitung, Zusammensetzung und Übertragung von Datenpaketen
US5701492A (en) * 1996-03-29 1997-12-23 Canon Kabushiki Kaisha Fail-safe flashing of EPROM
US5764930A (en) * 1996-04-01 1998-06-09 Apple Computer, Inc. Method and apparatus for providing reset transparency on a reconfigurable bus
US5809331A (en) * 1996-04-01 1998-09-15 Apple Computer, Inc. System for retrieving configuration information from node configuration memory identified by key field used as search criterion during retrieval
US5940600A (en) * 1996-04-01 1999-08-17 Apple Computer, Inc. Isochronous channel having a linked list of buffers
GB2311917B (en) * 1996-04-02 2000-11-01 Sony Uk Ltd Audio signal processor
US5968152A (en) * 1996-04-10 1999-10-19 Apple Computer, Inc. Method and apparatus for extending key space in a plug and play ROM
US5794032A (en) * 1996-04-15 1998-08-11 Micron Electronics, Inc. System for the identification and configuration of computer hardware peripherals
US5719862A (en) * 1996-05-14 1998-02-17 Pericom Semiconductor Corp. Packet-based dynamic de-skewing for network switch with local or central clock
US5819115A (en) * 1996-06-28 1998-10-06 Compaq Computer Corporation Driver bundle including a compressed, self-extracting, executable driver for the host processor and an adapter driver for the processor of a network adapter card
US5991842A (en) * 1996-08-27 1999-11-23 Canon Kabushiki Kaisha Communication system for providing digital data transfer, electronic equipment for transferring data using the communication system, and an interface control device
KR0178766B1 (ko) * 1996-09-02 1999-05-15 삼성전자주식회사 압축되지 않은 디지탈데이타의 전송기능을 갖는 디지탈 인터페이스 장치
US5928330A (en) * 1996-09-06 1999-07-27 Motorola, Inc. System, device, and method for streaming a multimedia file
US5930480A (en) * 1996-10-10 1999-07-27 Apple Computer, Inc. Software architecture for controlling data streams based on linked command blocks
US5938764A (en) * 1996-10-23 1999-08-17 Micron Electronics, Inc. Apparatus for improved storage of computer system configuration information
US6243395B1 (en) * 1996-11-06 2001-06-05 Sony Corporation Method and apparatus for transferring ATM cells via 1394-serial data bus
JPH10145420A (ja) * 1996-11-12 1998-05-29 Sony Corp 異なるシステムに接続された機器の制御方法及び変換機器
US5954796A (en) * 1997-02-11 1999-09-21 Compaq Computer Corporation System and method for automatically and dynamically changing an address associated with a device disposed in a fire channel environment
US5845152A (en) * 1997-03-19 1998-12-01 Apple Computer, Inc. Method for transmission of isochronous data with two cycle look ahead
US5923663A (en) * 1997-03-24 1999-07-13 Compaq Computer Corporation Method and apparatus for automatically detecting media connected to a network port
KR100265112B1 (ko) * 1997-03-31 2000-10-02 윤종용 디브이디 디스크와 디브이디 디스크를 재생하는 장치 및 방법
US5872823A (en) * 1997-04-02 1999-02-16 Sutton; Todd R. Reliable switching between data sources in a synchronous communication system
US6043837A (en) * 1997-05-08 2000-03-28 Be Here Corporation Method and apparatus for electronically distributing images from a panoptic camera system
US6009480A (en) * 1997-09-12 1999-12-28 Telxon Corporation Integrated device driver wherein the peripheral downloads the device driver via an I/O device after it is determined that the I/O device has the resources to support the peripheral device
US5970052A (en) * 1997-09-19 1999-10-19 International Business Machines Corporation Method for dynamic bandwidth testing
US6032261A (en) * 1997-12-30 2000-02-29 Philips Electronics North America Corp. Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof
US6032202A (en) * 1998-01-06 2000-02-29 Sony Corporation Of Japan Home audio/video network with two level device control
US6038625A (en) * 1998-01-06 2000-03-14 Sony Corporation Of Japan Method and system for providing a device identification mechanism within a consumer audio/video network
US6038234A (en) * 1998-02-02 2000-03-14 Intel Corporation Early arbitration on a full duplex bus
US6418150B1 (en) * 1998-02-20 2002-07-09 Apple Computer, Inc. Method and apparatus for calibrating an IEEE-1394 cycle master
US5987605A (en) * 1998-02-28 1999-11-16 Hewlett-Packard Co. Methods and apparatus for dual-boot memory selection, update, and recovery in a programmable device
US6070187A (en) * 1998-03-26 2000-05-30 Hewlett-Packard Company Method and apparatus for configuring a network node to be its own gateway
IL123906A0 (en) * 1998-03-31 1998-10-30 Optibase Ltd Method for synchronizing audio and video streams
US6073206A (en) * 1998-04-30 2000-06-06 Compaq Computer Corporation Method for flashing ESCD and variables into a ROM
US6278838B1 (en) * 1998-06-26 2001-08-21 Lsi Logic Corporation Peak-ahead FIFO for DVD system stream parsing
CA2303326C (en) * 1998-07-30 2002-08-20 Matsushita Electric Industrial Co., Ltd. Receiver and transmitter-receiver
KR100354741B1 (ko) * 1998-10-16 2002-11-18 삼성전자 주식회사 Ieee 1394용 아날로그 트랜스레이터 및 그 방법
US6317462B1 (en) * 1998-10-22 2001-11-13 Lucent Technologies Inc. Method and apparatus for transmitting MPEG video over the internet
DE69938118T2 (de) * 1998-11-09 2009-02-05 Sony Corp. Datenaufzeichnungsgerät und -verfahren
GB9902235D0 (en) * 1999-02-01 1999-03-24 Emuse Corp Interactive system
US7130616B2 (en) * 2000-04-25 2006-10-31 Simple Devices System and method for providing content, management, and interactivity for client devices
US6658056B1 (en) * 1999-03-30 2003-12-02 Sony Corporation Digital video decoding, buffering and frame-rate converting method and apparatus
JP4436573B2 (ja) * 1999-04-16 2010-03-24 ソニー株式会社 データ伝送方法およびデータ伝送装置
JP2000307971A (ja) * 1999-04-16 2000-11-02 Sony Corp データ受信方法およびデータ受信装置
JP2003500946A (ja) * 1999-05-20 2003-01-07 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 符号化された画像を送信及び受信する方法及び装置
JP3770831B2 (ja) * 1999-08-18 2006-04-26 富士通株式会社 ネットワークの負荷分散を行うコンピュータ、監視装置、その方法およびそのためのプログラムを記録した記録媒体
GB2356100B (en) * 1999-11-05 2004-02-25 Sony Uk Ltd Data format and data transfer
KR100739262B1 (ko) * 1999-12-03 2007-07-12 소니 가부시끼 가이샤 기록 장치 및 기록 방법과, 재생 장치 및 재생 방법
US6429902B1 (en) * 1999-12-07 2002-08-06 Lsi Logic Corporation Method and apparatus for audio and video end-to-end synchronization
GB2358539A (en) * 2000-01-21 2001-07-25 Sony Uk Ltd Data processing method which separates parameter data from coded data
JP3911380B2 (ja) * 2000-03-31 2007-05-09 松下電器産業株式会社 転送レート制御装置
US6792433B2 (en) * 2000-04-07 2004-09-14 Avid Technology, Inc. Indexing interleaved media data
JP3698406B2 (ja) * 2000-05-09 2005-09-21 株式会社日立国際電気 データ多重伝送方法
TW540248B (en) * 2000-07-19 2003-07-01 Koninkl Philips Electronics Nv Method and device for generating a multiplexed MPEG signal
DE60142437D1 (de) * 2000-07-26 2010-08-05 Smiths Detection Inc Verfahren und systeme zur vernetzten kamerasteuerung
US7142934B2 (en) * 2000-09-01 2006-11-28 Universal Electronics Inc. Audio converter device and method for using the same
US6763175B1 (en) * 2000-09-01 2004-07-13 Matrox Electronic Systems, Ltd. Flexible video editing architecture with software video effect filter components
GB2366926A (en) * 2000-09-06 2002-03-20 Sony Uk Ltd Combining material and data
US7107605B2 (en) * 2000-09-19 2006-09-12 Simple Devices Digital image frame and method for using the same
JP2002217989A (ja) * 2001-01-15 2002-08-02 Mitsubishi Electric Corp 多地点通信サービスユニット
JP3989688B2 (ja) * 2001-02-26 2007-10-10 クラリオン株式会社 無線通信ネットワークシステム
US7046670B2 (en) * 2001-03-30 2006-05-16 Sony Corporation Method and system for synchronizing isochronous data on transmit over the IEEE 1394 bus from content unaware devices
US6907081B2 (en) * 2001-03-30 2005-06-14 Emc Corporation MPEG encoder control protocol for on-line encoding and MPEG data storage
KR100431003B1 (ko) * 2001-10-31 2004-05-12 삼성전자주식회사 데이터 송수신 시스템 및 방법
KR20050040849A (ko) * 2001-11-01 2005-05-03 톰슨 라이센싱 에스.에이. 동적 콘트라스트 개선 방법
JP2003299038A (ja) * 2002-04-05 2003-10-17 Sony Corp フレーム変換装置及びフレーム変換方法
US7676142B1 (en) * 2002-06-07 2010-03-09 Corel Inc. Systems and methods for multimedia time stretching
US7949777B2 (en) * 2002-11-01 2011-05-24 Avid Technology, Inc. Communication protocol for controlling transfer of temporal data over a bus between devices in synchronization with a periodic reference signal
US7630612B2 (en) * 2003-02-10 2009-12-08 At&T Intellectual Property, I, L.P. Video stream adaptive frame rate scheme

Also Published As

Publication number Publication date
US20040255338A1 (en) 2004-12-16
SE0500332L (sv) 2005-04-13
US20160337674A1 (en) 2016-11-17
JP2007517421A (ja) 2007-06-28
CN101790088A (zh) 2010-07-28
JP2012178835A (ja) 2012-09-13
JP2014057353A (ja) 2014-03-27
EP1629370A2 (de) 2006-03-01
JP5753889B2 (ja) 2015-07-22
JP5006044B2 (ja) 2012-08-22
CN101790088B (zh) 2013-01-02
HK1091006A1 (zh) 2007-01-05
WO2005001633A2 (en) 2005-01-06
EP1629370A4 (de) 2006-06-14
JP5537588B2 (ja) 2014-07-02
WO2005001633A3 (en) 2005-04-14
SE530393C2 (sv) 2008-05-20

Similar Documents

Publication Publication Date Title
CH704037B1 (de) Verfahren, Vorrichtung und Computerprogrammprodukt zum synchronisierten sowie sequenziellen Übertragen von Audio- und Videodaten.
DE69226766T2 (de) Knotenpunkt und Schnittstelle für isochronen Token-Ring
US20080250469A1 (en) Synchronized transmission of audio and video data from a computer to a client via an interface
DE69319544T2 (de) Verfahren und Vorrichtung zum stufenweisen Abbau von Videodaten
DE69801754T2 (de) Verfahren und vorrichtung zur steuerung der übertragung von daten zwischen verarbeitungselementen
DE19882509B4 (de) Eine Vielseitige Zeitmultiplexzugriffszeitscheibenzuweisungseinheit
DE69909608T2 (de) Paketprotokoll zur kodierung und dekodierung von videodaten und datenflusssignalen
DE69524975T2 (de) System und verfahren zur befehlsverarbeitung und datenübertragung in einem schallrechnersystem
DE69636099T2 (de) Vorrichtung und Verfahren zur Umwandlung von Datentransferraten für digitale Audio- und Videodaten
DE112015002650T5 (de) Systeme und Verfahren zur prädiktiven Auslieferung von Inhalten mit hohen Bitraten zur Wiedergabe
DE112013007509T5 (de) Verfahren, Einrichtung und System zum Auswählen von Audio-Video-Daten zum Streamen
DE69730658T2 (de) Medienserver und Verfahren zur Unterlaufvermeidung eines Fifo-Servers während der Mehrkanalsanlaufphase
EP1694023A1 (de) Verfahren und Vorrichtung zur Ausführung von Datentransport über einen seriellen Bus mittels Internetprotokoll
DE69633808T2 (de) Interaktives Video-auf-Abrufsystem mit Paketübertragung über eine ATM-Fernmeldeleitung
DE112015002124T5 (de) Medienstromdaten und Kontrollparametersynchronisation
DE69631364T2 (de) MPEG-Dekoder mit gemeinsamer Benutzung eines Speichers
EP0876033B1 (de) Übertragungssystem mit Synchronisation von Datenströmen
DE69907514T2 (de) Verfahren zum speichern eines digitalen audio- und videodatenflusses, speicherungsvorrichtung und empfänger zur durchführung des verfahrens
DE69736693T2 (de) Bildsignalverarbeitungsvorrichtung und -verfahren
DE102005019264B4 (de) Speichersystem für Digital-Video und sich darauf beziehendes Verfahren zur Speicherung von Digital-Video-Daten
EP2944090B1 (de) Datennetzwerk, verfahren sowie abspielgerät zur wiedergabe von audio- und videodaten in einem in-flight entertainment system
DE112007002373T5 (de) Rahmenfilter
DE60128257T2 (de) Serielle komprimierte busschnittstelle mit einer reduzierten pinanzahl
DE19882925B4 (de) Verfahren und Einrichtung zum verbessern der Videoverarbeitung in einem Computersystem oder dergleichen
CN1802623B (zh) 用于传送同步音频和视频数据的装置及方法

Legal Events

Date Code Title Description
PL Patent ceased