CH705802B1 - Einrichtung für die Montage von Halbleiterchips. - Google Patents

Einrichtung für die Montage von Halbleiterchips. Download PDF

Info

Publication number
CH705802B1
CH705802B1 CH01886/11A CH18862011A CH705802B1 CH 705802 B1 CH705802 B1 CH 705802B1 CH 01886/11 A CH01886/11 A CH 01886/11A CH 18862011 A CH18862011 A CH 18862011A CH 705802 B1 CH705802 B1 CH 705802B1
Authority
CH
Switzerland
Prior art keywords
support table
semiconductor chip
head
pick
substrate
Prior art date
Application number
CH01886/11A
Other languages
English (en)
Other versions
CH705802A1 (de
Inventor
Grüter Ruedi
Suter Guido
Original Assignee
Esec Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Ag filed Critical Esec Ag
Priority to CH01886/11A priority Critical patent/CH705802B1/de
Priority to US13/614,622 priority patent/US9603294B2/en
Priority to SG2012074092A priority patent/SG190511A1/en
Priority to MYPI2012700751A priority patent/MY160071A/en
Priority to JP2012241517A priority patent/JP6217958B2/ja
Priority to DE102012110604.5A priority patent/DE102012110604B4/de
Priority to FR1260577A priority patent/FR2983344B1/fr
Priority to KR1020120133579A priority patent/KR101991965B1/ko
Priority to TW101143833A priority patent/TWI555110B/zh
Priority to CN201210483718.1A priority patent/CN103137526B/zh
Publication of CH705802A1 publication Critical patent/CH705802A1/de
Publication of CH705802B1 publication Critical patent/CH705802B1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0446—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Eine Einrichtung für die Montage von Halbleiterchips (12) umfasst ein Pick-and-Place-System (4) mit einem Bondkopf (5), einen Pickkopf (7) und einen Auflagetisch (8). Der Pickkopf (7) und der Auflagetisch (8) sind an einem Schlitten (6) gelagert. Die Einrichtung ist in einem Direktmodus und einem Parallelmodus betreibbar, wobei im Direktmodus der Schlitten (6) in der ersten Position ist, die eine Parkposition ist, und eine Steuereinheit (9) das Pick-and-Place-System (4) derart betreibt, dass der Bondkopf (5) einen Halbleiterchip (12) nach dem andern vom Wafertisch (1) entnimmt und auf dem Substrat (2) platziert. Im Parallelmodus ist der Schlitten (6) in der zweiten Position, und die Steuereinheit (9) betreibt den Pickkopf (7), den Auflagetisch (8) und das Pick-and-Place-System (4) derart, dass der Pickkopf (7) einen Halbleiterchip (12) nach dem anderen vom Wafertisch (1) entnimmt und auf dem Auflagetisch (8) platziert und der Bondkopf (5) einen Halbleiterchip (12) nach dem anderen vom Auflagetisch (8) entnimmt und auf dem Substrat (2) platziert.

Description

[0001] Die Erfindung betrifft eine Einrichtung für die Montage von Halbleiterchips.
[0002] Eine derartige Halbleiter-Montageeinrichtung, die in der Fachwelt als «Die Bonder» bekannt ist, dient dazu, die zahlreichen, gleichartigen Halbleiterchips eines Wafers, die in der Fachwelt als «Die» bezeichnet werden, nacheinander auf einem Substrat bzw. bei sogenannten «Stacked die»-Anwendungen auf einem anderen Halbleiterchip zu montieren.
[0003] Aus der EP 1 480 507 ist eine Halbleiter-Montageeinrichtung bekannt, die ein Pick-and-Place-System aufweist, das eingerichtet ist, einen Halbleiterchip nach dem andern von einem Wafertisch zu entnehmen und auf einem Substratplatz zu platzieren. Das Pick-and-Place-System umfasst einen einzigen Bondkopf, mit dem der Halbleiterchip vom Wafertisch entnommen, zum entsprechenden Substratplatz transportiert und auf dem Substratplatz gebondet wird. Diese Lösung hat den Vorteil, dass der Durchsatz der Maschine für Halbleiterchips, die eine sehr kurze Pickzeit und eine sehr kurze Bondzeit haben, sehr hoch ist. Diese Lösung hat aber den Nachteil, dass der Durchsatz der Maschine für Halbleiterchips, die eine vergleichsweise lange Pickzeit von beispielsweise einer Sekunde und eine vergleichsweise lange Bondzeit von beispielsweise ebenfalls einer Sekunde haben, sehr gering ist. Diese Lösung hat den weiteren Nachteil, dass der Chipgreifer sowohl die Anforderungen beim Ablösen des Halbleiterchips von der Waferfolie als auch die Anforderungen beim Bonden erfüllen muss und nicht für die einzelnen Prozesse optimal konstruiert werden kann.
[0004] Es sind auch Halbleiter-Montageeinrichtungen bekannt, die einen Pickkopf und einen Bondkopf aufweisen, wobei der Pickkopf den Halbleiterchip vom Wafertisch entnimmt und auf einer Auflage deponiert und der Bondkopf den Halbleiterchip von der Auflage entnimmt und auf das Substrat bondet.
[0005] Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung für die Montage von Halbleiterchips zu entwickeln, die auf einfache Weise an verschiedene Bedürfnisse anpassbar ist.
[0006] Die Erfindung besteht in den im Anspruch 1 angegebenen Merkmalen. Eine vorteilhafte Ausgestaltung ergibt sich aus dem abhängigen Anspruch.
[0007] Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels und anhand der Zeichnung näher erläutert. <tb>Fig. 1<SEP>zeigt die für das Verständnis der Erfindung erforderlichen Teile einer Einrichtung für die Montage von Halbleiterchips, <tb>Fig. 2<SEP>zeigt Details der Einrichtung, und <tb>Fig. 3 – 6<SEP>zeigen Momentaufnahmen während eines Montageprozesses.
[0008] Die Fig. 1 zeigt die für das Verständnis der Erfindung erforderlichen Teile einer Einrichtung für die Montage von Halbleiterchips auf Substraten, eines sogenannten Halbleiter-Montageautomaten bzw. Die Bonders, anhand eines bevorzugten Ausführungsbeispiels. Die Fig. 2A und B zeigen Details der Einrichtung. Die Einrichtung umfasst einen Wafertisch 1, eine Transportvorrichtung für den Transport der Substrate 2 in einer vorbestimmten Transportrichtung 3, ein Pick-and-Place-System 4 mit einem einzigen Bondkopf 5, einen Schlitten 6, an dem ein einziger Pickkopf 7 und ein Auflagetisch 8 gelagert sind, und eine nur schematisch dargestellte Steuereinheit 9. Bei diesem bevorzugten Ausführungsbeispiel sind nur zwei Kameras 10 und 11 vorhanden. Die zu montierenden Halbleiterchips 12 haften auf einer transparent dargestellten Trägerfolie 13. Sie sind in Reihen und Kolonnen nebeneinander angeordnet. Der Wafertisch 1 ist in zwei orthogonalen Richtungen bewegbar und um seinen Mittelpunkt drehbar, wobei der Wafertisch 1 im Betrieb jeweils den nächsten zu montierenden Halbleiterchip 12 an einem festen Entnahmeort A bereitstellt. Der Wafertisch 1 umfasst einen Chip-Auswerfer 14, einen sogenannten Die Ejector, der die Ablösung der Halbleiterchips 12 von der Trägerfolie 13 unterstützt. Der Schlitten 6 ist zwischen einer ersten Position und einer zweiten Position hin und her bewegbar. Der Schlitten 6 ist deshalb verschiebbar und/oder drehbar gelagert und kann mittels eines Antriebs, beispielsweise eines elektrischen, pneumatischen oder hydraulischen Antriebs, von der ersten Position in die zweite Position und umgekehrt gebracht werden. Die erste Position des Schlittens 6, die in der Fig. 2A dargestellt ist, ist eine Parkposition für den weiter unten erläuterten Direktmodus, in der der Pickkopf 7 und der Auflagetisch 8 ausserhalb des Arbeitsbereichs des Bondkopfs 5 des Pick-and-Place-Systems 4 sind. Die zweite Position des Schlittens 6, die in der Fig. 2B dargestellt ist, ist eine Arbeitsposition für den weiter unten erläuterten Parallelmodus. Bei diesem Ausführungsbeispiel ist der Schlitten 6 in einer vorbestimmten Richtung verschiebbar an einem ortsfesten Träger 15 gelagert. Die vorbestimmte Richtung verläuft bei diesem Beispiel parallel zur Transportrichtung 3 der Substrate 2.
[0009] Das Pick-and-Place-System 4 ist eingerichtet, den vom Bondkopf 5 ergriffenen Halbleiterchip 12 an einem vorgegebenen Ort B1oder B2oder ... Bnauf einem Substrat 2 zu platzieren, wobei der Index n die Anzahl der Substratplätze bezeichnet, die auf dem Substrat 2 nebeneinander angeordnet sind.
[0010] Die Einrichtung ist erfindungsgemäss eingerichtet, die Halbleiterchips 12 entweder in einem Direktmodus oder einem Parallelmodus auf den Substraten 2 zu montieren.
[0011] Im Direktmodus: ist der Schlitten 6 in der ersten Position. betreibt die Steuereinheit 9 das Pick-and-Place-System 4 derart, dass der Bondkopf 5 einen Halbleiterchip 12 nach dem andern vom Wafertisch 1 entnimmt und auf dem Substrat 2 platziert.
[0012] Im Direktmodus werden also der Pickkopf 7 und der Auflagetisch 8 nicht benutzt.
[0013] Im Parallelmodus: ist der Schlitten 6 in der zweiten Position. betreibt die Steuereinheit 9 den Pickkopf 7, den Auflagetisch 8 und das Pick-and-Place-System 4 derart, dass der Pickkopf 7 einen Halbleiterchip 12 nach dem andern vom Wafertisch 1 entnimmt und auf dem Auflagetisch 8 platziert und der Bondkopf 5 einen Halbleiterchip 12 nach dem andern vom Auflagetisch 8 entnimmt und auf dem Substrat 2 platziert.
[0014] Nachfolgend werden einige Details des bevorzugten Ausführungsbeispiels beschrieben:
[0015] Der Wafertisch 1 ist in Bezug auf die Ebene der Substrate 2 schräg angeordnet. Der Bondkopf 5 ist in einer orthogonal zur Transportrichtung der Substrate verlaufenden Richtung 16 verschiebbar und um eine parallel zur Transportrichtung 3 der Substrate 2 verlaufende Achse 17 um einen Winkel ϕ zwischen zwei vorbestimmten Schwenklagen hin und her schwenkbar. Um den vom Wafertisch 1 am Entnahmeort A bereitgestellten Halbleiterchip 12 zu entnehmen, wird der Bondkopf 5 in eine vorbestimmte Position bewegt und in die erste vorbestimmte Schwenklage geschwenkt. Um den entnommenen Halbleiterchip 12 auf dem Substrat zu platzieren, wird der Bondkopf 5 in eine entsprechende Position über dem Substrat bewegt und um den Winkel ϕ in die zweite vorbestimmte Schwenklage geschwenkt. Weitere Details einer solchen Anordnung können der Patentschrift EP 1 480 507 entnommen werden.
[0016] Der am Schlitten 6 gelagerte Pickkopf 7 ist wie der Bondkopf 5 des Pick-and-Place-Systems 4 um eine parallel zur Transportrichtung 3 der Substrate 2 verlaufende Achse 18 um den Winkel ϕ zwischen zwei vorbestimmten Schwenklagen hin und her schwenkbar. Der am Schlitten 6 gelagerte Auflagetisch 8 ist parallel zur Ebene der Substrate 2 ausgerichtet und entlang der Richtung 16 zwischen zwei vorbestimmten Endpositionen hin und her bewegbar. Eine Auflagefläche 19 des Auflagetisches 8 ist um eine senkrecht zur Auflagefläche 19 verlaufende Achse drehbar, so dass die Orientierung des Halbleiterchips 12 bei Bedarf geändert werden kann. Die für den Betrieb des Pickkopfs 7 und des Auflagetisches 8 nötigen elektrischen oder hydraulischen Antriebe sind ebenfalls am Schlitten 6 befestigt, werden hier aber nicht im Detail erläutert.
[0017] Die erste Kamera 10 ist ortsfest angeordnet, und ihr Blickfeld ist zum Entnahmeort A des Halbleiterchips 12 auf dem Wafertisch 1 gerichtet. Die zweite Kamera 11 ist entlang der Richtung 16 hin und her bewegbar. Ihr Blickfeld kann durch Verschieben entlang der Richtung 16 auf den Auflagetisch 8, wenn er sich in seiner zweiten Endposition befindet, oder auf den Substratplatz gerichtet werden, auf dem der Halbleiterchip 12 zu platzieren ist.
[0018] Der Betrieb dieses bevorzugten Ausführungsbeispiels im Parallelmodus wird nachfolgend noch näher erläutert. Um einen Halbleiterchip 12 vom Wafertisch 1 zu entnehmen und auf dem ausgewählten Substratplatz zu platzieren, werden folgende Schritte durchgeführt: Bewegen des Wafertisches 1, um den nächsten Halbleiterchip 12 am Entnahmeort A bereitzustellen. Mit der ersten Kamera 10 Aufnehmen eines Bildes des bereitgestellten Halbleiterchips 12. Schwenken des Pickkopfs 7 in seine erste Schwenklage und Entnehmen des bereitgestellten Halbleiterchips 12 vom Wafertisch 1. Bewegen des Auflagetisches 8 in seine erste Endposition.
[0019] Dieser Zustand ist in der Fig. 3 dargestellt. Schwenken des Pickkopfs 7 in seine zweite Schwenklage und Absetzen des Halbleiterchips 12 auf dem Auflagetisch 8. Bewegen des Wafertisches 1, um den nächsten Halbleiterchip 12 am Entnahmeort A bereitzustellen. Mit der ersten Kamera 10 Aufnehmen eines Bildes des bereitgestellten Halbleiterchips 12. Das Blickfeld der ersten Kamera 10 ist mit gestrichelten Linien dargestellt.
[0020] Dieser Zustand ist in der Fig. 4 dargestellt. Bewegen des Auflagetisches 8 in seine zweite Endposition. Verschieben der zweiten Kamera 11 in diejenige Position, in der ihr Blickfeld zum Auflagetisch 8 gerichtet ist. Bei Bedarf Drehen des Auflagetisches 8, um den Halbleiterchip 12 in einer vorbestimmten Orientierung auszurichten. Mit der zweiten Kamera 11 Aufnehmen eines Bildes des auf dem Auflagetisch 8 liegenden Halbleiterchips 12. Das Blickfeld der zweiten Kamera 11 während der Aufnahme ist mit gestrichelten Linien dargestellt.
[0021] Dieser Zustand ist in der Fig. 5 dargestellt. Verschieben der zweiten Kamera 11 in diejenige Position, in der ihr Blickfeld zum Substratplatz gerichtet ist, auf dem der Halbleiterchip 12 zu platzieren ist. Bewegen des Bondkopfs 5 zum Auflagetisch 8 und Entnehmen des Halbleiterchips 12 vom Auflagetisch 8. Mit der zweiten Kamera 11 Aufnehmen eines Bildes des Substratplatzes, auf dem der Halbleiterchip 12 zu platzieren ist. Das Blickfeld der zweiten Kamera 11 während der Aufnahme ist mit gestrichelten Linien dargestellt.
[0022] Dieser Zustand ist in der Fig. 6 dargestellt. Fakultativ zur Qualitätskontrolle, mit der zweiten Kamera 11 Aufnehmen eines Bildes desjenigen Substratplatzes, auf dem der vorhergehende Halbleiterchip 12 platziert wurde. Bewegen des Bondkopfs 5 zum Substratplatz und Platzieren des Halbleiterchips 12 auf dem Substratplatz.
[0023] Dabei werden aus den von den Kameras 10 und 11 aufgenommenen Bildern die Lage des Halbleiterchips 12 auf dem Auflagetisch 8 und die Lage des Substratplatzes bestimmt und daraus die genauen Fahrwege des Bondkopfs 5 berechnet, so dass der Bondkopf 5 den Halbleiterchip 12 lagegenau auf dem Substratplatz platzieren kann. Der Bondkopf 5 befindet sich im Parallelmodus immer in der gleichen Schwenklage. Die Kameras 10 und 11 nehmen ihre Bilder vorzugsweise zu Zeitpunkten auf, an denen der Pickkopf 7, das Pick-and-Place-System 4 und der Bondkopf 5 nicht in Bewegung sind.
[0024] Diese Schritte können einerseits teilweise parallel ablaufen und andererseits teilweise in vertauschter Reihenfolge.
[0025] Das beschriebene Ausführungsbeispiel ist eine bevorzugte Ausführungsform der Erfindung. Die erfindungsgemässe Halbleiter-Montageeinrichtung kann im Rahmen der Ansprüche auch auf andere Weise ausgestaltet sein, wobei die Ansprüche angeben, wie die einzelnen Teile der Montageeinrichtung ausgestaltet sein müssen und zusammenwirken. Im Rahmen der Beschreibung und der Ansprüche ist der Begriff «Substrat» in einem breiten Sinn zu interpretieren, d.h. das Substrat kann beispielsweise ein Substrat sein, auf dem bereits ein Halbleiterchip montiert ist, wobei dann ein weiterer Halbleiterchip auf dem bereits montierten Halbleiterchip zu platzieren ist. Beispiele dafür sind die so genannten «Stacked dies»-Anwendungen, die beispielsweise bei Speicherchips angewendet werden.

Claims (2)

1. Einrichtung für die Montage von Halbleiterchips (12), umfassend ein Pick-and-Place-System (4) mit einem einzigen Bondkopf (5), einen einzigen Pickkopf (7), einen Wafertisch (1) einen Auflagetisch (8), und eine Steuereinheit (9), dadurch gekennzeichnet, dass der Pickkopf (7) und der Auflagetisch (8) an einem Schlitten (6) gelagert sind, der Schlitten (6) zwischen einer ersten Position und einer zweiten Position hin und her bewegbar ist, und dass die Einrichtung in einem Direktmodus und einem Parallelmodus betreibbar ist, wobei im Direktmodus: der Schlitten (6) in der ersten Position ist, die eine Parkposition ist, in der der Auflagetisch (8) ausserhalb des Arbeitsbereichs des Bondkopfs (5) des Pick-and-Place-Systems (4) ist, und die Steuereinheit (9) das Pick-and-Place-System (4) derart betreibt, dass der Bondkopf (5) einen Halbleiterchip (12) nach dem andern vom Wafertisch (1) entnimmt und auf einem Substrat (2) platziert, und wobei im Parallelmodus: der Schlitten (6) in der zweiten Position ist, und die Steuereinheit (9) den Pickkopf (7), den Auflagetisch (8) und das Pick-and-Place-System (4) derart betreibt, dass der Pickkopf (7) einen Halbleiterchip (12) nach dem anderen vom Wafertisch (1) entnimmt und auf dem Auflagetisch (8) platziert und der Bondkopf (5) einen Halbleiterchip (12) nach dem anderen vom Auflagetisch (8) entnimmt und auf dem Substrat (2) platziert.
2. Einrichtung nach Anspruch 1, weiter umfassend eine erste Kamera (10) und eine zweite Kamera (11), wobei der Auflagetisch (8) zwischen einer ersten Endposition und einer zweiten Endposition hin und her bewegbar ist, wobei die Steuereinheit (9) im Parallelmodus eingerichtet ist, den Auflagetisch (8) in die erste Endposition zu bewegen, in der der Pickkopf (7) den entnommenen Halbleiterchip (12) auf dem Auflagetisch (8) absetzt, und dann den Auflagetisch (8) in die zweite Endposition zu bewegen, in der der Bondkopf (5) den Halbleiterchip (12) vom Auflagetisch (8) entnimmt, das Blickfeld der ersten Kamera (10) auf einen Entnahmeort auf dem Wafertisch (1) gerichtet ist, und die zweite Kamera (11) verschiebbar gelagert ist, um im Parallelmodus das Blickfeld der zweiten Kamera (11) auf den Auflagetisch (8) zu richten, wenn sich der Auflagetisch (8) in seiner zweiten Endposition befindet, und ein Bild des von dem Pickkopf (7) auf dem Auflagetisch (8) platzierten Halbleiterchips (12) aufzunehmen, oder um das Blickfeld der zweiten Kamera (11) auf den Substratplatz zu richten, auf dem der Halbleiterchip (12) zu platzieren ist, und ein Bild des Substratplatzes aufzunehmen.
CH01886/11A 2011-11-25 2011-11-25 Einrichtung für die Montage von Halbleiterchips. CH705802B1 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CH01886/11A CH705802B1 (de) 2011-11-25 2011-11-25 Einrichtung für die Montage von Halbleiterchips.
US13/614,622 US9603294B2 (en) 2011-11-25 2012-09-13 Apparatus for mounting semiconductor chips
SG2012074092A SG190511A1 (en) 2011-11-25 2012-10-04 Apparatus for mounting semiconductor chips
MYPI2012700751A MY160071A (en) 2011-11-25 2012-10-09 Apparatus for Mounting Semiconductor Chips
JP2012241517A JP6217958B2 (ja) 2011-11-25 2012-11-01 半導体チップの実装装置
DE102012110604.5A DE102012110604B4 (de) 2011-11-25 2012-11-06 Einrichtung für die Montage von Halbleiterchips
FR1260577A FR2983344B1 (fr) 2011-11-25 2012-11-08 Dispositif pour le montage de puces de semi-conducteurs
KR1020120133579A KR101991965B1 (ko) 2011-11-25 2012-11-23 반도체 칩을 실장하기 위한 장치
TW101143833A TWI555110B (zh) 2011-11-25 2012-11-23 用於安裝半導體晶片的設備
CN201210483718.1A CN103137526B (zh) 2011-11-25 2012-11-23 用于安装半导体芯片的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH01886/11A CH705802B1 (de) 2011-11-25 2011-11-25 Einrichtung für die Montage von Halbleiterchips.

Publications (2)

Publication Number Publication Date
CH705802A1 CH705802A1 (de) 2013-05-31
CH705802B1 true CH705802B1 (de) 2016-04-15

Family

ID=48366057

Family Applications (1)

Application Number Title Priority Date Filing Date
CH01886/11A CH705802B1 (de) 2011-11-25 2011-11-25 Einrichtung für die Montage von Halbleiterchips.

Country Status (10)

Country Link
US (1) US9603294B2 (de)
JP (1) JP6217958B2 (de)
KR (1) KR101991965B1 (de)
CN (1) CN103137526B (de)
CH (1) CH705802B1 (de)
DE (1) DE102012110604B4 (de)
FR (1) FR2983344B1 (de)
MY (1) MY160071A (de)
SG (1) SG190511A1 (de)
TW (1) TWI555110B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015038074A1 (en) * 2013-09-13 2015-03-19 Orion Systems Integration Pte Ltd System and method for positioning a semiconductor chip with a bond head, thermal bonding system and method
US9136243B2 (en) * 2013-12-03 2015-09-15 Kulicke And Soffa Industries, Inc. Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
CN106664822B (zh) * 2014-08-01 2019-07-09 株式会社富士 元件装配方法及元件装配装置
CH711536B1 (de) * 2015-08-31 2019-02-15 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats.
DE102016113328B4 (de) 2015-08-31 2018-07-19 Besi Switzerland Ag Verfahren für die Montage von mit Bumps versehenen Halbleiterchips auf Substratplätzen eines Substrats
DE102015220746A1 (de) * 2015-10-23 2017-04-27 Ersa Gmbh Verfahren und Vorrichtung zur Platzierung elektronischer Bauteile
JP7164314B2 (ja) * 2017-04-28 2022-11-01 ベシ スウィッツァーランド エージー 部品を基板上に搭載する装置及び方法
JP7340774B2 (ja) * 2019-05-23 2023-09-08 パナソニックＩｐマネジメント株式会社 部品圧着装置および部品圧着方法
CN113471107B (zh) * 2021-06-29 2022-04-19 深圳新益昌科技股份有限公司 固晶机及固晶方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251266A (en) * 1990-08-27 1993-10-05 Sierra Research And Technology, Inc. System for placement and mounting of fine pitch integrated circuit devices using a split mirror assembly
US5799858A (en) * 1995-09-16 1998-09-01 Samsung Aerospace Industries, Ltd. Die bonding device
KR0175267B1 (ko) * 1995-09-30 1999-04-01 김광호 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치
JP2000505598A (ja) 1996-02-29 2000-05-09 アルファセム・アクチェンゲゼルシャフト 部品を受け取り、位置付け、組み立てるための方法及び装置
JP2002271093A (ja) * 2001-03-07 2002-09-20 Fuji Mach Mfg Co Ltd 電気部品装着システム
JP2003086611A (ja) 2001-09-07 2003-03-20 Heiwa Kinzoku Kogyo Kk Ｉｃダイボンド装置
JP3636127B2 (ja) * 2001-10-12 2005-04-06 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
KR20030046306A (ko) 2001-12-05 2003-06-12 에섹 트레이딩 에스에이 반도체 칩을 설치하기 위한 장치
SG104292A1 (en) 2002-01-07 2004-06-21 Advance Systems Automation Ltd Flip chip bonder and method therefor
US7033842B2 (en) * 2002-03-25 2006-04-25 Matsushita Electric Industrial Co., Ltd. Electronic component mounting apparatus and electronic component mounting method
JP2004179517A (ja) * 2002-11-28 2004-06-24 Shinkawa Ltd ボンディング装置、ボンディング方法及びボンディングプログラム
TWI231561B (en) 2003-05-21 2005-04-21 Esec Trading Sa Apparatus for mounting semiconductors
EP1480507B1 (de) 2003-05-21 2006-07-19 Unaxis International Trading Ltd. Halbleiter-Montageeinrichtung
JP4156460B2 (ja) * 2003-07-09 2008-09-24 Ｔｄｋ株式会社 ワークのピックアップ方法及びその装置、実装機
WO2005041630A1 (en) * 2003-10-24 2005-05-06 Matsushita Electric Industrial Co. Ltd. Electronic component mounting apparatus and electronic component mounting method
JP4111160B2 (ja) * 2004-03-26 2008-07-02 松下電器産業株式会社 電子部品搭載装置および電子部品搭載方法
US8137050B2 (en) 2005-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Pickup device and pickup method
EP2005808B1 (de) 2006-04-12 2010-03-17 Kulicke & Soffa Die Bonding GmbH Verfahren und vorrichtung zum ablegen von elektronischen bauteilen, insbesondere halbleiterchips auf einem substrat
KR20080041471A (ko) 2006-11-07 2008-05-13 삼성전자주식회사 다이 본더
CH698718B1 (de) 2007-01-31 2009-10-15 Oerlikon Assembly Equipment Ag Vorrichtung für die Montage eines Flipchips auf einem Substrat.
WO2009047214A2 (en) 2007-10-09 2009-04-16 Oerlikon Assembly Equipment Ag, Steinhausen Method for picking up semiconductor chips from a wafer table and mounting the removed semiconductor chips on a substrate
CN101884089B (zh) 2007-12-03 2012-02-08 松下电器产业株式会社 芯片安装系统
JP4946989B2 (ja) * 2008-07-07 2012-06-06 パナソニック株式会社 電子部品ボンディング装置
JP4788759B2 (ja) * 2008-11-20 2011-10-05 パナソニック株式会社 部品実装装置
CN101842000B (zh) * 2009-03-19 2014-04-30 鸿富锦精密工业（深圳）有限公司 贴附装置及使用该贴附装置的贴附方法
JP4766144B2 (ja) * 2009-04-08 2011-09-07 パナソニック株式会社 電子部品実装装置

Also Published As

Publication number Publication date
US20130133188A1 (en) 2013-05-30
MY160071A (en) 2017-02-15
CH705802A1 (de) 2013-05-31
TW201330154A (zh) 2013-07-16
CN103137526A (zh) 2013-06-05
KR20130058628A (ko) 2013-06-04
KR101991965B1 (ko) 2019-06-21
SG190511A1 (en) 2013-06-28
TWI555110B (zh) 2016-10-21
CN103137526B (zh) 2017-12-19
DE102012110604A1 (de) 2013-05-29
JP6217958B2 (ja) 2017-10-25
US9603294B2 (en) 2017-03-21
FR2983344B1 (fr) 2019-01-25
DE102012110604B4 (de) 2024-05-23
FR2983344A1 (fr) 2013-05-31
JP2013115428A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
CH705802B1 (de) Einrichtung für die Montage von Halbleiterchips.
EP1678744B1 (de) Positionierungsvorrichtung und verfahren für die übertragung elektronischer bauteile
DE102016218865B4 (de) Laserbearbeitungsvorrichtung
DE102017209851B4 (de) Ablösevorrichtung
DE102016117815B4 (de) Zwischenspeichern von FCOB Chips in einer Chip-Transfervorrichtung
DE10203601A1 (de) Chipentnahmevorrichtung, Chipentnahmesystem, Bestücksystem und Verfahren zum Entnehmen von Chips von einem Wafer
DE112011102749T5 (de) Zubringförderer, Schaltungssubstratbearbeitungsmaschine und Schaltungssubstratbearbeitungssystem
CH707890A1 (de) Vorrichtung zum Auftragen von Klebstoff auf ein Substrat.
DE4206988C2 (de) Tauchgerät
DE102013216120A1 (de) Inline-System
DE10101090B4 (de) Verfahren des Schneidens von CSP-Substraten
DE102005029136B4 (de) Verfahren und Einrichtung für die Montage von Halbleiterchips
DE102008013753A1 (de) Probenverschiebungsverfahren in Ladungsteilchenstrahlgerät und Ladungsteilchenstrahlgerät sowie Probe für Transmissionselektronenmikroskop
DE102009010570A1 (de) Komponentenzuführvorrichtung
DE112015002319T5 (de) Planarisierungsbearbeitungsverfahren und Planarisierungsbearbeitungsvorrichtung
EP1716586A1 (de) Vorrichtung und verfahren zum überprüfen und umdrehen e lektronischer bauelemente
DE102021214707B4 (de) Bandanbringer zum anbringen eines bands an einem ringrahmen und einem wafer
DE112017003551T5 (de) Modulares Die-Handhabungssystem
AT5661U1 (de) Montageautomat für die platzierung eines halbleiterchips als flipchip auf einem substrat
EP2012576B1 (de) Bestückautomat und Verfahren zum Handhaben von Bauelementen
CH696103A5 (de) Halbleiter-Montageeinrichtung.
DE102016107494A1 (de) Verfahren und Vorrichtung zum Entnehmen von Batteriezellen aus einer rechteckigen Umverpackung
WO2008098861A1 (de) Verfahren und montageautomat fuer die montage von halbleiterchips als flipchip auf einem substrat
EP1480507A1 (de) Halbleiter-Montageeinrichtung
EP1941536B1 (de) Verfahren und vorrichtung zum ablegen von elektronischen bauteilen, insbesondere halbleiterchips, auf einem substrat

Legal Events

Date Code Title Description
NV New agent

Representative=s name: IP.DESIGN KANZLEI AND PATENTBUERO DR. MARC-TIM, CH

PFA Name/firm changed

Owner name: BESI SWITZERLAND AG, CH

Free format text: FORMER OWNER: ESEC AG, CH

PCAR Change of the address of the representative

Free format text: NEW ADDRESS: ARBONERSTRASSE 35, 8580 AMRISWIL (CH)

PL Patent ceased