CN101192587B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101192587B
CN101192587B CN2007101928794A CN200710192879A CN101192587B CN 101192587 B CN101192587 B CN 101192587B CN 2007101928794 A CN2007101928794 A CN 2007101928794A CN 200710192879 A CN200710192879 A CN 200710192879A CN 101192587 B CN101192587 B CN 101192587B
Authority
CN
China
Prior art keywords
mentioned
wiring
seal
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101928794A
Other languages
English (en)
Other versions
CN101192587A (zh
Inventor
定别当裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101192587A publication Critical patent/CN101192587A/zh
Application granted granted Critical
Publication of CN101192587B publication Critical patent/CN101192587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在本发明的半导体器件的制造方法中，准备在布线形成用金属箔(21)的下表面设有剥离层(22)及基底板(23)的布线形成用部件。对上述布线形成用金属箔(21)进行构图来形成布线(2)；将具有半导体基板(7)及设在该半导体基板(7)下的多个外部连接用电极(12)的半导体构成体(6)的外部连接用电极(12)接合在上述布线(2)上。用密封件(14)覆盖上述半导体构成体(6)及上述布线(2)的至少一部分，然后除去上述基底板(23)。

Description

半导体器件的制造方法
技术领域
本发明涉及没有基底部件的半导体器件及其制造方法。 
背景技术
将半导体芯片接合在电路基板上时，若半导体芯片的外部连接端子的间距小，则直接进行倒装片安装是困难的。这种情况下采用如下安装方式：构成将半导体芯片搭载在通常被称作内插板的叠层电路基板上的半导体器件，将该半导体器件结合在电路基板上。日本公开公报平9-36172号公报示出了这样的在内插板上搭载了半导体芯片的半导体器件的代表性的一个例子。在现有技术中公开的半导体器件中，使用了如下内插板，该内插板层叠了两面布线构造的布线基板、且通过上下导通部连接设置在上表面的上层布线和设置在下表面的下层布线。在内插板的上层布线上，利用面朝下方式搭载半导体芯片，在内插板的下层布线下，设置多个钎料球。然后，通过回流焊等适当的方法将该钎料球接合在电路基板上。 
但是，在上述现有技术所记载的半导体器件中，由于在两面布线结构中使用具有上下导通部的价格较高的内插板，所以存在成本变高、器件整体变厚的问题。 
发明内容
本发明的目的在于提供一种能降低成本、还能薄型化的半导体器件及其制造方法。 
本发明涉及的半导体器件具备：半导体构成体(6)，具有在一面具备集成电路的半导体基板(7)、及设置在该半导体基板(7)下的多个外部连接用电极(12)；及布线(2)，具备连接到上述半导体基板(7)的上述外部连接用电极(12)上的一端、及延伸到上述半导体基板(7)的外侧的另一端。 
下部填充件(13)对至少上述半导体构成体(6)的上述一面、及至少连接到上述外部连接用电极(12)的上述半导体基板(7)上的上述一端进行覆盖，密封件(14)覆盖上述半导体构成体(6)的另一面及上述下部填充件(13)。上述下部填充件(13)的下表面及上述布线(2)的下表面被设置为同一面。 
本发明涉及的半导体器件的制造方法，其特征在于具备以下工序：准备在布线形成用金属箔(21)的下表面设有剥离层(22)及基底板(23)的布线形成用部件的工序；对上述布线形成用金属箔(21)进行构图来形成布线(2)的工序；和将具有半导体基板(7)及设在该半导体基板(7)下的多个外部连接用电极(12)的半导体构成体(6)的、该外部连接用电极(12)接合在上述布线(2)上的工序。用密封件(14)覆盖上述半导体构成体(6)及上述布线(2)的至少一部分；然后除去上述基底板(23)。 
附图说明
图1是作为本发明的第1实施方式的半导体器件的剖面图。 
图2是在图1所示的半导体器件的制造方法的一个例子中，最初准备之物的剖面图。 
图3是续图2之后的工序的剖面图。 
图4是续图3之后的工序的剖面图。 
图5是续图4之后的工序的剖面图。 
图6是续图5之后的工序的剖面图。 
图7是续图6之后的工序的剖面图。 
图8是续图7之后的工序的剖面图。 
图9是续图8之后的工序的剖面图。 
图10是续图9之后的工序的剖面图。 
图11是图1所示的半导体器件的制造方法的另一例子中规定工序的剖面图。 
图12是续图11之后的工序的剖面图。 
图13是作为本发明的第2实施方式的半导体器件的剖面图。 
图14是作为本发明的第3实施方式的半导体器件的剖面图。 
图15是图14所示的半导体器件的制造方法的另一例子中规定工序的剖面图。 
图16是续图15之后的工序的剖面图。 
图17是续图16之后的工序的剖面图。 
图18是续图17之后的工序的剖面图。 
图19是续图18之后的工序的剖面图。 
附图标号说明 
1下层绝缘膜；2布线；3表面处理层；4开口部；5钎料球；6半导体构成体；7硅基板；8连接焊盘；9绝缘膜；10开口部；11下底金属层；12凸起电极；13下部填充件；14密封件；15散热层；21布线形成用金属箔；22剥离层；23基底板；24切断线；25第1密封件形成用片；26第2密封件形成用片；27保护用铜箔；31上层布线；32上下导通部；38涂覆膜；41第1密封件形成用片；42第2密封件形成用片。 
具体实施方式
(第1实施方式) 
图1是作为本发明的第1实施方式的半导体器件的剖面图。该半导体器件具备由阻焊剂等构成的平面方形状的下层绝缘膜1。在下层绝缘 膜1的上表面设有由铜箔构成的多条布线2。在布线2的一端部的连接焊盘部上表面设有由锡钎料构成的表面处理层3。在与布线2的另一端部的连接焊盘部相对应的部分的、下层绝缘膜1中设有开口部4。下层绝缘膜1的开口部4内及其下方设有钎料球5，该钎料球5连接到布线2的另一端部的连接焊盘部上。 
在下层绝缘膜1的中央部上方，平面方形状的半导体构成体6以面朝下方式搭载在多条布线2的一端部的连接焊盘部上。半导体构成体6具有平面方形状的硅基板(半导体基板)7。在硅基板7的下表面设有规定功能的集成电路(未图示)，在下表面周边部与集成电路连接地设有由铝类金属等构成的多个连接焊盘8。 
在除去连接焊盘8的中央部以外的硅基板7的下表面，设有由氧化硅等无机材料、或无机材料和聚酰亚胺等有机材料的叠层构造构成的绝缘膜9，连接焊盘8的中央部经由设置在绝缘膜9中的开口部10露出。在经由绝缘膜9的开口部10露出的连接焊盘8的下表面及其周围的绝缘膜9的下表面，设有由铬、铜等构成的下底金属层11。在下底金属层11的整个下表面，设有由金构成的凸起电极(外部连接用电极)12。 
并且，半导体构成体6的凸起电极12经由表面处理层3，以金-锡共晶接合在布线2的一端部的连接焊盘部上，从而在下层绝缘膜1的中央部上方以面朝下方式搭载在多条布线2的一端部的连接焊盘部上。 
在半导体构成体6与包含布线2的下层绝缘膜1之间及其周围，设有由环氧类树脂等热固性树脂构成的下部填充件13。在半导体构成体6、下部填充件13、布线2及下层绝缘膜1的上表面，设有由环氧类树脂等热固性树脂构成的密封件14。在该状态下，密封件14设置在比布线2的布置区域还大的区域。而且，布线2、下部填充件13及密封件14的下表面为同一面。 
(制造方法的一个例子) 
接着，对该半导体器件的制造方法的一个例子进行说明。首先，如 图2所示准备如下之物：在用于形成图1所示的布线2的由铜等构成的布线形成用金属箔21的下表面，设有由聚酰亚胺膜等构成的剥离层22，在剥离层22的下表面设有由铜箔构成的基底板23。此时，该准备之物的尺寸为能形成多个图1所示的已完成的半导体器件的大小。另外，在图2中，用标号24表示的区域是与用于单片化的切断线相对应的区域。 
接着，利用光刻法构图形成布线形成用金属箔21，如图3所示，在剥离层22的上表面形成布线2。接着，如图4所示，在布线2的一端部的连接焊盘部上表面，通过进行锡的非电解电镀而形成表面处理层3。 
接着，如图5所示，准备半导体构成体6。在晶片状态的硅基板7下，形成集成电路(未图示)、由铝类金属等构成的连接焊盘8、由无机材料、或无机材料和有机材料的叠层构造构成的绝缘膜9、由铬、铜等构成的下底金属层11、及由金或铜构成的柱状的凸起电极12，然后通过划片进行单片化，从而得到半导体构成体6。 
接着，将半导体构成体6的由金或铜构成的凸起电极12经由表面处理层3接合(bonding)在布线2的一端部的连接焊盘部上，在下层绝缘膜1的中央部上方将半导体构成体6以面朝下方式搭载在多条布线2的一部分的连接焊盘部上。 
本发明的情况如图1所示，由于没有支承半导体构成体6的电路基板，所以在接合半导体构成体6与布线2后，在半导体构成体6与布线2的接合部位，基本不发生因两者的热膨胀系数差引起的应力集中。因此，不需要用于缓和集中应力的钎料球等，通过对表面处理层3进行加热加压(bongding)，在凸起电极12为金时以金-锡共晶接合、在凸起电极12为铜时以铜-锡扩散金属接合，能确保充分的接合可靠性。 
在这种情况下，加压加热(bongding)时，布线2相对于基底板23以剥离层22为界面沿水平方向错位(剥离)，从而吸收因硅基板7与布线2的热膨胀系数差引起的应力。 
接着，如图6所示，在包括半导体构成体6和布线2的下层绝缘膜 1之间及其周围，填充形成由环氧类树脂等热固性树脂构成的下部填充件13。接着，如图7所示，通过丝网印刷法、旋转涂覆法、传递模塑法等，在半导体构成体6、下部填充件13、布线2及下层绝缘膜1的上表面，形成环氧类树脂等热固性树脂构成的密封件14。 
接着，利用蚀刻或从剥离层22开始的机械剥离来除去基底板23。利用蚀刻时，特别推荐湿蚀，但没有限定的意思。接着，若利用蚀刻来除去剥离层22，则如图8所示，布线2、下部填充件13及密封件14的下表面露出。在该状态下，布线2、下部填充件13及密封件14的下表面为同一面。而且，在该状态下，即使除去基底板23，由于密封件14及下部填充件13的存在，也可以充分确保强度。 
在此，作为基底板23，铜箔之外还可以使用铝等其它金属板、玻璃板、陶瓷板、树脂板等。但是，使用铜箔作为基底板23时，在作为剥离层22的聚酯亚胺膜的两面叠层了铜箔的部件是市场销售的部件，所以可以直接使用该市场销售的部件。 
接着，如图9所示，通过丝网印刷法、旋转涂覆法等，在布线2、下部填充件13及密封件14的整个下表面形成由阻焊剂等构成的下层绝缘膜1。接着，利用光刻法，在与布线2的另一端部的连接焊盘部相对应的部分的下层绝缘膜1中形成开口部4。 
接着，在下层绝缘膜1的开口部4内及其下方与布线2的另一端部的连接焊盘部连接地形成钎料球5。接着，如图10所示，在相邻的半导体构成体6之间，沿着切断线24切断密封件14及下层绝缘膜1，则得到多个图1所示的半导体器件。 
在如上得到的半导体器件中，是在可以充分确保强度的密封件14及下部填充件13的下表面侧埋入了布线的结构，在该埋入的布线2的一端部的连接焊盘部上，以面朝下方式接合并搭载半导体器件6，在布线2的另一端部的连接焊盘部下设置钎料球5，从而在两面布线结构中没有使用具有上下导通部的价格较高的内插板，所以可以降低成本，还 可以薄型化。 
(制造方法的另一个例子) 
接着，对图1所示的半导体器件的制造方法的另一个例子进行说明。此时，在图6所示的工序后，如图11所示，在半导体构成体6周围的包括布线2的剥离层22的上表面，用销(pin)等定位的同时配置格子状的第1密封件形成用片25。 
格子状的第1密封件形成用片25是通过使由环氧类树脂等构成的热固性树脂浸渍在由玻璃布等构成的基材中，使热固性树脂为半固化状态而形成片状，利用蚀刻等形成多个方形的开口部25a而形成的。此时，第1密封件形成用片25的厚度比半导体构成体6的高度还厚。 
接着，在第1密封件形成用片25的上表面配置第2密封件形成用片26。第2密封件形成用片26由与第1密封件形成用片25相同的材料形成，即，是通过使由环氧类树脂等构成的热固性树脂浸渍在由玻璃布等构成基材中，使热固性树脂为半固化状态而形成片状的部件。接着，在第2密封件形成用片26的上表面配置保护用铜箔27。 
接着，如图12所示，使用一对加热加压板28、29从上下对第1、第2密封件形成片25、26进行加热加压。然后，通过之后的冷却，在半导体构成体6、下部填充件13、布线2及下层绝缘膜1的上表面形成密封件14，且在密封件14的上表面粘合保护用铜箔27。 
此时，保护用铜箔27是用于防止在上侧的加热加压板28的下表面不必要地附着由环氧类树脂等构成的热固性树脂，可以原样再使用上侧的加热加压板28的部件。于是，接着通过蚀刻除去保护用铜箔27。而且，通过蚀刻等除去基底板23及剥离层22，则能得到图8所示之物。保护用铜箔27及基底板23的蚀刻特别推荐基于湿蚀的方法，但没有限定的意思。 
以下，经过与上述制造方法的一个例子一样的工序，就能得到多个图1所示的半导体器件。在这样得到的半导体器件中，通过在由玻璃布 等构成的基材中浸渍了由环氧类树脂等构成的热固性树脂来形成密封件14，所以与仅通过环氧类树脂等热固性树脂形成的情况相比较，可以增强强度。 
(第2实施方式) 
图13示出作为本发明的第2实施方式的半导体器件的剖面图。在该半导体器件中，与图1所示的半导体器件不同之处在于，在置于半导体构成体6上的密封件14的上表面设置由铜箔构成的散热层15，利用散热层15使从半导体基板7发生的热的散热性优良。此时，例如若利用光刻法对图12所示的保护用铜箔27进行构图，则可以形成散热层15，所以可以有效地利用用于防止在上侧的加热加压板28的下表面附着不必要的由环氧类树脂等构成的热固性树脂的保护用铜箔27。 
(第3实施方式) 
图14示出作为本发明的第3实施方式的半导体器件的剖面图。在该半导体器件中，与图1所示的半导体器件大的不同之处在于，在密封件14的上表面设置上层布线31，将上层布线31的一端部经由半导体构成体6周围的设置在密封件14中的上下导通部32连接在布线2的另一端部上表面。 
即，上层布线31的一端部经由上下导通部32连接到布线2的另一端部上表面，该上下导通部32包括半导体构成体6周围的设置在密封件14中的锥台(裁頭錐体)形状的下部凸起电极33、下部连接布线34、上下连接部35、上部连接布线36、及锥台形状的上部凸起电极37。在包括上层布线31的密封件14的上表面，设置由阻焊剂等构成的涂覆膜38。在与上层布线31的连接焊盘部相对应的部分的涂覆膜38中设有开口部39。 
接着，对该半导体器件的制造方法的一个例子进行说明。此时，在图6所示的工序后，如图15所示，在半导体构成体6周围的包括布线2的剥离层22的上表面，用销等进行定位的同时配置格子状的第1、第2 密封件形成用片41、42，在其上配置第3密封件形成用片43及上层布线形成用金属箔44。上层布线形成用金属箔44由铜等构成。 
此时，格子状的第1、第2密封件形成用片41、42是如下构件：在由玻璃布等构成的基材中浸渍环氧类树脂等热固性树脂，使热固性树脂为半固化状态而形成为片状，通过冲孔等形成多个方形的开口部41a、42a。第3密封件形成用片43是如下构件：由与第1、第2密封件形成用片41、42相同的材料构成，即，在由玻璃布等构成的基材中浸渍环氧类树脂等热固性树脂，使热固性树脂为半固化状态而形成为片状。 
另外，利用光刻法或基于激光照射的激光加工，在第2密封件形成用片42的多个部位中形成开口部42b。在开口部42b内设有由金属膏、导电插针等构成的上下连接部35。在第2密封件形成用片42的上下表面，通过对各层叠的铜箔进行构图，经由上下连接部35相互连接上部连接布线45及下部连接布线34而形成。 
在下部连接布线34的下表面，通过丝网印刷等涂敷金属膏来形成锥体形状的下部凸起电极33。然后，在稍微加热了第1密封件形成用片41的状态下，将锥体形状的下部凸起电极33插入并贯穿第1密封件形成用片41，从而在第2密封件形成用片42的下表面侧暂时固定第1密封件形成用片41。 
而且，通过丝网印刷等来涂敷金属膏，在上层布线形成用金属箔44的下表面形成锥体形状的上部凸起电极37。然后，在稍微加热第3密封件形成用片43的状态下，将锥体形状的上部凸起电极37插入并贯穿第3密封件形成用片43，从而在上层布线形成用金属箔44的下表面暂时固定第3密封件形成用片43。 
接着，如图16所示，使用一对加热加压板28、29从上下加热加压第1、第2、第3密封件形成用片41、42、43。然后，通过之后的冷却，在半导体构成体6、下部填充件13、布线2及下层绝缘膜1的上表面形成密封件14，而且，在密封件14的上表面粘合上层布线形成用金属箔 44。 
而且，下部凸起电极33的下部被按压在布线2的另一端部上表面并适当地压扁，而且，上部凸起电极37的下部被按压在上部连接布线36的上表面并被适当地压扁。这样一来，上层布线形成用金属箔44经由上下导通部32连接在布线2的另一端部上表面，该上下导通部32包括半导体构成体6周围的设置在密封件14中的锥台形状的下部凸起电极33、下部连接布线34、上下连接部35、上部连接布线36、及大致锥台形状的上部凸起电极37。此时，上层布线形成用金属箔44具有防止由环氧类树脂等构成的热固性树脂不必要地附着在上侧的加热加压板28的下表面的功能。 
接着，通过蚀刻等除去基底板23及剥离层22，而且，利用光刻法对上层布线形成用金属箔44进行构图，则如图17所示，布线2、下部填充件13及密封件14的下表面露出，而且，在密封件14的上表面形成上层布线31。在该状态下，布线2、下部填充件13及密封件14的下表面为同一面。 
接着，如图18所示，利用丝网印刷法、旋转涂覆法等，在布线2、下部填充件13及密封件14的整个下表面形成由阻焊剂等构成的下层绝缘膜1，而且，在包括上层布线31的密封件14的整个上表面形成由阻焊剂等构成的涂覆膜38。接着，利用光刻法，在与布线2的另一端部的连接焊盘部相对应的部分的下层绝缘膜1中形成开口部4，而且，在与上层布线31的连接焊盘部相对应的部分的涂覆膜38中形成开口部39。 
接着，在下层绝缘膜1的开口部4内及其下方，与布线2的另一端部的连接焊盘部连接地形成钎料球5。接着，如图19所示，在相互邻接的半导体构成体6之间，沿切断线24切断涂覆膜38、密封件14及下层绝缘膜1，则能得多个到图14所示的半导体器件。 
在这样得到的半导体器件中，在密封件14的上表面经由上下导通部32将上层布线31连接到布线2上，用涂覆膜38覆盖上层布线31的 连接焊盘部以外，使上层布线31的连接焊盘部经由涂覆膜38的开口部48露出，所以可以在该露出的上层布线31的连接焊盘部上，搭载电阻或电容器等片式部件或其它半导体构成体。 
根据本发明，可以将半导体构成体的外部连接用电极接合在布线上，以面朝下方式将半导体构成体搭载在布线上，用密封件密封半导体构成体及布线的至少一部分，将密封件的下表面设置成与布线的下表面为同一面，从而在两面布线结构中不使用具有上下导通部的价格较高的内插板，所以可以降低成本，还可以薄形化。 
而且，在上述实施方式中，多条布线2的一部分也能够以不被密封件14覆盖的方式延伸，在该延伸部的上表面接合电路基板、连接部件的连接端子。而且，即使下部填充件13为与密封件14相同的材料，此时，也可以在形成密封件14的工序中同时形成。 

Claims (12)

1.一种半导体器件的制造方法，其特征在于，
具备以下工序：
准备在布线形成用金属箔(21)的下表面设有剥离层(22)及基底板(23)的布线形成用部件的工序；
对上述布线形成用金属箔(21)进行构图来形成布线(2)的工序；
将半导体构成体(6)的外部连接用电极(12)接合在上述布线(2)上的工序，该半导体构成体(6)具有半导体基板(7)及设在该半导体基板(7)下的多个外部连接用电极(12)；
用密封件(14)覆盖上述半导体构成体(6)及上述布线(2)的至少一部分的工序；及
除去上述基底板(23)的工序。
2.如权利要求1所记载的半导体器件的制造方法，其特征在于，
除去上述基底板(23)的工序包括通过湿蚀除去上述基底板(23)的工序。
3.如权利要求1所记载的半导体器件的制造方法，其特征在于，
在用密封件(14)覆盖上述半导体构成体(6)及上述布线(2)的至少一部分的工序之前，具有在上述半导体构成体(6)、与上述布线(2)及上述剥离层(22)之间形成下部填充件(13)的工序。
4.如权利要求1所记载的半导体器件的制造方法，其特征在于，
具有在除去上述基底板(23)的同时、或继除去上述基底板(23)之后除去上述剥离层(22)的工序。
5.如权利要求3所记载的半导体器件的制造方法，其特征在于，
具有在通过除去上述基底板(23)及上述剥离层(22)而露出的上述布线(2)、上述下部填充件(13)及上述密封件(14)的下表面，形成在与上述布线(2)的连接焊盘部相对应的部分具有开口部(4)的阻焊剂层(1)的工序。
6.如权利要求5所记载的半导体器件的制造方法，其特征在于，
在形成上述阻焊剂层(1)的工序后，具有在上述阻焊剂层(1)的开口部(4)内与上述布线(2)的上述连接焊盘部连接地形成钎料球(5)的工序。
7.如权利要求1所记载的半导体器件的制造方法，其特征在于，
形成上述密封件(14)的工序包括以下工序：在上述半导体构成体(6)周围的上述布线(2)及上述剥离层(22)上，配置第1密封件形成用片(25)，该第1密封件形成用片(25)在与上述半导体构成体(6)相对应的部分具有开口部(25a)，在上述第1密封件形成用片(25)上配置第2密封件形成用片(26)及金属箔(27)，并从上下加热加压。
8.如权利要求7所记载的半导体器件的制造方法，其特征在于，
具有从上述密封件(14)分离上述金属箔(27)的工序。
9.如权利要求1所记载的半导体器件的制造方法，其特征在于，
形成上述密封件(14)的工序包括以下工序：在上述半导体构成体(6)周围的上述布线(2)及上述剥离层(22)上，配置在与上述半导体构成体(6)相对应的部分具有开口部(41a)的第1密封件形成用片(41)、在与上述半导体构成体(6)相对应的部分具有开口部(42a)且具有下侧上下导通部(33-36)的第2密封件形成用片(42)、第3密封件形成用片(43)、及在下表面具有上侧上下导通部(37)的上层布线形成用金属箔(44)，并从上下加热加压。
10.如权利要求9所记载的半导体器件的制造方法，其特征在于，
具有对粘合在上述密封件(14)上的上述上层布线形成用金属箔(44)进行构图来形成上层布线(31)的工序。
11.如权利要求10所记载的半导体器件的制造方法，其特征在于，
具有在上述上层布线(31)及上述密封件(14)的上表面形成涂覆膜(38)的工序。
12.一种半导体器件的制造方法，其特征在于，
具备以下工序：
准备在布线形成用金属箔(21)的下表面设有剥离层(22)及基底板(23)的布线形成用部件的工序；
对上述布线形成用金属箔(21)进行构图来形成具有连接焊盘部的布线(2)的工序；
将具有半导体基板(7)及设在该半导体基板(7)下的多个凸起电极(12)的半导体构成体(6)的凸起电极(12)接合在上述布线(2)上进行电连接的工序；
在上述半导体构成体(6)、上述剥离层(22)及上述布线(2)的至少一部分之间形成下部填充件(13)的工序；
用密封件(14)覆盖上述半导体构成体(6)、上述下部填充件(13)的从上述半导体构成体(6)露出的部分、及上述布线(2)的从上述下部填充件(13)露出的部分的工序；
除去上述基底板(23)的工序；及
在上述下部填充件(13)及上述密封件(14)的下表面，形成在与上述布线(2)的上述连接焊盘部相对应的部分具有开口部(4)的阻焊剂(1)的工序。
CN2007101928794A 2006-11-28 2007-11-28 半导体器件的制造方法 Active CN101192587B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP319910/2006 2006-11-28
JP2006319910A JP4305502B2 (ja) 2006-11-28 2006-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101192587A CN101192587A (zh) 2008-06-04
CN101192587B true CN101192587B (zh) 2011-01-19

Family

ID=39462820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101928794A Active CN101192587B (zh) 2006-11-28 2007-11-28 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US7790515B2 (zh)
JP (1) JP4305502B2 (zh)
KR (1) KR100930156B1 (zh)
CN (1) CN101192587B (zh)
TW (1) TWI371095B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596053B2 (ja) * 2008-07-22 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法および半導体構成体組立体
TWI420622B (zh) * 2008-11-07 2013-12-21 欣興電子股份有限公司 嵌埋半導體元件之封裝結構及其製法
US8474824B2 (en) * 2008-11-10 2013-07-02 Eaton Corporation Pressure sensing module having an integrated seal plate and method of assembling pressure sensing module
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
WO2010070806A1 (ja) 2008-12-16 2010-06-24 パナソニック株式会社 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
JP5563814B2 (ja) * 2009-12-18 2014-07-30 新光電気工業株式会社 半導体装置及びその製造方法
CN103378044A (zh) * 2012-04-25 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
JP6292236B2 (ja) * 2013-08-13 2018-03-14 株式会社村田製作所 複合電子部品
JP6524526B2 (ja) * 2015-09-11 2019-06-05 大口マテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
US9896330B2 (en) 2016-01-13 2018-02-20 Texas Instruments Incorporated Structure and method for packaging stress-sensitive micro-electro-mechanical system stacked onto electronic circuit chip
JP6477971B2 (ja) * 2016-05-09 2019-03-06 日立化成株式会社 半導体装置の製造方法
KR102039710B1 (ko) * 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
US10861741B2 (en) 2017-11-27 2020-12-08 Texas Instruments Incorporated Electronic package for integrated circuits and related methods
US11538767B2 (en) 2017-12-29 2022-12-27 Texas Instruments Incorporated Integrated circuit package with partitioning based on environmental sensitivity
KR102517379B1 (ko) * 2020-02-14 2023-03-31 삼성전자주식회사 반도체 패키지의 제조 방법
CN116525555B (zh) * 2022-01-20 2025-01-17 长鑫存储技术有限公司 一种半导体封装结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2781019B2 (ja) 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
JP3316532B2 (ja) 1995-07-19 2002-08-19 カシオ計算機株式会社 半導体装置及びその製造方法
CN100381027C (zh) * 1999-09-02 2008-04-09 伊比登株式会社 印刷布线板及其制造方法
JP4480108B2 (ja) 2000-06-02 2010-06-16 大日本印刷株式会社 半導体装置の作製方法
EP1207555A1 (en) 2000-11-16 2002-05-22 Texas Instruments Incorporated Flip-chip on film assembly for ball grid array packages
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
JP4040389B2 (ja) 2001-09-27 2008-01-30 大日本印刷株式会社 半導体装置の製造方法
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP3632960B2 (ja) 2001-11-27 2005-03-30 京セラ株式会社 半導体装置
JP3666591B2 (ja) 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
JP3741670B2 (ja) 2002-05-14 2006-02-01 新日本無線株式会社 半導体装置の製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7456493B2 (en) 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein

Also Published As

Publication number Publication date
US7790515B2 (en) 2010-09-07
JP4305502B2 (ja) 2009-07-29
TWI371095B (en) 2012-08-21
KR20080048411A (ko) 2008-06-02
US20080122087A1 (en) 2008-05-29
TW200832649A (en) 2008-08-01
JP2008135521A (ja) 2008-06-12
CN101192587A (zh) 2008-06-04
KR100930156B1 (ko) 2009-12-07

Similar Documents

Publication Publication Date Title
CN101192587B (zh) 半导体器件的制造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
US9530744B2 (en) Semiconductor device and method of manufacturing the same
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200845319A (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
TWI546924B (zh) 用以製造包含具有開口之覆蓋層之電子裝置之方法及相關裝置
CN101154606B (zh) 半导体器件的制造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US7755203B2 (en) Circuit substrate and semiconductor device
JP6242231B2 (ja) 半導体装置及びその製造方法
KR20080069712A (ko) 회로 장치 및 회로 장치의 제조 방법
JP5064158B2 (ja) 半導体装置とその製造方法
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
JP4828515B2 (ja) 半導体装置の製造方法
JP2013021058A (ja) 半導体装置の製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2000277682A (ja) 半導体装置及びその製造方法と半導体装置の実装構造
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
TW201901825A (zh) 半導體裝置之製造方法及半導體裝置
TW201421629A (zh) 具柱狀凸塊之晶片嵌埋封裝構造及其製造方法
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120319

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120319

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170405

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170405

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

TR01 Transfer of patent right