CN101534603A - 挠性基板用导体及其制造方法以及挠性基板 - Google Patents

挠性基板用导体及其制造方法以及挠性基板 Download PDF

Info

Publication number
CN101534603A
CN101534603A CN200810081793A CN200810081793A CN101534603A CN 101534603 A CN101534603 A CN 101534603A CN 200810081793 A CN200810081793 A CN 200810081793A CN 200810081793 A CN200810081793 A CN 200810081793A CN 101534603 A CN101534603 A CN 101534603A
Authority
CN
China
Prior art keywords
conductor
oxide
oxides
flexible
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810081793A
Other languages
English (en)
Other versions
CN101534603B (zh
Inventor
辻隆之
堀越稔之
伊藤真人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Cable Fine Tech Ltd
Original Assignee
Hitachi Cable Ltd
Hitachi Cable Fine Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd, Hitachi Cable Fine Tech Ltd filed Critical Hitachi Cable Ltd
Priority to CN2008100817939A priority Critical patent/CN101534603B/zh
Publication of CN101534603A publication Critical patent/CN101534603A/zh
Application granted granted Critical
Publication of CN101534603B publication Critical patent/CN101534603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Insulated Conductors (AREA)

Abstract

本发明提供一种挠性基板用导体及其制造方法以及挠性基板,该挠性基板用导体从导体周围的Sn镀膜表面或焊锡中产生晶须的可能性小或几乎不产生,即便在高温放置环境中,接触电阻也不会增大。在配设于挠性扁平电缆或挠性印刷电路板内部的导体上,在Cu或Cu合金构成的导体的表面形成Sn或Sn合金镀膜(15),该镀膜(15)的表面氧化模(16a)、(16b)由Sn以外的元素的氧化物或Sn氧化物与Sn以外的元素的氧化物的混合氧化物构成。

Description

挠性基板用导体及其制造方法以及挠性基板
技术领域
本发明涉及一种关联配线用导体及终端连接部、特别是涉及电子设备上使用的挠性扁平电缆(FFC)、挠性印刷配线板(FPC)等的挠性基板上使用的导体及其制造方法以及挠性基板。
背景技术
以往为了防止配线材料的氧化,在配线材料特别是在铜或铜合金的表面要施加Sn、Ag、Au或Ni的镀层。
例如,如图2所示,在连接器11与挠性扁平电缆(以下称FFC)13的终端连接部,在连接器(连接部件)11的插头(金属端子)12和FFC13的导体14的表面等施加镀层。特别是由于Sn的成本低廉,由于柔软而在嵌合的压力下容易变形,接触面积增加,可将接触电阻降低至很低,所以,一般广泛使用在配线材料的表面施加了Sn镀层的材料。
作为该Sn镀层用合金,以往使用耐晶须性良好的Sn-Pb合金,但近年来,从配合环境方面的对策的观点出发,追求使用无Pb材料(非铅材料)、非卤素材料,对配线材料上使用的各种材料也追求无Pb化、非卤素化。
专利文献1:特开2006-111898号公报
专利文献2:特开2005-216749号公报
专利文献3:特开2005-206869号公报
专利文献4:特开2006-45665号公报
非专利文献1:JEITA完成无铅化紧急提议报告会资料(2005.2.17)
非专利文献2:JEITA无铅焊实用化研究2005年成果报告书(2005.6)
发明内容
但是,随着Sn镀层的无Pb化,特别是在Sn或Sn系合金镀层上,如图3所示,产生的问题是会在镀层上产生Sn的针状结晶即晶须21,由于晶须21而发生邻接配线间的短路事故。
为了缓和被认为是晶须的发生原因之一的Sn镀层中的应力,能够通过将电镀了的Sn进行回流处理,来减少晶须的发生。但是,并不准确地知晓该晶须抑制的机理。另外,在施加了与连接器的嵌合等新的外部应力时,即便实施回流处理,也不能抑制晶须的产生。而且有报告说,虽然通过Bi或Ag等的合金电镀层或合金化学镀层能够抑制晶须,但通过回流处理,反而会比纯Sn时产生更多晶须。
在电子零件上,为了零件安装必须进行回流处理,在这些合金镀层上也有问题。
目前作为有效的对策,公开了施加1μm以下的薄Sn镀层的方法,但特别是在高温放置时,有接触电阻比以往增大的问题。
本发明是考虑了以上的情况而推出的,其目的在于提供一种挠性基板用导体即其制造方法以及挠性基板,特别是在施加了与连接器的嵌合等大的外部应力的环境下,在导体周围的Sn镀层膜表面或焊锡上产生晶须的可能性小、或几乎不产生,在高温放置环境下,也不会发生接触电阻增大。
为了实现上述目的,技术方案1的发明涉及一种挠性基板用导体,该导体配设在挠性扁平电缆或挠性印刷电路板内部,其特征在于:在由Cu或Cu合金构成的导体的表面形成Sn或Sn合金镀膜,该镀膜的表面氧化膜由Sn以外的元素的氧化物构成或由Sn氧化物与Sn以外的元素的氧化物的混合氧化物来构成。
技术方案2的发明是根据技术方案1所述的挠性基板用导体,上述Sn以外的元素为氧化倾向高于Sn的元素。在此,氧化倾向高的元素是表示该氧化物标准生成自由能的值小于Sn(在负值上绝对值大)的元素,例如Zn、P、Al、Ti等。
技术方案3的发明是根据技术方案1或2所述的挠性基板用导体,上述Sn以外的元素是选自Zn、P、Al、Ti中的至少一种以上的元素。
技术方案4的发明是根据技术方案1至3所述的挠性基板用导体,上述由Sn以外的元素的氧化物或Sn氧化物与Sn以外的元素的氧化物的混合氧化物所产生的表面氧化膜厚度为5nm以下。
技术方案5的发明涉及一种挠性基板用导体的制造方法,该导体配设在挠性扁平电缆或挠性印刷电路板内部,其特征在于:在由Cu或Cu合金构成的导体的表面形成Sn或Sn合金镀膜,并在其表面形成选自Zn、P的至少一种以上的元素的镀膜,其后,通过回流处理,使得表面氧化膜由这些选择的元素的氧化物构成或由Sn氧化物与这些选择的元素的氧化物的混合氧化物构成。
技术方案6的发明涉及一种挠性基板用导体的制造方法,该导体配设在挠性扁平电缆或挠性印刷电路板内部,其特征在于:在由Cu或Cu合金构成的导体的表面形成包含选自Zn、P的至少一种以上的元素的Sn或Sn合金镀膜,其后通过回流处理,使得表面氧化膜由这些选择的元素的氧化物构成或由Sn氧化物与这些选择的元素的氧化物的混合氧化物构成。
技术方案7的发明涉及一种挠性基板,其特征在于:在并行排列有多根技术方案1~4的任一项所述的挠性基板用导体的导体群的两面设置绝缘层。
技术方案8的发明是根据技术方案7所述的挠性基板,由单面具有粘结层的树脂膜材料构成上述绝缘层。
根据本发明,在挠性扁平电缆或挠性印刷电路板上,即便在施加了犹如嵌合部的外部应力的场合,也可以抑制Sn的针状结晶即晶须,能够解决作为邻接配线间的短路的不良。另外,即便在高温环境下也不会使接触可靠性损失。
附图说明
图1是显示本发明的一个实施方式的模式图。
图2是显示连接器与FFC的嵌合例的立体图。
图3是说明在连接器与FFC的嵌合下,产生晶须,邻接配线间短路的样子的放大立体图。
图4是显示用于鉴定本发明的实施例和现有例的Sn的表面氧化膜的XPS分析结果的图。
图5是显示用于鉴定本发明的实施例和现有例的Zn的表面氧化膜的XPS分析结果的图。
图6是显示本发明的实施例和现有例的表面氧化膜、Sn镀膜的AES深度方向的分析结果的图。
图7是显示本发明的实施例与现有例的导体在150℃、24小时热处理后的表面氧化膜、Sn镀膜的AES深度方向的分析结果的图。
图中,
11—连接器;12—插头;13—FFC;14—导体;15—Sn镀膜;16a、16b—表面氧化膜;21—晶须
具体实施方式
以下基于附图详述本发明的一个最佳实施方式。
Sn镀层导体的氧化膜通常仅由Sn的氧化物构成,但为了实现上述目的,本发明涉及的导体是将表面氧化膜做成Sn以外的元素的氧化物或Sn氧化物与Sn以外的氧化物的混合物。作为Sn以外的元素,有Zn、P、Al、Ti。
例如,如图1(a)所示,在Cu或Cu合金构成的导体(未图示)的表面或周围形成Sn或Sn合金镀膜15,在其表面形成Zn氧化物或Sn氧化物与Zn氧化物构成的表面氧化膜16a。
另外,如图1(b)所示,在Sn或Sn合金镀膜15的表面形成P氧化物或Sn氧化物与P氧化物构成的表面氧化膜16b。
该表面氧化膜16a、16b可以是在Sn或Sn合金镀膜15的表面形成Zn、P、Al和Ti的镀层后,将其作为氧化物,或者也可以在Sn或Sn合金中添加Zn或P元素,将其在导体上镀层,形成Sn或Sn合金镀膜15,将其表面氧化,形成包含Zn、P、Al或Ti的表面氧化膜16a、16b。
通常,在向Sn镀层施加了应力时,表面氧化膜的缺陷成为晶须产生的核心,被称为生长。(参考文献:锡晶须生长过程的解释与对策R&D策划社)
在专利文献1中,公开的方法是通过将Sn镀膜进行氧化处理,形成厚而致密的Sn氧化物或氢氧化膜,减少表面的缺陷,抑制晶须。
但是,在连接器的嵌合部等Sn镀膜大大变形的场合,不能防止表面氧化膜的缺陷的发生。另外,表面形成厚的氧化膜会使接触电阻增大,是不理想的。
本发明者们潜心进行了研究,结果发现,通过在表面形成Zn、P、Al、Ti中的至少一种的氧化物,能够改变现有的仅由Sn的氧化物构成的氧化膜的性状,能够减少晶须产生的几率。另外得知,如果这些氧化物变厚,则连接器嵌合引起的晶须产生几率反之变大。
因此,通过在Cu扁平线上熔融镀层,施加添加了各种浓度的Zn、P、Al或Ti的、厚度为8~10μm的Sn镀膜,通过XPS分析(X线光电子分光法),研究了表面氧化物的种类,根据AES深度方向分析(俄歇电子分光法)研究了氧化膜的厚度。另外,将各个试样与连接器嵌合,进行2周的室温放置后,从连接器上卸下,对嵌合部进行SEM观察,计量了10μm以上的晶须的晶须产生几率。
将各个数据显示在表1中。
表1
 
试样No. 添加金属 表面氧化膜构成(根据XPS分析) 表面氧化膜厚度(根据AES分析) 晶须产生几率
1 Sn氧化物 2.5nm 47%
2 Zn Zn氧化物 2.5nm 29%
3 Zn Zn氧化物 3nm 40%
4 Zn Zn氧化物 4nm 44%
5 Zn Zn氧化物 6nm 55%
6 P Sn氧化物、P氧化物 2.5nm 21%
7 Al Al氧化物 3nm 40%
8 Ti Ti氧化物 3nm 40%
与表面氧化膜仅由Sn氧化物构成的试样No.1比较,Zn氧化物构成的试样No.2~4、Sn氧化物和P氧化物的混合构成的试样No.6、Al氧化物构成的试样No.7、Ti氧化物构成的试样No.8能够使晶须产生几率降低。
这样,确认了与仅由Sn氧化物构成表面的场合相比,通过Sn以外的元素的氧化物或Sn氧化物与Sn以外的元素的氧化物的混合氧化物,能够抑制晶须产生频度。
另外,从试样5的结果可以得知,即便将表面氧化膜做成Sn以外的元素的氧化物,在其厚度厚的场合,也不能得到晶须抑制效果。因此,表面氧化膜优选为5nm以下,更优选为3nm以下。
Zn、P、Al、Ti都有比Sn易氧化的倾向,通过将这些元素在Sn镀层中添加并进行热处理,能够使这些氧化物自然形成,能够使Sn镀层表面氧化膜的性状变化。
作为Zn添加的方法,如专利文献2所公开的,有在Sn镀层的周围施加Zn镀层,并进行热处理的方法。届时,能够通过使Zn镀层的厚度变化,来使表面氧化膜的厚度变化。
实施例
通过电镀在φ0.6mm的Cu线周围施加厚度5μm的Sn镀层,然后通过薄镀在其周围施加0.5μm厚度Zn。其后,经过冷拔、压轧工序,制作了0.05mm厚度、0.3mm宽度的扁平线。然后用通电退火实施了回流处理。
最后,将这些导体按0.5mm间距并行排列50根,用单面具有聚酯系粘结剂层的聚酯膜将其两面进行叠层,制作了FFC。
现有例
通过电镀在φ0.6mm的Cu线周围施加厚度5μm的Sn镀层。其后,经过冷拔、压轧工序,制作了0.05mm厚度、0.3mm宽度的扁平线。其后的工序是在与实施例完全相同的条件下制作了FFC。
实施在实施例及现有例中制作的FFC端子部上的Sn镀层导体的XPS,在图4、图5中显示其表面氧化膜分析结果。
图4显示Sn的XPS分析,实施例及现有例都是键能(Binding Energy)为486、487eV,可见X线强度(kCPS)的峰值,可确认形成了SnO、SnO2
另外,关于Zn,如图5所示,在实施例中,为键能262eV,可见X线强度的峰值,可确认ZnO形成,但在现有例中不能确认Zn的峰值。
因此得知,在现有例中,表面氧化膜仅由Sn氧化物构成,在实施例中,是由Sn氧化物与Zn氧化物的混合构成。
下面,在图6(a)、图6(b)中显示在实施例及现有例中制作的FFC端子部的Sn镀层导体的AES深度方向分析结果。
将图6(a)的实施例与图6(b)的现有例比较,可以确认Sn、Cu、O、C的深度方向的分布大致相同,但在实施例中,Zn浓度的峰值一直到深度5nm。
然后,将实施例及现有例的FFC与连接器嵌合,进行250hr的室温放置。其后,将FFC从连接器上卸下,通过对嵌合部进行SEM观察,计量出1μm以上的晶须产生几率。在表2中显示从XPS分析结果及AES深度方向分析中得到的氧化膜厚度和晶须发生频度频度。
表2
 
表面氧化膜构成 氧化膜厚度 晶须产生频度
实施例 Sn氧化物、Zn氧化物 2.7nm 7.6%
现有例 Sn氧化物 2.5nm 22%
这样,确认了本发明的实施例与现有例比较,晶须产生频度从22%降低到7.6%,约降低了1/3。
进而,为了比较热处理造成的导体表面氧化的进度,将实施例及现有例中制作的FFC在150℃下实施了24hr的热处理。其后,实施了FFC端子部的Sn镀层的AES深度方向分析。其结果显示在图7(a)、图7(b)中。
在图7(b)的现有例中,与初期状态的图6(b)比较,在初期状态下,O原子是在5nm以下有峰值,但通过热处理,O原子进入到10nm以上的内部,氧化膜很厚地生长了。与此不同,在图7(a)的本发明的实施例中,在初期状态下,O原子在5nm以下的峰值在热处理中也大致未变,O原子的进入深度与初期状态相比,没有看到很大的差。
由此能够确认,在本发明的实施例中,在通常使用FFC的环境下,表面氧化膜几乎不生长,能够维持良好的晶须特性、接触电阻特性。

Claims (8)

1.一种挠性基板用导体,其配设在挠性扁平电缆或挠性印刷电路板内部,其特征在于:在Cu或Cu合金构成的导体的表面形成Sn或Sn合金镀膜,该镀膜的表面氧化膜由Sn以外的元素的氧化物或Sn氧化物与Sn以外的元素的氧化物混合而成的混合氧化物构成。
2.根据权利要求1所述的挠性基板用导体,其特征在于:上述Sn以外的元素是氧化倾向高于Sn的元素。
3.根据权利要求1或2所述的挠性基板用导体,其特征在于:上述Sn以外的元素是选自Zn、P、Al、Ti的至少一种以上的元素。
4.根据权利要求1至3所述的挠性基板用导体,其特征在于:由上述Sn以外的元素的氧化物或Sn氧化物与Sn以外的元素的氧化物混合而成的混合氧化物所构成的表面氧化膜厚度为5nm以下。
5.一种挠性基板用导体的制造方法,该导体配设在挠性扁平电缆或挠性印刷电路板内部,其特征在于:在Cu或Cu合金构成的导体的表面形成Sn或Sn合金镀膜,并在该表面形成选自Zn、P的至少一种以上元素的镀膜,其后通过回流处理,使得表面氧化膜由这些选择的元素的氧化物构成或者由Sn氧化物与这些选择的元素的氧化物的混合氧化物构成。
6.一种挠性基板用导体的制造方法,该导体配设在挠性扁平电缆或挠性印刷电路板内部,其特征在于:在Cu或Cu合金构成的导体的表面形成包含选自Zn或P的至少一种以上元素的Sn或Sn合金镀膜,其后通过回流处理,使得表面氧化膜由这些选择的元素的氧化物构成或者由Sn氧化物与这些选择的元素的氧化物的混合混合氧化物构成。
7.一种挠性基板,其特征在于:在并行排列有多根权利要求1~4的任一项所述的挠性基板用导体的导体群的两面设置了绝缘层。
8.根据权利要求7所述的挠性基板,其特征在于:由单面具有粘结层的树脂膜材料构成上述绝缘层。
CN2008100817939A 2008-03-13 2008-03-13 挠性基板用导体及其制造方法以及挠性基板 Active CN101534603B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100817939A CN101534603B (zh) 2008-03-13 2008-03-13 挠性基板用导体及其制造方法以及挠性基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100817939A CN101534603B (zh) 2008-03-13 2008-03-13 挠性基板用导体及其制造方法以及挠性基板

Publications (2)

Publication Number Publication Date
CN101534603A true CN101534603A (zh) 2009-09-16
CN101534603B CN101534603B (zh) 2012-05-09

Family

ID=41104925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100817939A Active CN101534603B (zh) 2008-03-13 2008-03-13 挠性基板用导体及其制造方法以及挠性基板

Country Status (1)

Country Link
CN (1) CN101534603B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106676598A (zh) * 2016-12-13 2017-05-17 上海交通大学 一种基于微纳米针锥结构抑制锡晶须生长的方法
CN109509731A (zh) * 2017-09-14 2019-03-22 屏东科技大学 半导体的锡银接合结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4367149B2 (ja) * 2004-01-30 2009-11-18 日立電線株式会社 フラットケーブル用導体及びその製造方法並びにフラットケーブル
JP5376553B2 (ja) * 2006-06-26 2013-12-25 日立金属株式会社 配線用導体及び端末接続部

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106676598A (zh) * 2016-12-13 2017-05-17 上海交通大学 一种基于微纳米针锥结构抑制锡晶须生长的方法
CN106676598B (zh) * 2016-12-13 2019-08-23 上海交通大学 一种基于微纳米针锥结构抑制锡晶须生长的方法
CN109509731A (zh) * 2017-09-14 2019-03-22 屏东科技大学 半导体的锡银接合结构及其制造方法

Also Published As

Publication number Publication date
CN101534603B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
TWI362046B (en) Flat cable
CN1328733C (zh) 扁平电缆用导体及其制造方法以及扁平电缆
CN101051535B (zh) 配线用导体及其制造方法、终端连接部、无铅焊锡合金
CN1981565A (zh) 挠性印刷布线基板端子部或挠性扁平电缆端子部
CN102522646A (zh) 配线用导体及其制造方法、终端连接部、无铅焊锡合金
JP2003293187A (ja) めっきを施した銅または銅合金およびその製造方法
JP4847898B2 (ja) 配線用導体およびその製造方法
JP2006127939A (ja) 電気導体部品及びその製造方法
JP2012038710A (ja) フレキシブルフラットケーブル、フレキシブルプリント基板、フレキシブルフラットケーブルの製造方法、及びフレキシブルプリント基板の製造方法
JP2008210584A (ja) フレキシブルフラットケーブル端子部
CN101534603A (zh) 挠性基板用导体及其制造方法以及挠性基板
JP4427044B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
JP2006319269A (ja) フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
US8907226B2 (en) Conductor for flexible substrate and fabrication method of same, and flexible substrate using same
JP4856745B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
JP4796522B2 (ja) 配線用導体およびその製造方法
WO2017038825A1 (ja) 耐熱性に優れためっき材及びその製造方法
JP4324032B2 (ja) 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法
JP2005243345A (ja) フラットケーブル用導体およびそれを用いたフラットケーブル
JP2010007111A (ja) 銅或いは銅合金平角導体及びフレキシブルフラットケーブル
JP4617254B2 (ja) 残存錫めっき層の測定方法およびフレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部の製造方法
JP6490510B2 (ja) 耐熱性に優れためっき材の製造方法
JP5719946B2 (ja) 金属条、コネクタ、および金属条の製造方法
HK1104755B (zh) 挠性印刷布线基板端子部或挠性扁平电缆端子部
JP2009245718A (ja) ケーブル用平角導体及び該導体を用いたフレキシブルフラットケーブル端子部並びに該端子部を備えるフレキシブルフラットケーブル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant