CN101739112B - 一种低电压缓启动电路 - Google Patents
一种低电压缓启动电路 Download PDFInfo
- Publication number
- CN101739112B CN101739112B CN 200910194277 CN200910194277A CN101739112B CN 101739112 B CN101739112 B CN 101739112B CN 200910194277 CN200910194277 CN 200910194277 CN 200910194277 A CN200910194277 A CN 200910194277A CN 101739112 B CN101739112 B CN 101739112B
- Authority
- CN
- China
- Prior art keywords
- voltage
- capacitor
- input voltage
- transistor mos1
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101150090280 MOS1 gene Proteins 0.000 claims abstract description 57
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 claims abstract description 57
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims description 44
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 239000003985 ceramic capacitor Substances 0.000 claims description 2
- 208000031361 Hiccup Diseases 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种低电压缓启动电路，包括晶体管MOS1和控制回路，所述晶体管MOS1为N-channel MosFET，晶体管MOS1的漏极接主输入电压Vin1，晶体管MOS1的源极接输出电压Vout，晶体管MOS1的栅极接控制回路，控制回路的另一端与辅助输入电压Vin2相连，由于采用了有差值且差值大于晶体管MOS1的阈值电压的两路输入电压Vin1和Vin2，使得晶体管MOS1能够正常导通，又由于控制回路控制晶体管MOS1的导通时间，并使输出电压平滑上升，从而实现低电压缓启动和时序控制的功能，同时也解决了输出电压出现打嗝现象的问题。
Description
技术领域
本发明涉及服务器电源领域，特别涉及一种低电压缓启动电路。
背景技术
在ATX(AT eXternal)电源运用于服务器系统时，多块单板在系统中上电，要求单板多路输出有上电缓启的功能，另还要有时序的先后控制和改善热插拔对电源内部的冲击，提出了缓启动电路的需求。一般缓启动电路多见于通信系统中，输入输出电压多为48V，其多采用控制P-channel MosFET(P沟道场效应管)来实现，当运用在更低电压如3V时，因MosFET(场效应管)的阈值电压多在3V左右，会出现MosFET处于微导通状态，这时MosFET功耗会较大，且易损坏。
发明内容
本发明所解决的问题在于提供一种低电压缓启动电路，解决现有缓启动电路运用于低压时MosFET易损耗、输出电压出现打嗝现象等问题及对时序控制的需求。
为了解决上述问题，本发明提供了一种低电压缓启动电路，包括晶体管MOS1和控制回路，所述晶体管MOS1为N-沟道MosFET，晶体管MOS1的漏极接主输入电压Vin1，晶体管MOS1的源极接输出电压Vout，晶体管MOS1的栅极接控制回路，控制回路的另一端与辅助输入电压Vin2相连，用于控制晶体管MOS1的导通时间，并使输出电压Vout平滑上升，辅助输入电压Vin2高于主输入电压Vin1，且高出的电压值大于晶体管MOS1的阈值电压，所述控制回路包括时序电路和输出控制电路，时序电路和输出控制电路串接于辅助输入电压Vin2和晶体管MOS1的栅极之间，输出控制电路的另一端与辅助输入电压Vin2相连，所述时序电路包括电阻R1、R3和R4，电容C2和比较器U1，电阻R1与R4串接在辅助输入电压Vin2与地线之间，电阻R1与R4的接点与比较器U1的负端相接；电阻R3与电容C2串接在辅助输入电压Vin2与地线之间，电阻R3与电容C2的接点与比较器U1的正端相接，比较器U1的比较输出端接输出控制电路，所述输出控制电路包括电阻R2、R5和R6及电容C3，电阻R2、R5与R6串接在辅助输入电压Vin2与地线之间，电阻R2与R5的接点与时序电路相接，电阻R2起到限制电流的作用，电容C3正极接R5、R6的接点，负极接R6的另一端，电阻R5、R6与电容C3的共接端与晶体管MOS1的栅极相接。
优选地，还包括保险丝F1，保险丝F1串接在主输入电压Vin1和晶体管MOS1的漏极之间。
优选地，还包括电容C1，电容C1串接在晶体管MOS1的漏极和地之间。
优选地，当运用于多路时序控制时，各单路低电压缓启动电路的比较器共接同一负端电压。
优选地，电容C2是电容值在0.01uF～22uF之间的电容和/或陶瓷电容或钽电容和/或R1/R3/R4为10K。
优选地，电容C3是电容值在10uF～47uF之间的电容和/或钽电容。
优选地，所述主输入电压Vin1的电压值在1V～10V之间，所述辅助输入电压Vin2的电压值在4V～12V之间，辅助输入电压Vin2的电压高于主输入电压Vin1，且高出3V以上。
由于该低电压缓启动电路采用了差值大于晶体管阈值电压的两路输入电压，且晶体管为N-channel MosFET，使得晶体管能够正常导通，又由于采用了控制回路，使得晶体管的导通时间和输出电压得到控制，从而解决了现有缓启动电路运用于低压时MOS管易损坏和输出电压出现打嗝现象等问题以及对时序控制的需求。
附图说明
图1是本发明低电压缓启动电路的第一实施例结构示意图；
图2是本发明低电压缓启动电路的第二实施例结构示意图；
图3是本发明低电压缓启动电路的第三实施例结构示意图；
图4是本发明低电压缓启动电路的第四实施例结构示意图；
图5是本发明低电压缓启动电路的第五实施例结构示意图；
图6是本发明低电压缓启动电路的第五实施例缓启动时间示意图；
图7是本发明低电压缓启动电路的第六实施例结构示意图；
具体实施方式
本发明低电压缓启动电路采用分别接于晶体管漏极和栅极的主输入电压Vin1和辅助输入电压Vin2，且辅助输入电压比主输入电压高出的电压值大于晶体管的阈值电压，使得N型晶体管MOS1能够正常导通，又在晶体管漏极和辅助输入电压间串接一控制回路，控制晶体管的导通时间，实现了时序的控制，控制回路同时还能控制晶体管的栅极电压平滑上升，从而使输出电压平滑上升，解决了输出电压出现打嗝现象的问题
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
实施例一：
如图1所示，低电压缓启动电路包括晶体管MOS1和控制回路，所述晶体管MOS1为N-channel MosFET，晶体管MOS1的漏极接主输入电压Vin1，晶体管MOS1的源极接输出电压Vout，晶体管MOS1的栅极接控制回路，控制回路的另一端与辅助输入电压Vin2相连，用于控制晶体管MOS1的导通时间，并使输出电压平滑上升，辅助输入电压Vin2高于主输入电压Vin1，且高出的电压值大于晶体管MOS1的阈值电压。
其工作过程为：当电路上电时，控制回路输出的控制电压无法使晶体管MOS1导通，晶体管MOS1源极无输出，当电路上电完成后，控制回路输出的控制电压可以使晶体管MOS1导通，且晶体管MOS1源极的输出电压Vout平滑上升，输出电压Vout与输入电压有一定的间隔，从而实现低电压缓启动的功能。
实施例二：
本实施例与上述实施例一的不同之处主要在于，本实施例在晶体管MOS1漏极和主输入电压Vin1之间接入保险丝F1，如图2所示，保险丝F1起保护电路的作用。
实施例二中的其它技术特征与实施例一中的相同，在此不予赘述。
实施例三：
本实施例与上述实施例一的不同之处主要在于，本实施例在晶体管MOS1漏极和地之间接入储能电容C1，如图3所示。
实施例三中的其它技术特征与实施例一中的相同，在此不予赘述。
实施例四：
本实施例与上述实施例一、二、三的不同之处主要在于，本实施例中对实施例一中的控制回路进行了进一步限定，将控制回路具体由时序电路和输出控制电路来实现，同时综合实施例二、三的特征，在晶体管漏极接入储能电容和保险丝，如图4所示，低电压缓启动电路包括保险丝F1、电容C1、晶体管MOS1和控制回路，保险丝F1和电容C1串接在主输入电压Vin1和地之间，保险丝F1和电容C1的接点接晶体管MOS1的漏极，控制回路包括时序电路和输出控制电路，时序电路和输出控制电路串接于辅助输入电压Vin2和晶体管MOS1的栅极之间，输出控制电路的另一端与辅助输入电压Vin2相连。
其工作过程为：当辅助输入电压Vin2上电时，时序电路输出一个低电平给输出控制电路，输出控制电路输出一个控制电压给晶体管MOS1，此时晶体管无法导通，输出电压Vout为零；当辅助输入电压Vin2上电完成后，时序电路输出一个高电平给输出控制电路，输出控制电路输出另一个控制电压给晶体管MOS1，当晶体管栅极和漏极之间的电压差大于晶体管的阈值电压，且主输入电压Vin1上电完成时，晶体管源极有输出，输出电压Vout大于零。
实施例四中的其它技术特征与实施例一中的相同，在此不予赘述。
实施例五：
本实施例与上述实施例四的不同之处主要在于，本实施例中对实施例四中的时序电路和输出控制电路进行了进一步限定，将时序电路和输出控制电路由实施例五中具体的元器件来实现，如图5所示为本发明低电压缓启动电路第三实施例的结构示意图，其具体结构为：
时序电路包括电阻R1、R3和R4，电容C2和比较器U1，电阻R1与R4串接在辅助输入电压Vin2与地线之间，电阻R1与R4的接点与比较器U1的负端相接，提供一个固定的电压；电阻R3与电容C2串接在辅助输入电压Vin2与地线之间，电阻R3与电容C2的接点与比较器U1的正端相接，比较器U1的比较输出端接输出控制电路，通过调节C2来控制比较器U1翻转的时间；
输出控制电路包括电阻R2、R5和R6及电容C3，电阻R2、R5与R6串接在辅助输入电压Vin2与地线之间，电阻R2与R5的接点与比较器U1的比较输出端相接，电阻R2起到限制电流的作用，电容C3并联于电阻R6上，电阻R5、R6与电容C3的共接端与晶体管MOS1的栅极相接，RC3(R指电阻R2、R5串联再与电阻R6并联的等效电阻)充电控制MOS1的导通。
图5所示电路的具体工作过程为：当辅助输入电压Vin2上电时，电压通过R1与R4进行分压，比较器U1的负端电压高于正端电压，比较器U1的比较输出端输出Low(低电平)，此时晶体管MOS1栅极和漏极间的压差未达到晶体管的导通阈值，则晶体管MOS1源极无输出；当辅助输入电压Vin2上电后，电容C2通过R3充电，当正端充电的电压高于负端电压时，比较器U1的比较输出端会翻转，由Low变High(高电平)，此时辅助输入电压Vin2经由R2、R5与R6给C3充电，使得C3的电压平滑上升，当晶体管MOS1栅极和漏极之间的电压差高于晶体管MOS1的阈值电压，且主输入电压Vin1已上电完成时，电压输出端Vout会有输出。因电容C3使得晶体管MOS1的栅极平滑上升，那么晶体管源极也是平滑上升。整体过程为缓启动的过程。
缓启动时间由两部分组成，如图6所示，一部分是比较器的延时翻转时间t1，另一部分为电容C3充电到晶体管导通阈值的时间t2，如图6中表示。其中，
t1＝R3*C2*ln[R1/(R1+R4)]
ln表示以常数e为底的对数函数。
通过调节R3/C2/R1/R4的大小来控制t1的值，在使用时先设定R1/R4为固定值，根据上述等式，调节R3或C2，来改变t1的值。一般可固定R1/R3/R4为10K，调节C2电容值的大小来控制比较器延时翻转时间t1。通过调节C3电容值的大小来调节输出电压Vout的爬升时间t2，在时序控制中t2很短，忽略。由此，通过调节C2电容值的大小来实现输出电压Vout的时序控制。
实施例五中的其它技术特征与实施例四中的相同，在此不予赘述。
实施例六：
当该低电压缓启动电路运用于单路时序控制时，按照实施例五连接即可，实施例六为该低电压缓启动电路运用于两路时序控制时的电路图，其连接方式如图7所示，即两个实施例五所示电路的组合，第二个单路低电压缓启动电路的主输入电压为Vin3，辅助输入电压接第一个单路低电压缓启动电路的辅助输入电压Vin2，比较器U2的负端接于比较器U1的负端，电容C2与C4取不同的值，即可完成输出电压Vout1与Vout2的上电时序排序，其它技术特征与实施例五中的相同。
以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。
Claims (7)
1.一种低电压缓启动电路，其特征在于，包括晶体管MOS1和控制回路，所述晶体管MOS1为N-沟道MosFET，晶体管MOS1的漏极接主输入电压Vin1，晶体管MOS1的源极接输出电压Vout，晶体管MOS1的栅极接控制回路，控制回路的另一端与辅助输入电压Vin2相连，用于控制晶体管MOS1的导通时间，并使输出电压Vout平滑上升，辅助输入电压Vin2高于主输入电压Vin1，且高出的电压值大于晶体管MOS1的阈值电压，所述控制回路包括时序电路和输出控制电路，时序电路和输出控制电路串接于辅助输入电压Vin2和晶体管MOS1的栅极之间，输出控制电路的另一端与辅助输入电压Vin2相连，所述时序电路包括电阻R1、R3和R4，电容C2和比较器U1，电阻R1与R4串接在辅助输入电压Vin2与地线之间，电阻R1与R4的接点与比较器U1的负端相接；电阻R3与电容C2串接在辅助输入电压Vin2与地线之间，电阻R3与电容C2的接点与比较器U1的正端相接，比较器U1的比较输出端接输出控制电路，所述输出控制电路包括电阻R2、R5和R6及电容C3，电阻R2、R5与R6串接在辅助输入电压Vin2与地线之间，电阻R2与R5的接点与时序电路相接，电阻R2起到限制电流的作用，电容C3正极接R5、R6的接点，负极接R6的另一端，电阻R5、R6与电容C3的共接端与晶体管MOS1的栅极相接。
2.根据权利要求1所述的低电压缓启动电路，其特征在于，还包括保险丝F1，保险丝F1串接在主输入电压Vin1和晶体管MOS1的漏极之间。
3.根据权利要求1或2所述的低电压缓启动电路，其特征在于，还包括电容C1，电容C1串接在晶体管MOS1的漏极和地之间。
4.根据权利要求1所述的低电压缓启动电路，其特征在于，当运用于多路时序控制时，各单路低电压缓启动电路的比较器共接同一负端电压。
5.根据权利要求1所述的低电压缓启动电路，其特征在于，电容C2是电容值在0.01uF～22uF之间的电容；
和/或
电容C2是陶瓷电容或钽电容；
和/或
R1/R3/R4为10K。
6.根据权利要求1所述的低电压缓启动电路，其特征在于，电容C3是电容值在10uF～47uF之间的电容；
和/或
电容C3是钽电容。
7.根据权利要求1或2所述的低电压缓启动电路，其特征在于，所述主输入电压Vin1的电压值在1V～10V之间，所述辅助输入电压Vin2的电压值在4V～12V之间，辅助输入电压Vin2的电压高于主输入电压Vin1，且高出3V以上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910194277 CN101739112B (zh) | 2009-12-01 | 2009-12-01 | 一种低电压缓启动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910194277 CN101739112B (zh) | 2009-12-01 | 2009-12-01 | 一种低电压缓启动电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101739112A CN101739112A (zh) | 2010-06-16 |
| CN101739112B true CN101739112B (zh) | 2013-08-21 |
Family
ID=42462670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910194277 Expired - Fee Related CN101739112B (zh) | 2009-12-01 | 2009-12-01 | 一种低电压缓启动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101739112B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103036196B (zh) | 2012-12-03 | 2015-11-25 | 华为技术有限公司 | 过压保护装置及方法 |
| CN103064376B (zh) * | 2012-12-19 | 2015-09-30 | 迈普通信技术股份有限公司 | 集中供电机架式设备功能模块热插拔控制系统 |
| CN104035538B (zh) * | 2013-03-05 | 2016-12-28 | 深圳市祈飞科技有限公司 | 主板保护电路 |
| CN107272797B (zh) * | 2016-04-07 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | Ldo上下电次序控制电路及供电装置 |
| CN108494236B (zh) * | 2018-04-13 | 2024-02-13 | 广州金升阳科技有限公司 | 一种多路输出时序启动电路 |
| CN109586559B (zh) * | 2019-01-09 | 2023-10-20 | 深圳市爱宝莱照明技术有限公司 | 一种离线开关电源的启动电路及开关电源 |
-
2009
- 2009-12-01 CN CN 200910194277 patent/CN101739112B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101739112A (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101739112B (zh) | 一种低电压缓启动电路 | |
| CN109039059B (zh) | 一种高效的多模式电荷泵 | |
| CN205248774U (zh) | 一种输入防反接保护电路 | |
| CN203522681U (zh) | 一种双延时上电时序控制电路 | |
| CN103604974B (zh) | 电流模式dc/dc转换器用低功耗电流检测电路 | |
| CN109617544B (zh) | 一种上电时序控制设备、系统及方法 | |
| CN108415502A (zh) | 一种无有限周期震荡的数字线性稳压电源及稳压方法 | |
| CN107947539B (zh) | 开关电源驱动供电电路及开关电源 | |
| CN101741242A (zh) | 电荷泵及其工作方法 | |
| CN105811761B (zh) | 一种电流采样电路及集成电流采样电路的boost电路 | |
| CN201569970U (zh) | 一种适用于usb接口设备的电源缓启动装置 | |
| CN104143818A (zh) | 防止限流电路过度调整的装置 | |
| US20140354258A1 (en) | Supply voltage circuit | |
| CN105515352A (zh) | 一种用于mtca机框的双输入电源系统 | |
| CN103458547A (zh) | 电源极性转换电路及灯具 | |
| CN109194126B (zh) | 一种电源切换电路 | |
| CN204539105U (zh) | 上电和断电时序控制电路 | |
| CN105610425B (zh) | 上电保护电路 | |
| CN105141303B (zh) | 斜率控制电路 | |
| CN105811756A (zh) | 一种混合控制的buck型电源转换器 | |
| CN201263158Y (zh) | 一种多槽位系统中的单板上电控制装置 | |
| CN211606181U (zh) | 电源切换电路和电子设备 | |
| CN107040250A (zh) | 一种电压模式驱动电路 | |
| US9503071B2 (en) | Circuit for providing dummy load | |
| CN205265528U (zh) | Rcd吸收共用的反激电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Kezhu road high tech Industrial Development Zone, Guangzhou city of Guangdong Province, No. 233 510670 Patentee after: VTRON GROUP Co.,Ltd. Address before: 510663 Guangzhou province high tech Industrial Development Zone, Guangdong, Cai road, No. 6, No. Patentee before: VTRON TECHNOLOGIES Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130821 |