CN102403226A - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN102403226A
CN102403226A CN2010102847921A CN201010284792A CN102403226A CN 102403226 A CN102403226 A CN 102403226A CN 2010102847921 A CN2010102847921 A CN 2010102847921A CN 201010284792 A CN201010284792 A CN 201010284792A CN 102403226 A CN102403226 A CN 102403226A
Authority
CN
China
Prior art keywords
source
region
dislocations
transistor
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102847921A
Other languages
English (en)
Other versions
CN102403226B (zh
Inventor
尹海洲
骆志炯
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of the Chinese Academy of Sciences
Original Assignee
Institute of Microelectronics of the Chinese Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of the Chinese Academy of Sciences filed Critical Institute of Microelectronics of the Chinese Academy of Sciences
Priority to CN201010284792.1A priority Critical patent/CN102403226B/zh
Priority to PCT/CN2011/000292 priority patent/WO2012034346A1/zh
Priority to CN201190000076.4U priority patent/CN202633240U/zh
Priority to US13/107,860 priority patent/US8952429B2/en
Publication of CN102403226A publication Critical patent/CN102403226A/zh
Application granted granted Critical
Publication of CN102403226B publication Critical patent/CN102403226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及应力增强型晶体管及其制造方法。根据本发明的晶体管制造方法包括如下步骤：在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；图形化该掩膜层，使得源区和漏区中每一个的至少一部分暴露；非晶化所述源区和漏区的暴露部分；除去所述掩膜层；以及对所述半导体衬底进行退火以在源区和漏区中的每一个的暴露部分形成位错。

Description

晶体管及其制造方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及晶体管及其制造方法。
背景技术
通常，集成电路包含形成在衬底上的NMOS(n型金属-氧化物-半导体)晶体管和PMOS(p型金属-氧化物-半导体)晶体管的组合。集成电路的性能与其所包含的晶体管的性能有直接关系。因此，希望提高晶体管的驱动电流以增强其性能。
美国专利申请No.2010010381068105A公开了一种晶体管，在该晶体管的沟道区与源/漏区之间形成位错，这种位错产生拉应力，该拉应力提高了沟道中的电子迁移率，由此晶体管的驱动电流得以增加。图9a-c示出了这种位错的形成。在图9a中，对已经形成了栅极电介质2和栅极3的半导体衬底1进行硅注入，从而形成非晶区域，如图中阴影部分所示。在图9b中，对该半导体衬底1进行退火，使得非晶区域再结晶，在再结晶过程中，水平方向和竖直方向上的两个不同的晶体生长前端相遇，如图中箭头所示，从而形成了图9c所示的位错。
发明内容
本发明的目的是提供一种晶体管以及一种晶体管的制造方法。
本发明的制造晶体管的方法包括如下步骤：
在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；
图形化该掩膜层，使得源区和漏区中每一个的至少一部分暴露；
非晶化所述源区和漏区的暴露部分；
除去所述掩膜层；以及
对所述半导体衬底进行退火以在源区和漏区中的每一个的暴露部分形成位错。
根据本发明的晶体管制造方法，通过在源区和漏区上方选择性地形成掩膜层，可以容易地控制位错形成的位置及数量。
本发明的应力增强型晶体管包括：
半导体衬底；
形成在所述半导体衬底上的栅极电介质；
形成在所述栅极电介质上的栅极；
位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，
其中至少所述源区和漏区之一包含至少两个位错。
根据本发明的晶体管由于在源/漏区具有更多的位错，因此作用在沟道区的拉应力得到增强，沟道区的电子迁移率也得以进一步增加。
附图说明
图1示出根据本发明的一个实施例的晶体管的横截面示意图。
图2示出了根据本发明示例性实施例制造晶体管的方法的第一步骤，其中在形成了栅极的半导体衬底上形成掩膜层。
图3示出了根据该示例性实施例的制造晶体管的方法的第二步骤，在该步骤中，图形化所形成的掩膜层。
图4a、4b及4c示出了图3所示的第二步骤的三种变型。
图5示出了根据该示例性实施例的制造晶体管的方法的第三步骤，在该步骤中，非晶化源区和漏区的暴露部分。
图6示出了根据该示例性实施例的制造晶体管的方法的第四步骤，在该步骤中，除去掩膜层。
图7示出了根据该示例性实施例的制造晶体管的方法的第五步骤，在该步骤中进行退火从而在源区和漏区中形成位错。
图8a、图8b及图8c分别示出了当采用图4a、4b及4c的步骤时在源区和漏区中所形成的位错。
图9a-c示出了现有技术中位错的形成。
具体实施方式
以下结合附图描述本发明的优选实施例。附图是示意性的并未按比例绘制，且只是为了说明本发明的实施例而并不意图限制本发明的保护范围。贯穿附图相同的附图标记表示相同或相似的部件。为了使本发明的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。
图1示出了根据本发明一个实施例的晶体管的横截面图。该晶体管包括：形成在半导体衬底100上的栅极电介质层102，形成在该栅极电介质102上的栅极103，分别位于栅极103两侧的源区105和漏区106，以及沟道区107，该沟道区107位于源区105和漏区106之间且在栅极电介质102下方。在图1所示的实施例中，在所述源区105和漏区106中分别具有两个位错。尽管图1中示出了两个位错不相交，但是本发明不限于此，在另一个实施例中，源区105和漏区106中的两个位错可以是相交的。所述位错对所述沟道区107施加拉应力(如图中箭头所示)，使得所述沟道区107的电子迁移率增加。在一个优选实施例中，该晶体管还包括位于所述源区105和漏区106上方的半导体层(未示出)，该半导体层例如是Si、碳化硅、硅锗或者锗层，该半导体层使得所述位错不暴露于自由表面。在另一优选实施例中，源区105和漏区106可以分别具有至少两组位错，且其中每组包含两个位错，使进一步增强所产生的拉应力，从而增强沟道区的电子迁移率成为可能。此外，源区和漏区中位错的位置和数量并不需要是对称的，例如，源区105和漏区106中的一个可以包含两个位错，而另一个可以仅包含一个位错。还优选将位错形成得尽可能靠近沟道区107，以便作用于沟道区的拉应力更强。
在一个优选实施例中，所述晶体管是NMOS晶体管。
接下来，参照附图描述根据本发明的制造晶体管的方法。
图2示出了根据本发明的示例性实施例的制造晶体管的方法的第一步骤。如图2所示，在已经形成了栅极电介质102和栅极103的半导体衬底100上形成掩膜层104，使得掩膜层104覆盖所述栅极103以及半导体衬底100。该掩膜层104可以由光刻胶形成，或者是由诸如氧化硅和/或氮化硅的电介质材料形成的硬掩膜层。尽管在图1中示出所述掩膜层104形成为覆盖栅极103，但是本发明不限于此，掩膜层104也可以形成为与栅极103齐平或者低于栅极103。
图3示出了在图2所示的第一步骤之后的制造晶体管的第二步骤，在该步骤中，可以利用诸如光刻的技术手段图形化所形成的掩膜层104，以使得源区105和漏区106中的每一个的至少一部分暴露。注意，此处的术语“源区”和“漏区”旨在包括要形成晶体管的源和漏的区域，以及已经通过执行离子注入形成了晶体管的源和漏的区域。在图3中示出了靠近栅极的源区105和漏区106的部分被暴露。在一个优选实施例中，图形化掩膜层104，使得至少靠近所述栅极的所述源区和漏区的部分暴露，这样，在后续步骤中将形成的错位更靠近沟道区，利于使由位错引入的应力充分作用于沟道区。图4a示出了该第二步骤的一个变型，如图4a所示，掩膜层104被图形化为仅保留于源区105和漏区106的中部。图4b示出了该第二步骤的又一个变型。尽管图4a和图4b示出了源区105和漏区106中的每一个具有两个暴露部分，相邻的暴露部分之间有掩膜层，但是本发明不限于此，源区和漏区中的每一个可以具有不止两个相邻的暴露部分。在图3、图4a及4b中所示的方案中，源区和漏区中暴露部分的形成位置及数量是对称的。然而，不发明不限于此，源区和漏区中的暴露部分的形成位置和数量可以是不对称的。分别选择源区和漏区中暴露部分的形成位置和数量，利于根据产品需要灵活进行工艺设计。图4c示出了源区和漏区中的暴露部分的位置和数量不对称的一个例子。
图5示出了根据该示例性实施例的制造晶体管的第三步骤，在该步骤中，将源区105和漏区106的暴露部分非晶化。在一个实施例中，该非晶化可通过执行离子注入来实现，注入的离子例如可以是硅、锗、磷、硼或砷中的一种或其组合。离子注入的剂量可以是＞5×1014cm-2。
图6示出了根据该示例性实施例的制造晶体管的方法的第四步骤，在该步骤中，除去掩膜层。图7示出了根据该示例性实施例的制造晶体管的方法的第五步骤，在该步骤中进行退火使得被非晶化的源区和漏区的部分再结晶。退火温度可以大于400℃，优选为500-900℃，退火时间可以为数秒至数分钟。在再结晶过程中，不同的晶体生长前端相遇，从而在源区105和漏区106中分别形成两条位错，这种位错对源区和漏区之间的沟道区施加拉应力(如图7中的箭头所示)，从而提高了沟道区的电子迁移率。应当注意，第四步骤并不一定要在第五步骤之前执行，例如，在掩膜层104是硬掩膜层的情况下，图5所示的第四步骤可以在图6所示的第五步骤之后执行。
图8a、图8b、图8c分别示出了当采用图4a、4b及图4c的步骤时在源区105和漏区106中所形成的位错。为了说明的目的，图8a、8b及图8c中还示出了掩膜层104，尽管实际上在形成了位错之后，掩膜层104可能已经被除去。
之后，可以执行本领域熟知的源区和漏区的掺杂及源极/漏极接触的形成等步骤，以形成完整的器件。
尽管在上面的描述中，在形成位错之后再进行形成源和漏的掺杂工艺，然而，本发明不限于此，可以在任何适当的阶段形成所述位错，例如，可以在进行源和漏的掺杂之后形成所述位错。
此外，在一个优选实施例中，可以进一步在源区和漏区中形成位错的部分上方形成半导体层，使得位错不暴露于自由表面，以防止由于错位暴露于自由表面而可能导致的拉应力减小。
上文所描述的半导体衬底可以是Si衬底、SiGe衬底、SiC衬底、或III-V半导体衬底(例如，GaAs、GaN等等)。栅极电介质可以使用SiO2、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO中的一种或其组合，栅极的材料可以选自Poly-Si、Ti、Co、Ni、Al、W，上述金属的合金或者金属硅化物。
以上通过示例性实施例描述了本发明的晶体管及制造晶体管的方法，然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。

Claims (18)

1.一种晶体管的制造方法，该方法包括如下步骤：
在形成了栅极的半导体衬底上形成掩膜层，所述掩膜层覆盖所述栅极以及所述半导体衬底；
图形化该掩膜层，使得源区和漏区中每一个的至少一部分暴露；非晶化所述源区和漏区的暴露部分；
除去所述掩膜层；以及
对所述半导体衬底进行退火以在源区和漏区中的每一个的暴露部分形成位错。
2.根据权利要求1所述的方法，其中所述半导体衬底包括NMOS器件区和PMOS器件区，所述暴露部分仅位于NMOS器件区内。
3.根据权利要求1所述的方法，其中图形化所述掩膜层使得至少靠近所述栅极的所述源区和漏区的部分暴露。
4.根据权利要求1-3之一所述的方法，其中至少源区和漏区之一具有至少两个所述暴露部分，相邻的所述暴露部分之间形成有所述掩膜层。
5.根据权利要求4所述的方法，其中所述源区包含第一数量的暴露部分，所述漏区包含第二数量的暴露部分，所述第一数量不同于第二数量。
6.根据权利要求1-3之一所述的方法，其中所述掩膜层是光刻胶层或硬掩膜层。
7.根据权利要求1-3之一所述的方法，其中在对所述衬底进行退火之前除去所述掩膜层。
8.根据权利要求1-3之一所述的方法，其中所述位错对位于源区和漏区之间的沟道区施加拉应力，使得沟道区的电子迁移率增加。
9.根据权利要求1-3之一所述的方法，进一步包括在所述源区和漏区上方形成半导体层，以使得所述位错不暴露于自由表面。
10.根据权利要求1-3之一所述的方法，其中所述衬底是Si衬底、SiGe衬底、SiC衬底、GaAs衬底或GaN衬底。
11.根据权利要求1-3之一所述的方法，其中采用离子注入工艺执行所述非晶化，注入剂量为＞5×1014cm-2。
12.根据权利要求11所述的方法，其中注入的离子为硅、锗、磷、硼或砷中的一种或其组合。
13.一种晶体管，包括：
半导体衬底；
形成在所述半导体衬底上的栅极电介质；
形成在所述栅极电介质上的栅极；
位于所述半导体衬底中、且分别在所述栅极两侧的源区和漏区，
其中至少所述源区和漏区之一包含至少两个位错。
14.根据权利要求13所述的晶体管，进一步包括位于所述源区和漏区上方的半导体层，该半导体层使得所述位错不暴露于自由表面。
15.根据权利要求13所述的晶体管，其中源区和漏区中每一个具有至少两组位错，且其中每组包含两个位错。
16.根据权利要求13所述的晶体管，其中源区包含第一数量的位错，漏区包含第二数量的位错，所述第一数量不同于第二数量。
17.根据权利要求13-15之一所述的晶体管，所述晶体管为NMOS晶体管。
18.根据权利要求16所述的晶体管，其中所述位错对所述沟道区施加拉应力，使得所述沟道区的电子迁移率增加。
CN201010284792.1A 2010-09-15 2010-09-15 晶体管及其制造方法 Active CN102403226B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010284792.1A CN102403226B (zh) 2010-09-15 2010-09-15 晶体管及其制造方法
PCT/CN2011/000292 WO2012034346A1 (zh) 2010-09-15 2011-02-24 晶体管及其制造方法
CN201190000076.4U CN202633240U (zh) 2010-09-15 2011-02-24 晶体管
US13/107,860 US8952429B2 (en) 2010-09-15 2011-05-13 Transistor and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010284792.1A CN102403226B (zh) 2010-09-15 2010-09-15 晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102403226A true CN102403226A (zh) 2012-04-04
CN102403226B CN102403226B (zh) 2014-06-04

Family

ID=45830951

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010284792.1A Active CN102403226B (zh) 2010-09-15 2010-09-15 晶体管及其制造方法
CN201190000076.4U Expired - Fee Related CN202633240U (zh) 2010-09-15 2011-02-24 晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201190000076.4U Expired - Fee Related CN202633240U (zh) 2010-09-15 2011-02-24 晶体管

Country Status (3)

Country Link
US (1) US8952429B2 (zh)
CN (2) CN102403226B (zh)
WO (1) WO2012034346A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681248A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104517846A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299838B2 (en) * 2011-10-24 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFETs with multiple dislocation planes
KR20140039544A (ko) 2012-09-24 2014-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8890258B2 (en) 2012-12-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
TWI636574B (zh) * 2014-12-03 2018-09-21 聯華電子股份有限公司 半導體結構
CN106711214B (zh) * 2015-11-12 2023-08-22 蓝枪半导体有限责任公司 栅极全包覆式纳米线场效晶体管装置
CN111435679B (zh) 2019-01-14 2023-06-13 联华电子股份有限公司 具有非对称应变源极/漏极结构的半导体元件其制作方法
CN115732541A (zh) * 2022-11-25 2023-03-03 中国科学院微电子研究所 Mos器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410876B1 (en) * 2007-04-05 2008-08-12 Freescale Semiconductor, Inc. Methodology to reduce SOI floating-body effect
US20090212368A1 (en) * 2008-02-21 2009-08-27 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US20100038685A1 (en) * 2008-08-14 2010-02-18 Cory Weber Enhanced dislocation stress transistor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9606083D0 (en) * 1996-03-22 1996-05-22 Philips Electronics Nv Electronic device manufacture
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6936505B2 (en) * 2003-05-20 2005-08-30 Intel Corporation Method of forming a shallow junction
US20060099765A1 (en) * 2004-11-11 2006-05-11 International Business Machines Corporation Method to enhance cmos transistor performance by inducing strain in the gate and channel
US7247547B2 (en) * 2005-01-05 2007-07-24 International Business Machines Corporation Method of fabricating a field effect transistor having improved junctions
US7465976B2 (en) * 2005-05-13 2008-12-16 Intel Corporation Tunneling field effect transistor using angled implants for forming asymmetric source/drain regions
US7470943B2 (en) * 2005-08-22 2008-12-30 International Business Machines Corporation High performance MOSFET comprising a stressed gate metal silicide layer and method of fabricating the same
US7659178B2 (en) * 2006-04-21 2010-02-09 International Business Machines Corporation Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate
US7897493B2 (en) * 2006-12-08 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inducement of strain in a semiconductor layer
US8299455B2 (en) * 2007-10-15 2012-10-30 International Business Machines Corporation Semiconductor structures having improved contact resistance
US7902032B2 (en) * 2008-01-21 2011-03-08 Texas Instruments Incorporated Method for forming strained channel PMOS devices and integrated circuits therefrom
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
US8193049B2 (en) * 2008-12-17 2012-06-05 Intel Corporation Methods of channel stress engineering and structures formed thereby
US8039349B2 (en) * 2009-07-30 2011-10-18 Globalfoundries Inc. Methods for fabricating non-planar semiconductor devices having stress memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410876B1 (en) * 2007-04-05 2008-08-12 Freescale Semiconductor, Inc. Methodology to reduce SOI floating-body effect
US20090212368A1 (en) * 2008-02-21 2009-08-27 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US20100038685A1 (en) * 2008-08-14 2010-02-18 Cory Weber Enhanced dislocation stress transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681248A (zh) * 2012-09-04 2014-03-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103681248B (zh) * 2012-09-04 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104517846A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104517846B (zh) * 2013-09-27 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN202633240U (zh) 2012-12-26
CN102403226B (zh) 2014-06-04
US8952429B2 (en) 2015-02-10
WO2012034346A1 (zh) 2012-03-22
US20120061736A1 (en) 2012-03-15

Similar Documents

Publication Publication Date Title
CN203573956U (zh) 晶体管
CN102403226B (zh) 晶体管及其制造方法
CN100444336C (zh) 一种p型mosfet的结构及其制作方法
CN103545213B (zh) 半导体器件及其制造方法
CN103426769B (zh) 半导体器件制造方法
CN202633241U (zh) 晶体管
TW201537745A (zh) 半導體裝置以及形成鰭式場效電晶體裝置的方法
CN102165571A (zh) 具有高应力沟道的mos器件的制造方法
CN103985636A (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
US7164163B2 (en) Strained transistor with hybrid-strain inducing layer
KR20130049540A (ko) 스트레스 기억 기술(ｓｍｔ)을 이용한 반도체 장치의 제조 방법
CN202948903U (zh) 晶体管
US8999799B2 (en) Maskless dual silicide contact formation
CN101147252A (zh) 具有位于由源极/漏极区域产生的边界内的位错环的半导体装置和制造方法
CN104392960A (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
WO2008116035A1 (en) Method of forming a recess in a semiconductor structure
CN109427887A (zh) 一种半导体器件的制造方法及半导体器件
CN112309866A (zh) 一种半导体器件及其制备方法
KR20070003254A (ko) 인장 실리콘 기술을 이용한 쇼트키―장벽 트랜지스터 제작방법.
JP2005311184A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120404

Contract record no.: X2026990000024

Denomination of invention: Transistor and its manufacturing method

Granted publication date: 20140604

License type: Common License

Record date: 20260203

EE01 Entry into force of recordation of patent licensing contract