CN102403272A

CN102403272A - 高压互补金属氧化物半导体的制备方法

Info

Publication number: CN102403272A
Application number: CN2010102776451A
Authority: CN
Inventors: 李如东
Original assignee: Peking University Founder Group Co Ltd; Shenzhen Founder Microelectronics Co Ltd
Current assignee: Shenzhen Founder Microelectronics Co Ltd
Priority date: 2010-09-08
Filing date: 2010-09-08
Publication date: 2012-04-04
Anticipated expiration: 2030-09-08
Also published as: CN102403272B

Abstract

本发明涉及高压互补金属氧化物半导体的制备方法，尤其涉及高压互补金属氧化物半导体P型阱及P型阱电阻的制备方法。本发明提供一种高压互补金属氧化物半导体的制备方法，其中，P型阱和P型阱电阻分别形成。根据该技术方案，P型阱电阻使用单独的掩模版，能够准确地调节P型阱电阻，并且与传统工艺相比，P型阱不用考虑P型阱电阻的要求，可以使用较小的浓度，以得到浓度均匀分布的阱，使产品性能得到提高。

Description

高压互补金属氧化物半导体的制备方法

技术领域

本发明涉及高压互补金属氧化物半导体的制备方法，尤其涉及高压互补金属氧化物半导体P型阱及P型阱电阻的制备方法。

背景技术

目前广泛使用的高压Metal Gate CMOS(金属栅CMOS)，均使用N型衬底，P型单阱工艺。

在传统的半导体芯片制造工艺中，P型阱及P型阱电阻是通过一次阱注入同时形成，为达到P型阱电阻的阻值要求，就同时会影响P型阱的浓度，因P型阱的浓度会影响N型金属氧化物半导体(NMOS)的参数，及N型耗尽管的参数，尤其当P型阱浓度过大时，P型阱浓度分布不均匀易导致N型耗尽管的参数不稳，使整个电路的输出电压不稳。

发明内容

为了解决现有高压互补金属氧化物半导体的制备方法中，P型阱及P型阱电阻是通过一次阱注入同时形成所存在的弊端，本发明提供一种高压互补金属氧化物半导体的制备方法。

本发明的技术方案包括：

本发明提供一种高压互补金属氧化物半导体的制备方法，其中，P型阱和P型阱电阻分别形成。

具体来讲，本发明提供的高压互补金属氧化物半导体的制备方法，通过使用P型阱电阻掩模版，对P型阱电阻单独调整。

更具体地讲，本发明提供的高压互补金属氧化物半导体的制备方法包括如下步骤：

根据N型金属氧化物半导体及N型耗尽管的需要，确定P型阱离子的注入剂量以及能量，并根据确定结果在通过P型阱光刻确定的P型阱区域进行P型离子注入，然后进行1180℃高温推进，达到均匀的阱浓度分布；

根据P型阱电阻的阻值要求，确定P型电阻的注入剂量以及能量，并根据确定结果在通过单独的P型阱电阻光刻确定的P型阱电阻区域进行P型离子注入，在后续热过程中激活。

作为优化，通过P型阱掩模板对N型硅衬底进行P型阱光刻，做出P型阱注入区，完成阱区注入，注入剂量及能量为B，100Kev，6.0E12ion/cm²。

具体来讲，上述高压互补金属氧化物半导体的制备方法包括如下步骤：

步骤1：在N型硅衬底硅片表面生成氧化层；

步骤2：形成P型阱区；

步骤3：生成PMOS源区和漏区；

步骤4：NMOS源、漏区的高温推进激活；

步骤5：去除氧化层；

步骤6：硅片(图2所示)表面生成垫层氧化层；

步骤7：生成P型阱电阻；

步骤8：制作N型耗尽管。

作为优化，进一步包括如下步骤：

步骤9：介质层生长工艺；

步骤10：蚀刻栅孔；

步骤11：栅氧化及阈值调整；

步骤12：生成接触孔；

步骤13：进行铝布线；

步骤14：生成保护层。

其中，

步骤1所述的在N型硅衬底硅片表面生成氧化层是指，将硅片置于1000℃的卧式炉管里，通入氧气，氢气和二氯乙烯，在硅片上生长1500埃氧化层；

步骤2所述的形成P型阱区包括如下步骤：

第一步，对P型阱进行光刻，

第二步，对P型阱进行湿法蚀刻，

第三步，对P型阱注入硼离子，

第四步，湿法去胶，

第五步，高温推进，形成P型阱区；

步骤3所述的生成PMOS源区和漏区包括如下步骤：

第一步，对PMOS进行光刻，

第二步，对PMOS进行湿法蚀刻，

第三步，PMOS注入硼离子，

第四步，干法加湿法去胶，

第五步，PMOS源、漏区高温推进激活；

步骤4所述的NMOS源、漏区的高温推进激活，包括如下步骤：

对NMOS进行光刻，

对NMOS进行湿法蚀刻，

NMOS注入磷离子，

干法加湿法去胶，

第五步，NMOS源、漏区高温推进激活；

步骤7所述生成P型阱电阻包括如下步骤：

第一步，按照P型阱电阻图形的数据制作P型阱电阻掩模版，

第二步，进行P型阱电阻光刻，

第三步，P型阱电阻注入硼离子，

第四步，湿法去胶；

步骤8所述制作N型耗尽管包括如下步骤：

第一步，对N型耗尽管进行光刻，

第二步，N型耗尽管注入磷离子，

第三步，湿法去胶。

本发明所实现的技术效果如下：

本发明实施例中，首先通过P型阱光刻确定的P型阱区域进行P型离子注入及高温激活推进，达到P型阱浓度及浓度分布的要求；然后使用P型阱电阻掩模版进行光刻以及P型离子注入，调节P型阱电阻达到产品设计的要求。根据该技术方案P型阱电阻使用单独的掩模版，能够准确地调节P型阱电阻，并且与传统工艺相比，P型阱不用考虑P型阱电阻的要求，可以使用较小的浓度，以得到浓度均匀分布的阱，使产品性能得到提高。

在能够满足P型井浓度及均匀分布要求的同时，又能准确的调节P型井电阻阻值。

本发明方法在高压Metal Gate CMOS制作过程中，在准确调整P型井电阻的同时，保证P型井在较低浓度下得到均匀的分布，使NMOS及N型耗尽管参数稳定，从而提高了整个电路的输出电压的稳定性。

附图说明

图1为本发明实施例中定义了P型阱，P型阱电阻，NMOS和N型耗尽管(N Depletion)区域的硅片示意图；

图2为本发明实施例中在图1基础上定义了NMOS，PMOS后的硅片示意图；

图3为本发明实施例中调节P型阱电阻的方法流程图；

图4为本发明实施例中光刻工艺步骤流程图；

图5为P型阱浓度(9.5E12)较大时耗尽管I-V曲线；

图6为P型阱浓度(6.0E12)较小时耗尽管I-V曲线。

具体实施方式

为了能够准确调节P型阱电阻，以及得到浓度分布均匀的P型阱，本发明优选实施例提出了一种P型阱及P型阱电阻的制作方法，下面结合说明书附图对本发明优选实施例的主要实现原理、具体实施过程及其对应能够达到的有益效果进行详细的阐述。

在此引入《半导体器件物理与工艺》(施敏著)和《The Science andEngineering of Microelectronic Fabrication》(Stephen A.Campbell著)的相关内容，以助于本领域技术人员更好的理解本发明中，P型阱及P型阱电阻的制作方法的部分实现过程。

本发明优选实施例中，采用的硅片(初始材料片)为掺杂磷的N型硅衬底片，由硅片供应商按电阻率分为2.0-2.7ohm.cm，2.7-4ohm.cm不同档，使用不同档的晶片，需要对P型阱，耗尽管阈值，PMOS管阈值等注入参数进行微调，本实施例选择2.0-2.7ohm.cm档位的晶片。

本发明优选实施例的步骤如下：

步骤1：在N型硅衬底硅片表面生成氧化层。

具体做法为：将硅片置于氮气氛围的卧式石英炉管里，炉管使用Thermalco公司炉管，炉管长95英寸，直径8英寸，通过三端加热保证管内恒温，温度升至1000度，作业时从炉尾通入反应气体，从炉口排气管排出反应后气体。首先通入5分钟氧气(O₂)，确保炉管内为氧气氛围，然后通入氢气和二氯乙烯(H₂+DCE)。氧气和氢气比例按2∶3比例通入，实际反应氢气需要是氧气的2倍，但为保证安全，要确保氧气过量，二氯乙烯只需要氧气的2％到4％。二氯乙烯提供氯离子，通过氯离子和硅表面碱性金属离子结合、挥发，起到带走硅表面碱性金属离子的作用，可以改善硅片的界面态，反应气体在炉管内及硅片表面发生以下反应：

2H₂(g)+O₂(g)→2H₂O(g)；

Si(s)+O₂(g)→SiO₂(s)(俗称干氧)；

Si(s)+2H₂O(g)→SiO₂(s)+2H₂(g)(俗称湿氧)

在1000摄氏度下，通入以上气体15分钟后，硅片表面反应生长1500埃氧化层。硅片在降温出炉后，用Nanospec光学测厚仪检测氧化层厚度。

步骤2：形成P型阱区。

具体做法为：

第一步，按图4所示流程对P型阱进行光刻。其中曝光步骤使用P型阱掩模板。

第二步，对P型阱进行湿法蚀刻。

将光刻后的硅片放入缓冲氧化硅蚀刻液(BOE：Buffer Oxide Etcher)中130秒左右，P型阱区域的氧化层被蚀刻干净。

其中，BOE是NH4F∶HF＝7∶1(体积比)混合溶液，和氧化层发生以下反应：

SiO₂+6HF→H₂+SiF₆+2H₂O

第三步，对P型阱注入硼离子，如图1所示。

使用瓦里安公司的E220中束流注入机台，注入离子为硼(B)，注入能量及剂量为100Kev，6.0E12ion/cm²，该值为通过如下优化实验得到的经验值：对P型阱注入剂量进行拉偏实验，例如分别注入5.0E12ion/cm²，6.0E12ion/cm²，7.0E12ion/cm²，8.0E12ion/cm²等不同注入剂量，P型阱注入剂量越大，耗尽管阈值绝对值越小，耗尽管电流越小，而且按设计要求需要保证耗尽管电流饱和时随电压的变化率小于3％。耗尽管按如下方法测试：使用KEITHEY 4200机台，例如：测试宽长比是20∶300的N型耗尽管，短接栅极和漏极，源极从0V至24V逐步加电压，测量源极电流。如图5，当P型阱注入剂量为9.5E12时，耗尽管电流变化率达到4.8％，超过3％的要求；如图6，当P型阱注入剂量为6.0E12时，耗尽管电流变化率只有0.6％，完全不符合3％的要求。

按耗尽管产品设计要求选定对应的P型阱注入剂量6.0E12ion/cm²，而传统工艺为确保P型阱电阻值，P型阱注入剂量为9.5E12ion/cm²，比本实例的P型阱注入剂量大很多。

第四步，湿法去胶。

将硅片放入120度硫酸槽内，30分钟后将硅片表面光刻胶去除，冲水旋干。

第五步，高温推进，形成P型阱区。

将硅片置于氮气氛围的卧式石英炉管里，温度升至1180度，通入氧气4小时，硅片表面生长大约3000多埃的氧化层，然后通入氮气14小时，这样确保注入杂质B通过高温扩散进入硅片内，达到设计要求的结深要求(大于6um)，硅片在降温出炉后，硅片表面的就形成了P型阱区。

步骤3：生成PMOS源区和漏区。

具体做法为：

第一步，按图4所示流程对PMOS进行光刻。其中曝光步骤使用PMOS掩模板。

第二步，对PMOS进行湿法蚀刻。

将光刻后的硅片放入缓冲氧化硅蚀刻液中300秒左右，PMOS区域的氧化层被蚀刻干净。

第三步，PMOS注入硼离子。

使用应用材料公司的9500高束流注入机台，注入离子为硼(B)，注入能量及剂量为50Kev，1.5E15ion/cm²。

第四步，干法加湿法去胶。

使用桶式刻蚀机，通入氧气，利用产生的氧气等离子体与光刻胶反应，进行干法去胶20分钟，之后将硅片放入120度硫酸槽内，30分钟后将硅片表面光刻胶去除，冲水旋干。

第五步，PMOS源、漏区高温推进激活。

将硅片置于氮气氛围的卧式石英炉管里，温度升至950度，通入同步骤1相同的气体70分钟，硅片PMOS蚀刻开的区域表面生长大约1800埃的氧化层(其它区域有5000埃的氧化层)，然后通入氮气20分钟，这样确保注入杂质B通过高温扩散进入硅片内，达到设计要求的结深要求(大于1.4um左右)，硅片在降温出炉后，硅片表面的就形成了PMOS区域。

步骤4：NMOS源、漏区高温推进激活。

具体做法同PMOS制作：

第一步，按图4所示流程对NMOS进行光刻。其中曝光步骤使用NMOS掩模板。

第二步，对NMOS进行湿法蚀刻。

将光刻后的硅片放入缓冲氧化硅蚀刻液中360秒左右，NMOS区域的氧化层被蚀刻干净。

第三步，NMOS注入磷离子。

使用应用材料公司的9500高束流注入机台，注入离子为磷(P)，注入能量及剂量为70Kev，4E15ion/cm²。

第四步，干法加湿法去胶。

第五步，NMOS源、漏区高温推进激活。

将硅片置于氮气氛围的卧式石英炉管里，温度升至900度，通入同步骤一相同的气体20分钟，然后通入氮气30分钟，这样确保注入杂质P通过高温扩散进入硅片内，达到设计要求的结深要求(大于1.0um左右)，硅片在降温出炉后，硅片表面的就形成了NMOS区域。

步骤5：去除氧化层。

将硅片放入缓冲氧化硅蚀刻液(BOE)中600秒，将硅片表面的氧化层蚀刻干净。

其经过步骤1至步骤5处理的硅片如图2所示，其中，101和102分别为NMOS区域的源区和漏区；103和104分别为PMOS区域的源区和漏区；上述NMOS区域中的源区和漏区为对称区域，可以互换，PMOS同样可以互换。

步骤6：硅片(图2所示)表面生成垫层氧化层。

具体做法同步骤1：将硅片置于氮气氛围的卧式石英炉管里，温度升至900度，通入氧气和二氯乙烯(O₂+DCE)，在硅片表面发生干氧反应，60分钟后生长约200埃左右氧化层，然后在氮气氛围下降温出炉。

步骤7：生成P型阱电阻。

该实施例中，产品设计要求P型阱电阻阻值为3.5Kohm/sq左右。

如图3所示，调节P型阱电阻的过程包括如下步骤：

(1).产品设计时，设计人员将原本包含在P型阱图形内的P型阱电阻图形数据单独提出，提供给光罩公司，光罩公司按照P型阱电阻图形的数据制作P型阱电阻掩模版；

(2).按图4所示流程进行P型阱电阻光刻工艺，其中曝光步骤使用P型阱电阻掩模版；

(3).P型阱电阻注入工艺，使用瓦里安公司的E220中束流注入机台，注入离子为B，注入能量及剂量为100Kev，3.5E12ion/cm²，对图3所示的硅片中的P型阱电阻区域进行P型离子例如硼离子的注入。

根据P型阱电阻的要求，使用传统工艺制作时，P型阱注入能量为100Kev，剂量为9.5E12iom/cm²，减去本实施例P型阱注入剂量6.0E12iom/cm²，因此确定本实施例P型阱电阻注入硼离子的剂量应为3.5E12iom/cm²左右。该值通过如下实验验证可以达到设计要求值：对P型阱电阻注入剂量进行拉偏实验，例如分别注入3.0E12ion/cm²，3.5E12ion/cm²，4.0E12ion/cm²等不同注入剂量，注入剂量越大，P型阱电阻值越小，按产品设计要求选定对应的P型阱电阻注入剂量3.5E12ion/cm²。

(4)湿法去胶。将硅片放入120度硫酸槽内，30分钟后将硅片表面光刻胶去除，冲水旋干。

去除光刻胶后，完成P型阱电阻的制作。

通过该步骤可以达到产品设计对P型阱电阻的要求，在产品更改应用，要求不同的P型阱电阻时，也可以通过该步骤方便的调整，不会影响电路的其它参数。

步骤8：制作N型耗尽管。

第一步，按图4所示流程对N型耗尽管进行光刻。其中曝光步骤使用N型耗尽管掩模版。

第二步，N型耗尽管注入磷离子。

使用瓦里安公司的E220中束流注入机台，注入离子为P，注入能量及剂量为50Kev，7.8E11ion/cm²，对N型耗尽管沟道进行注入。该值为通过如下优化实验得到的经验值：对N型耗尽管注入剂量进行拉偏实验，例如分别注入7.4E11ion/cm²，7.6E11ion/cm²，7.8E11ion/cm²，8.0E12ion/cm²，8.2E11ion/cm²，8.4E11ion/cm²等不同注入剂量，耗尽管注入剂量越大，耗尽管电流绝对值越大，根据设计对耗尽管电流大小的要求，选定对应的注入剂量7.8E11ion/cm²。

第三步，湿法去胶。

去除光刻胶后，完成N型耗尽管的制作。

步骤9：介质层生长工艺。

第一步，去除氧化层。

按步骤5方法，将硅片表面氧化层去除，因为此时硅片表面的氧化层经过步骤7，步骤8的注入过程，氧化层内已有杂质掺杂，不适合作为介质层。

第二步，生长热氧化层。

按步骤1方法将硅片置于氮气氛围的卧式石英炉管里，温度升至900度，通入同步骤1相同的气体40分钟，然后通入氮气20分钟，在硅片表面生长大约800埃的氧化层，同时步骤7、步骤8注入对硅片晶格的损伤在此步高温下得到恢复。

第三步，淀积氧化层。

使用低压化学汽相设备，通入TEOS(正硅酸乙酯)分解生成二氧化硅，反应温度650度至750度，反应压力200mtoor至1toor，反应时间200分钟，在硅片表面淀积7500埃左右的氧化层，反应式如下：

Si(OC₂H₅)4(g)→SiO₂(s)+反应副产物(g)

此时硅片表面有8300埃左右的介质层，后续步骤与传统工艺相同。

步骤10：蚀刻栅孔。

具体做法为：

第一步，按图4所示流程对栅孔进行光刻。其中曝光步骤使用栅孔掩模板。

第二步，湿法蚀刻栅孔。

将光刻后的硅片放入缓冲氧化硅蚀刻液中460秒左右，栅孔区域的氧化层被蚀刻干净。

第三步，湿法去胶。

步骤11，栅氧化及阈值调整。

具体做法为：

第一步，栅氧化。将硅片置于氮气氛围的卧式石英炉管里，温度升至900度，通入同步骤1相同的气体45分钟，硅片栅孔蚀刻净的区域生长850埃氧化层。

第二步，栅氧阈值注入硼离子。

使用瓦里安公司的E220中束流注入机台，注入离子为B，注入能量及剂量为50Kev，1.3E11ion/cm²，对栅氧区域进行注入，达到PMOS及NMOS阈值调整的目的。

第三步，栅氧退火。

将硅片置于氮气氛围的卧式石英炉管里，温度升至900度，通入氮气30分钟，在高温下硅片受注入损伤的晶格得到恢复，栅氧的损伤也得到恢复。

步骤12，生成接触孔。

具体做法为：

第一步，按图4所示流程进行接触孔光刻。其中曝光步骤使用接触孔掩模板。

第二步，接触孔湿法蚀刻。将光刻后的硅片放入缓冲氧化硅蚀刻液中200秒左右，接触孔区域的氧化层被蚀刻干净。

第三步，湿法去胶。将硅片放入120度硫酸槽内，30分钟后将硅片表面光刻胶去除，冲水旋干。

步骤13，进行铝布线。

具体做法为：

第一步，铝淀积。使用瓦里安铝溅射机台3290，淀积1.2um的铝(含1％的硅)。

第二步，按图4所示流程进行铝光刻。其中曝光步骤使用金属布线掩模板。

第三步，铝刻蚀。

使用LAM公司9600机台，对硅片表面的铝刻蚀，形成铝连线，9600自带去胶腔，硅片传出时已完成去胶。

第四步，湿法清洗。使用有机溶液浸泡硅片，清除表面残胶，冲水旋干。

步骤14，生成保护层。

具体做法为：

第一步，淀积保护层。使用应用材料公司的P5000机台，淀积6000埃的二氧化硅及3000埃的氮化硅。

第二步，按图4所示流程对保护层进行光刻。其中曝光步骤使用护层掩模板。

第三步，蚀刻保护层，使用LAM公司4500机台，对硅片表面的护层刻蚀，漏出压焊点；

第四步，干法去胶。同步骤3第四步中干法去胶，用氧离子去除硅片表面光阻。

第五步，湿法清洗。使用有机溶液浸泡硅片，清除表面残胶，冲水旋干。

通过步骤1至步骤14完成本实施例的所有制作。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.高压互补金属氧化物半导体的制备方法，其特征在于，所述方法中，P型阱和P型阱电阻分别形成。

2.如权利要求1所述的方法，其特征在于，所述方法通过使用P型阱掩模版，对P型阱单独调整，通过使用P型阱电阻掩模版，对P型阱电阻单独调整。

3.如权利要求2所述的方法，其特征在于，所述通过使用P型阱掩模版，对P型阱单独调整是指：

根据N型金属氧化物半导体及N型耗尽管的需要，确定P型阱离子的注入剂量以及能量，并根据确定结果在通过P型阱光刻确定的P型阱区域进行P型离子注入，然后进行1180℃高温推进，达到均匀的阱浓度分布。

4.如权利要求2所述的方法，其特征在于，所述通过使用P型阱电阻掩模版，对P型阱电阻单独调整是指：

5.如权利要求3所述的方法，其特征在于，所述P型阱离子的注入剂量以及能量为B，100Kev，6.0E12ion/cm²。

6.如权利要求1所述的方法，其特征在于，所述方法包括如下步骤：

步骤1：在N型硅衬底硅片表面生成氧化层；

步骤2：形成P型阱区；

步骤3：生成PMOS源区和漏区；

步骤4：NMOS源、漏区的高温推进激活；

步骤5：去除氧化层；

步骤6：硅片表面生成垫层氧化层；

步骤7：生成P型阱电阻；

步骤8：制作N型耗尽管。

7.如权利要求6所述的方法，其特征在于，所述方法还包括如下步骤：

步骤9：介质层生长工艺；

步骤10：蚀刻栅孔；

步骤11：栅氧化及阈值调整；

步骤12：生成接触孔；

步骤13：进行铝布线；

步骤14：生成保护层。

8.如权利要求6所述的方法，其特征在于，

步骤2所述的形成P型阱区包括如下步骤：

第一步，对P型阱进行光刻，

第二步，对P型阱进行湿法蚀刻，

第三步，对P型阱注入硼离子，

第四步，湿法去胶，

第五步，高温推进，形成P型阱区。

9.如权利要求8所述的方法，其特征在于，

步骤3所述的生成PMOS源区和漏区包括如下步骤：

第一步，对PMOS进行光刻，

第二步，对PMOS进行湿法蚀刻，

第三步，PMOS注入硼离子，

第四步，干法加湿法去胶，

第五步，PMOS源、漏区高温推进激活；

步骤4所述的NMOS源、漏区的高温推进激活，包括如下步骤：

第一步，对NMOS进行光刻，

第二步，对NMOS进行湿法蚀刻，

第三步，NMOS注入磷离子，

干法加湿法去胶，

第五步，NMOS源、漏区高温推进激活。

10.如权利要求9所述的方法，其特征在于，

步骤7所述生成P型阱电阻包括如下步骤：

第一步，按照P型阱电阻图形的数据制作P型阱电阻掩模版，

第二步，进行P型阱电阻光刻，

第三步，P型阱电阻注入硼离子，

第四步，湿法去胶；

步骤8所述制作N型耗尽管包括如下步骤：

对N型耗尽管进行光刻，

N型耗尽管注入磷离子，

湿法去胶。