CN102403282A - 有基岛四面无引脚封装结构及其制造方法 - Google Patents

有基岛四面无引脚封装结构及其制造方法 Download PDF

Info

Publication number
CN102403282A
CN102403282A CN2011103742372A CN201110374237A CN102403282A CN 102403282 A CN102403282 A CN 102403282A CN 2011103742372 A CN2011103742372 A CN 2011103742372A CN 201110374237 A CN201110374237 A CN 201110374237A CN 102403282 A CN102403282 A CN 102403282A
Authority
CN
China
Prior art keywords
base island
metal substrate
pin
present
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103742372A
Other languages
English (en)
Other versions
CN102403282B (zh
Inventor
王新潮
梁志忠
谢洁人
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN2011103742372A priority Critical patent/CN102403282B/zh
Priority to JP2014541503A priority patent/JP2015502035A/ja
Priority to PCT/CN2012/000018 priority patent/WO2013075383A1/en
Publication of CN102403282A publication Critical patent/CN102403282A/zh
Application granted granted Critical
Publication of CN102403282B publication Critical patent/CN102403282B/zh
Priority to US14/260,303 priority patent/US9209115B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/042—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种有基岛四面无引脚封装结构及其制造方法，所述结构包括外基岛（1）和外引脚（2），所述外基岛（1）正面设置有芯片（5），外引脚（2）正面通过多层电镀方式内引脚（4），所述内引脚（4）正面延伸到芯片（5）旁边，所述芯片（5）正面与内引脚（4）正面之间用金属线（6）连接，所述内引脚（4）、芯片（5）和金属线（6）外包封有塑封料（7），所述外基岛（1）和外引脚（2）的背面设置有第二金属层（9）。本发明的有益效果是：它省去了金属基板双面蚀刻的作业工序，降低了工序作业的成本，而且由于内引脚采用多层电镀方式形成，因此实现了内引脚的高密度能力。

Description

有基岛四面无引脚封装结构及其制造方法
技术领域
本发明涉及一种有基岛四面无引脚封装结构及其制造方法，属于半导体封装技术领域。
背景技术
传统的引线框结构主要有两种：
第一种：采用金属基板进行化学蚀刻及电镀后，在金属基板的背面贴上一层耐高温的胶膜形成可以进行封装过程的引线框载体（如图529所示）；
第二种：采用金属基板首先在金属基板的背面进行化学半蚀刻，再将前述已经过化学半蚀刻的区域进行塑封料包封，之后将金属基板的正面进行内引脚的化学半蚀刻，完成后再进行引线框内引脚表面的电镀工作，即完成引线框的制作（如图531所示）。
而上述两种引线框在封装过程中存在了以下不足点：
第一种：
1）、此种的引线框架因背面必须要贴上一层昂贵可抗高温的胶膜，所以直接增加了高昂的成本；
2）、也因为此种的引线框架的背面必须要贴上一层可抗高温的胶膜，所以在封装过程中的装片工艺只能使用导电或是不导电粘结物质，而完全不能采用共晶工艺以及软焊料的工艺进行装片，所以可选择的产品种类就有较大的局限性；
3）、又因为此种的引线框架的背面必须要贴上一层可抗高温的胶膜，而在封装过程中的金属线键合工艺中，因为此可抗高温的胶膜是软性材质，所以造成了金属线键合参数的不稳定，严重的影响了金属线键合的质量及产品可靠度的稳定性；
4）、再因为此种的引线框架的背面必须要贴上一层可抗高温的胶膜，而在封装过程中的塑封工艺过程，因为塑封时的注胶压力很容易造成引线框架与胶膜之间渗入塑封料，而将原本应属金属脚是导电的型态因为渗入了塑封料反而变成了绝缘脚（如图530所示）。
第二种：
1）、因为分别进行了二次的蚀刻作业，所以多增加了工序作业的成本；
2）、引线框的组成是金属物质加环氧树脂物质（塑封料）所以在高温与低温的工作环境下容易因为不同物质的膨胀与收缩应力的不相同，产生引线框翘曲问题；
3）、也因为引线框的翘曲直接影响到封装工序中的装置芯片的精准度与引线框传送过程的顺畅从而影响生产良率；
4）、也因为引线框的翘曲直接影响到封装工序中的金属线键合的对位精度与引线框传送过程的顺畅从而影响生产良率；
5）、因为引线框正面的内引脚是采用蚀刻的技术，所以蚀刻内引脚的脚宽必须要大于100μm，而内引脚与内引脚的间隙也必须大于100μm，所以较难做到内引脚的高密度能力。
为了解决上述问题，本申请人在先申请了一件名称为《有基岛引线框结构及其生产方法》的发明专利，其申请号为20101027029.9，它具有以下有益效果：
1）、此种引线框的背面不需贴上一层昂贵的可抗高温的胶膜，所以直接降低了高昂的成本；
2）、也因为此种引线框的背面不需要贴上一层可抗高温的胶膜，所以在封装过程中的工艺除了能使用导电或是不导电的树脂工艺外，还能采用共晶工艺以及软焊料的工艺进行装片，所以可选择的种类较广；
3）、又因为此种的引线框的背面不需要贴上一层可抗高温的胶膜，确保了球焊键合参数的稳定性，保证了球焊的质量和产品的可靠度的稳定性；
4）、再因为此种的引线框的背面不需要贴上一层可抗高温的胶膜，因而在封装的工艺过程中完全不会造成引线框与胶膜之间渗入塑封料；
5）、在所述金属脚（引脚）与金属脚（引脚）间的区域嵌置塑封料，该塑封料与塑封过程中塑封料一起包覆住整个金属脚的高度，所以塑封体与金属脚的束缚能力就变大了，不会再有产生掉脚的问题；
6）、由于应用了正面内引脚的电镀方式与背面蚀刻技术，所以能够将引线框正面的引脚尽可能的延伸到基岛的旁边，促使芯片与引脚距离大幅的缩短，如此金属线的成本也可以大幅的降低（尤其是昂贵的纯金质的金属线）；
7）、也因为金属线的缩短使得芯片的信号输出速度也大幅的增速（尤其存储类的产品以及需要大量数据的计算更为突出），由于金属线的长度变短了，所以在金属线所存在的寄生电阻、寄生电容与寄生电感对信号的干扰也大幅度的降低；
8）、因运用了内引脚的电镀延伸技术，所以可以容易的制作出高脚数与高密度的脚与脚之间的距离，使得封装的体积与面积可以大幅度的缩小；
9）、因为将封装后的体积大幅度的缩小，更直接的体现出材料成本大幅度的下降，由于材料用量的减少，也大幅度地减少了废弃物等环保问题困扰。
但是，还是存在有以下的不足：首先金属基板进行双面蚀刻作业后，后续还要进行第二次蚀刻作业，因此增加了工序作业的成本，对环境的污染也较严重；另外引线框正面的内引脚采用的是蚀刻技术，所以蚀刻内引脚的脚宽必须大于100μm，而内引脚与内引脚之间的间隙也大于100μm，所以较难做到内引脚的高密度能力。
发明内容
本发明的目的在于克服上述不足，提供一种有基岛四面无引脚封装结构及其制造方法，它省去了金属基板双面蚀刻的作业工序，降低了工序作业的成本，而且由于内引脚采用多层电镀方式形成，因此实现了内引脚的高密度能力。 
本发明的目的是这样实现的：一种有基岛四面无引脚封装结构，其特点是：它包括外基岛和外引脚，所述外基岛正面设置有芯片，所述外引脚正面通过多层电镀方式形成内引脚，所述内引脚正面延伸到芯片旁边，所述芯片正面与内引脚正面之间用金属线连接，所述内引脚、芯片和金属线外包封有塑封料，所述外基岛和外引脚外围的区域、外基岛和外引脚之间的区域以及外引脚与外引脚之间的区域嵌置有填缝剂，且外基岛和外引脚的背面露出填缝剂外，在露出填缝剂外的外基岛和外引脚的背面设置有第二金属层。
本发明有基岛四面无引脚封装结构的制造方法，所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板正面后续需要进行电镀的区域图形，
步骤四、电镀第一金属层
对步骤三中金属基板正面去除部分光刻图形的胶膜的区域内通过多层电镀方式形成第一金属层，
步骤五、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，在金属基板正面相对形成内引脚，
步骤六、装片打线
在步骤五形成的内引脚之间的金属基板正面通过导电或不导电粘结物质进行芯片的植入，以及在芯片正面与内引脚正面之间进行键合金属线作业，
步骤七、包封
利用塑封料注入设备，将已完成芯片植入以及键合金属线作业的金属基板进行包封塑封料作业，并进行塑封料包封后的后固化作业，
步骤八、贴膜作业
利用贴膜设备在完成包封以及固化作业的金属基板在正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤九、金属基板背面去除部分图形的光刻胶膜
利用曝光显影设备将步骤八完成贴膜作业的金属基板背面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板背面后续需要进行蚀刻的区域图形，
步骤十、金属基板背面进行全蚀刻或半蚀刻作业
对步骤九中金属基板背面去除部分光刻胶膜的图形区域同时进行全蚀刻或半蚀刻，在金属基板背面形成凹陷的蚀刻区域，同时相对形成外基岛和外引脚，
步骤十一、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，
步骤十二、金属基板背面蚀刻区域填充填缝剂
在所述金属基板背面的蚀刻区域内利用填充的设备进行充填填缝剂，并进行填缝剂充填或包封后的后固化作业，
步骤十三、电镀第二金属层
在所述外基岛和外引脚背面区域镀上第二金属层，
步骤十四、切割成品
将步骤十三完成电镀第二金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得有基岛四面无引脚封装结构成品。
与现有技术相比，本发明的有益效果是：
1、它省去了金属基板双面且分别两次的蚀刻作业工序，降低了工序作业的成本、时间、人员、动力、材料，同时也减少了蚀刻工序中可能产生的有害物质对环境的污染；
2、由于正面采用了细线电镀的方法，所以正面的引脚宽度最小可以达到25μm，内引脚与内引脚之间的距离最小达到25μm，充分地体现出引线框内引脚的高密度能力。
3、装片打线时只有引线框一种材料，在使用超高温380以及420摄氏度的制程过程中，因没有多种材料膨胀系数的不同所带来的膨胀与收缩冲击，确保了引线框的耐超高温（一般是200℃以下）性能，不会因高温热应变形而产生引线框的翘曲问题。
附图说明
图1~图15为本发明有基岛四面无引脚封装结构实施例1制造方法的各工序示意图。
图16（A）为本发明有基岛四面无引脚封装结构实施例1的结构示意图。
图16（B）为图16（A）的俯视图。
图17~图31为本发明有基岛四面无引脚封装结构实施例2的各工序示意图。
图32（A）为本发明有基岛四面无引脚封装结构实施例2的结构示意图。
图32（B）为图32（A）的俯视图。
图33~图48为本发明有基岛四面无引脚封装结构实施例3的各工序示意图。
图49（A）为本发明有基岛四面无引脚封装结构实施例3的结构示意图。
图49（B）为图49（A）的俯视图。
图50~图65为本发明有基岛四面无引脚封装结构实施例4的各工序示意图。
图66（A）为本发明有基岛四面无引脚封装结构实施例4的结构示意图。
图66（B）为图66（A）的俯视图。
图67~图81为本发明有基岛四面无引脚封装结构实施例5的各工序示意图。
图82（A）为本发明有基岛四面无引脚封装结构实施例5的结构示意图。
图82（B）为图82（A）的俯视图。
图83~图97为本发明有基岛四面无引脚封装结构实施例6的各工序示意图。
图98（A）为本发明有基岛四面无引脚封装结构实施例6的结构示意图。
图98（B）为图98（A）的俯视图。
图99~图114为本发明有基岛四面无引脚封装结构实施例7的各工序示意图。
图115（A）为本发明有基岛四面无引脚封装结构实施例7的结构示意图。
图115（B）为图115（A）的俯视图。
图116~图131为本发明有基岛四面无引脚封装结构实施例8的各工序示意图。
图132（A）为本发明有基岛四面无引脚封装结构实施例8的结构示意图。
图132（B）为图132（A）的俯视图。
图133~图147为本发明有基岛四面无引脚封装结构实施例9的各工序示意图。
图148（A）为本发明有基岛四面无引脚封装结构实施例9的结构示意图。
图148（B）为图148（A）的俯视图。
图149~图163为本发明有基岛四面无引脚封装结构实施例10的各工序示意图。
图164（A）为本发明有基岛四面无引脚封装结构实施例10的结构示意图。
图164（B）为图164（A）的俯视图。
图165~图180为本发明有基岛四面无引脚封装结构实施例11的各工序示意图。
图181（A）为本发明有基岛四面无引脚封装结构实施例11的结构示意图。
图181（B）为图181（A）的俯视图。
图182~图197为本发明有基岛四面无引脚封装结构实施例12的各工序示意图。
图198（A）为本发明有基岛四面无引脚封装结构实施例12的结构示意图。
图198（B）为图198（A）的俯视图。
图199~图213为本发明有基岛四面无引脚封装结构实施例13的各工序示意图。
图214（A）为本发明有基岛四面无引脚封装结构实施例13的结构示意图。
图214（B）为图214（A）的俯视图。
图215~图229为本发明有基岛四面无引脚封装结构实施例14的各工序示意图。
图230（A）为本发明有基岛四面无引脚封装结构实施例14的结构示意图。
图230（B）为图230（A）的俯视图。
图231~图246为本发明有基岛四面无引脚封装结构实施例15的各工序示意图。
图247（A）为本发明有基岛四面无引脚封装结构实施例15的结构示意图。
图247（B）为图247（A）的俯视图。
图248~图263为本发明有基岛四面无引脚封装结构实施例16的各工序示意图。
图264（A）为本发明有基岛四面无引脚封装结构实施例16的结构示意图。
图264（B）为图264（A）的俯视图。
图265~图279为本发明有基岛四面无引脚封装结构实施例17的各工序示意图。
图280（A）为本发明有基岛四面无引脚封装结构实施例17的结构示意图。
图280（B）为图280（A）的俯视图。
图281~图295为本发明有基岛四面无引脚封装结构实施例18的各工序示意图。
图296（A）为本发明有基岛四面无引脚封装结构实施例18的结构示意图。
图296（B）为图296（A）的俯视图。
图297~图312为本发明有基岛四面无引脚封装结构实施例19的各工序示意图。
图313（A）为本发明有基岛四面无引脚封装结构实施例19的结构示意图。
图313（B）为图313（A）的俯视图。
图314~图329为本发明有基岛四面无引脚封装结构实施例20的各工序示意图。
图330（A）为本发明有基岛四面无引脚封装结构实施例20的结构示意图。
图330（B）为图330（A）的俯视图。
图331~图345为本发明有基岛四面无引脚封装结构实施例21的各工序示意图。
图346（A）为本发明有基岛四面无引脚封装结构实施例21的结构示意图。
图346（B）为图346（A）的俯视图。
图347~图361为本发明有基岛四面无引脚封装结构实施例22的各工序示意图。
图362（A）为本发明有基岛四面无引脚封装结构实施例22的结构示意图。
图362（B）为图362（A）的俯视图。
图363~图378为本发明有基岛四面无引脚封装结构实施例23的各工序示意图。
图379（A）为本发明有基岛四面无引脚封装结构实施例23的结构示意图。
图379（B）为图379（A）的俯视图。
图380~图395为本发明有基岛四面无引脚封装结构实施例24的各工序示意图。
图396（A）为本发明有基岛四面无引脚封装结构实施例24的结构示意图。
图396（B）为图396（A）的俯视图。
图397~图411为本发明有基岛四面无引脚封装结构实施例25的各工序示意图。
图412（A）为本发明有基岛四面无引脚封装结构实施例25的结构示意图。
图412（B）为图412（A）的俯视图。
图413~图427为本发明有基岛四面无引脚封装结构实施例26的各工序示意图。
图428（A）为本发明有基岛四面无引脚封装结构实施例26的结构示意图。
图428（B）为图428（A）的俯视图。
图429~图444为本发明有基岛四面无引脚封装结构实施例27的各工序示意图。
图445（A）为本发明有基岛四面无引脚封装结构实施例27的结构示意图。
图445（B）为图445（A）的俯视图。
图446~图461为本发明有基岛四面无引脚封装结构实施例28的各工序示意图。
图462（A）为本发明有基岛四面无引脚封装结构实施例28的结构示意图。
图462（B）为图462（A）的俯视图。
图463~图477为本发明有基岛四面无引脚封装结构实施例29的各工序示意图。
图478（A）为本发明有基岛四面无引脚封装结构实施例29的结构示意图。
图478（B）为图478（A）的俯视图。
图479~图493为本发明有基岛四面无引脚封装结构实施例30的各工序示意图。
图494（A）为本发明有基岛四面无引脚封装结构实施例30的结构示意图。
图494（B）为图494（A）的俯视图。
图495~图510为本发明有基岛四面无引脚封装结构实施例31的各工序示意图。
图511（A）为本发明有基岛四面无引脚封装结构实施例31的结构示意图。
图511（B）为图511（A）的俯视图。
图512~图527为本发明有基岛四面无引脚封装结构实施例32的各工序示意图。
图528（A）为本发明有基岛四面无引脚封装结构实施例32的结构示意图。
图528（B）为图528（A）的俯视图。
图529为以往四面无引脚引线框背面贴上耐高温胶膜的示意图。
图530为以往背面贴上耐高温胶膜的四面无引脚引线框封装时溢料的示意图。
图531为以往预包封双面蚀刻引线框的结构示意图。
其中：
外基岛1、外引脚2、内基岛3、内引脚4、芯片5、金属线6、塑封料7、导电或不导电粘结物质8、第二金属层9、填缝剂10、金属基板11、光刻胶膜12或13、第一金属层14、无源器件15、外静电释放圈16、内静电释放圈17。
具体实施方式
本发明有基岛四面无引脚封装结构及其制造方法如下：
实施例1：单基岛单圈引脚（无内基岛）
参见图16（A）和图16（B），图16（A）本发明有基岛四面无引脚封装结构实施例1的结构示意图。图16（B）为图16（A）的俯视图。由图16（A）和图16（B）可以看出，本发明有基岛四面无引脚封装结构，它包括外基岛1和外引脚2，所述外基岛1正面通过导电或不导电粘结物质8设置有芯片5，所述外引脚2正面通过多层电镀方式形成内引脚4，所述内引脚4统称为第一金属层14，所述内引脚4正面延伸到芯片5旁边，所述芯片5正面与内引脚4正面之间用金属线6连接，所述内引脚4、芯片5和金属线6外包封有塑封料7，所述外基岛1和外引脚2外围的区域、外基岛1和外引脚2之间的区域以及外引脚2与外引脚2之间的区域嵌置有填缝剂10，且外基岛1和外引脚2的背面露出填缝剂10外，在露出填缝剂10外的外基岛1和外引脚2的背面设置有第二金属层9。
其制造方法如下：
步骤一、取金属基板
参见图1，取一片厚度合适的金属基板11，金属基板11的材质可以依据芯片的功能与特性进行变换，例如：铜、铝、铁、铜合金、不锈钢或镍铁合金等。
步骤二、贴膜作业
参见图2，利用贴膜设备在金属基板11的正面及背面分别贴上可进行曝光显影的光刻胶膜12和13，以保护后续的电镀金属层工艺作业，因此光刻胶膜可以是干式光刻胶膜也可以是湿式光刻胶膜。
步骤三、金属基板正面去除部分光刻胶膜
参见图3，利用曝光显影设备将步骤二完成贴膜作业的金属基板11正面进行图形曝光、显影与去除部分图形光刻胶膜，以露出金属基板11正面后续需要进行电镀的区域的图形。
步骤四、电镀第一金属层
参见图4，在步骤三中金属基板11正面去除部分图形的光刻胶膜的区域内通过多层电镀方式形成第一金属层14，所述第一金属层14可以采用自下而上依次为镍、铜、镍、钯、金五层金属层或镍、铜、银三层金属层，或者其他类似结构。以镍、铜、镍、钯、金五层金属层为例，其中第一层镍层主要起到抗蚀刻阻挡层的作用，而中间的铜层、镍层和钯层主要起结合增高的作用，最外层的金层主要起到与金属线键合的作用。
步骤五、金属基板正面及背面去膜作业
参见图5，将金属基板11正面及背面余下的光刻胶膜去除，在金属基板11正面相对形成内引脚4。
步骤六、装片打线
参见图6~图7，在步骤五形成的内引脚4之间的金属基板11正面通过导电或不导电粘结物质8进行芯片5的植入，以及在芯片5正面与内引脚4正面之间进行键合金属线6作业。
步骤七、包封
参见图8，利用塑封料注入设备，将已完成芯片植入以及键合金属线作业的金属基板11进行包封塑封料作业，并进行塑封料包封后固化作业。
步骤八、贴膜作业
参见图9，利用贴膜设备在完成包封以及固化作业后的金属基板11在正面及背面分别贴上可进行曝光显影的光刻胶膜12和13，以保护后续的蚀刻工艺作业，因此光刻胶膜可以是干式光刻胶膜也可以是湿式光刻胶膜。
步骤九、金属基板背面去除部分图形的光刻胶膜
参见图10，利用曝光显影设备将步骤八完成贴膜作业的金属基板11背面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板11背面后续需要进行蚀刻的区域。
步骤十、金属基板背面进行全蚀刻或半蚀刻作业
参见图11、对步骤九中金属基板背面去除部分光刻胶膜的区域同时进行全蚀刻或半蚀刻，在金属基板背面形成凹陷的蚀刻区域，同时相对形成外基岛1和外引脚2。
步骤十一、金属基板正面及背面去膜作业
参见图12，将金属基板正面及背面余下的光刻胶膜去除。
步骤十二、金属基板背面蚀刻区域填充填缝剂
参见图13，在所述金属基板背面的蚀刻区域内利用填充设备进行充填填缝剂10，并进行填缝剂10充填或包封后的后固化作业，所述填缝剂可以是有填料或无填料的填缝剂。
步骤十三、电镀第二金属层
参见图14，在所述外基岛和外引脚背面区域镀上第二金属层9，第二金属层9的成分根据不同芯片的功能可以采用金镍金、金镍铜镍金、镍钯金、金镍钯金、镍金、银或锡等。
步骤十四、切割成品
参见图15，将步骤十三完成电镀第二金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得有基岛四面无引脚封装结构成品。
实施例2：单基岛单圈引脚（有内基岛）
参见图17~图32，图17~图31为本发明有基岛四面无引脚封装结构实施例2的各工序示意图。图32（A）为本发明有基岛四面无引脚封装结构实施例2的结构示意图。图32（B）为图32（A）的俯视图。由图17~图32可以看出，实施例2与实施例1的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例3：单基岛单圈引脚无源器件（无内基岛）
参见图33~图49，图33~图48为本发明有基岛四面无引脚封装结构实施例3的各工序示意图。图49（A）为本发明有基岛四面无引脚封装结构实施例3的结构示意图。图49（B）为图49（A）的俯视图。由图33~图49可以看出，实施例3与实施例1的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例4：单基岛单圈引脚无源器件（有内基岛）
参见图50~图66，图50~图65为本发明有基岛四面无引脚封装结构实施例4的各工序示意图。图66（A）为本发明有基岛四面无引脚封装结构实施例4的结构示意图。图66（B）为图66（A）的俯视图。由图50~图66可以看出，实施例4与实施例3的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例5：单基岛单圈引脚静电释放圈（无内基岛）
参见图67~图82，图67~图81为本发明有基岛四面无引脚封装结构实施例5的各工序示意图。图82（A）为本发明有基岛四面无引脚封装结构实施例5的结构示意图。图82（B）为图82（A）的俯视图。由图67~图82可以看出，实施例5与实施例1的不同之处仅在于：所述外基岛1与外引脚2之间设置有外静电释放圈16，所述外静电释放圈16正面通过多层电镀方式形成内静电释放圈17，所述内静电释放圈17正面与芯片5正面之间通过金属线6连接。
实施例6：单基岛单圈引脚静电释放圈（有内基岛）
参见图83~图98，图83~图97为本发明有基岛四面无引脚封装结构实施例6的各工序示意图。图98（A）为本发明有基岛四面无引脚封装结构实施例6的结构示意图。图98（B）为图98（A）的俯视图。由图83~图98可以看出，实施例6与实施例5的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例7：单基岛单圈引脚静电释放圈无源器件（无内基岛）
参见图99~图115，图99~图114为本发明有基岛四面无引脚封装结构实施例7的各工序示意图。图115（A）为本发明有基岛四面无引脚封装结构实施例7的结构示意图。图115（B）为图115（A）的俯视图。由图99~图105可以看出，实施例7与实施例5的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例8：单基岛单圈引脚静电释放圈无源器件（有内基岛）
参见图116~图132，图116~图131为本发明有基岛四面无引脚封装结构实施例8的各工序示意图。图132（A）为本发明有基岛四面无引脚封装结构实施例8的结构示意图。图132（B）为图132（A）的俯视图。由图116~图132可以看出，实施例8与实施例7的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例9：单基岛多圈引脚（无内基岛）
参见图133~图148，图133~图147为本发明有基岛四面无引脚封装结构实施例9的各工序示意图。图148（A）为本发明有基岛四面无引脚封装结构实施例9的结构示意图。图148（B）为图148（A）的俯视图。由图133~图148可以看出，实施例9与实施例1的不同之处仅在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例10：单基岛多圈引脚（有内基岛）
参见图149~图164，图149~图163为本发明有基岛四面无引脚封装结构实施例10的各工序示意图。图164（A）为本发明有基岛四面无引脚封装结构实施例10的结构示意图。图164（B）为图164（A）的俯视图。由图149~图164可以看出，实施例10与实施例9的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例11：单基岛多圈引脚无源器件（无内基岛）
参见图165~图181，图165~图180为本发明有基岛四面无引脚封装结构实施例11的各工序示意图。图181（A）为本发明有基岛四面无引脚封装结构实施例11的结构示意图。图181（B）为图181（A）的俯视图。由图165~图181可以看出，实施例11与实施例9的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例12：单基岛多圈引脚无源器件（有内基岛）
参见图182~图198，图182~图197为本发明有基岛四面无引脚封装结构实施例12的各工序示意图。图198（A）为本发明有基岛四面无引脚封装结构实施例12的结构示意图。图198（B）为图198（A）的俯视图。由图182~图198可以看出，实施例12与实施例11的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例13：单基岛多圈引脚静电释放圈（无内基岛）
参见图199~图214，图199~图213为本发明有基岛四面无引脚封装结构实施例13的各工序示意图。图214（A）为本发明有基岛四面无引脚封装结构实施例13的结构示意图。图214（B）为图214（A）的俯视图。由图199~图214可以看出，实施例13与实施例9的不同之处仅在于：所述外基岛1与外引脚2之间设置有外静电释放圈16，所述外静电释放圈16正面通过多层电镀方式形成内静电释放圈17，所述内静电释放圈17正面与芯片5正面之间通过金属线6连接。
实施例14：单基岛多圈引脚静电释放圈（有内基岛）
参见图215~图230，图215~图229为本发明有基岛四面无引脚封装结构实施例14的各工序示意图。图230（A）为本发明有基岛四面无引脚封装结构实施例14的结构示意图。图230（B）为图230（A）的俯视图。由图215~图230可以看出，实施例14与实施例13的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例15：单基岛多圈引脚静电释放圈无源器件（无内基岛）
参见图231~图247，图231~图246为本发明有基岛四面无引脚封装结构实施例15的各工序示意图。图247（A）为本发明有基岛四面无引脚封装结构实施例15的结构示意图。图247（B）为图247（A）的俯视图。由图231~图247可以看出，实施例15与实施例13的不同之处仅在于：所述内引脚4与内引脚4之间通过导电或不导电粘结物质8跨接有无源器件15。
实施例16：单基岛多圈引脚静电释放圈无源器件（有内基岛）
参见图248~264，图248~图263为本发明有基岛四面无引脚封装结构实施例16的各工序示意图。图264（A）为本发明有基岛四面无引脚封装结构实施例16的结构示意图。图264（B）为图264（A）的俯视图。由图248~图264可以看出，实施例16与实施例15的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例17：多基岛单圈引脚（无内基岛）
参见图265~图280，图265~图279为本发明有基岛四面无引脚封装结构实施例17各工序示意图。图280（A）为本发明有基岛四面无引脚封装结构实施例17的结构示意图。图280（B）为图280（A）的俯视图。由图265~图280可以看出，实施例17与实施例1的不同之处仅在于：所述外基岛1有多个，所述多个外基岛1正面均通过导电或不导电粘结物质8设置有芯片5，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例18：多基岛单圈引脚（有内基岛）
参见图281~图296，图281~图295为本发明有基岛四面无引脚封装结构实施例18各工序示意图。图296（A）为本发明有基岛四面无引脚封装结构实施例18的结构示意图。图296（B）为图296（A）的俯视图。由图281~图296可以看出，实施例18与实施例17的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例19：多基岛单圈引脚无源器件（无内基岛）
参见图297~图313，图297~图312为本发明有基岛四面无引脚封装结构实施例19各工序示意图。图313（A）为本发明有基岛四面无引脚封装结构实施例19的结构示意图。图313（B）为图313（A）的俯视图。由图297~图313可以看出，实施例19与实施例3的不同之处仅在于：所述外基岛1有多个，所述多个外基岛1正面均通过导电或不导电粘结物质8设置有芯片5，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例20：多基岛单圈引脚无源器件（有内基岛）
参见图314~图330，图314~图329为本发明有基岛四面无引脚封装结构实施例20各工序示意图。图330（A）为本发明有基岛四面无引脚封装结构实施例20的结构示意图。图330（B）为图330（A）的俯视图。由图314~图330可以看出，实施例20与实施例19的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例21：多基岛单圈引脚静电释放圈（无内基岛）
参见图331~图346，图331~图345为本发明有基岛四面无引脚封装结构实施例21各工序示意图。图346（A）为本发明有基岛四面无引脚封装结构实施例21的结构示意图。图346（B）为图346（A）的俯视图。由图331~图346可以看出，实施例21与实施例5的不同之处仅在于：所述外基岛1有多个，所述多个外基岛1正面均通过导电或不导电粘结物质8设置有芯片5，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例22：多基岛单圈引脚静电释放圈（有内基岛）
参见图347~图362，图347~图361为本发明有基岛四面无引脚封装结构实施例22各工序示意图。图362（A）为本发明有基岛四面无引脚封装结构实施例22的结构示意图。图362（B）为图362（A）的俯视图。由图347~图362可以看出，实施例22与实施例21的不同之处在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例23：多基岛单圈引脚静电释放圈无源器件（无内基岛）
参见图363~图379，图363~图378为本发明有基岛四面无引脚封装结构实施例23各工序示意图。图379（A）为本发明有基岛四面无引脚封装结构实施例23的结构示意图。图379（B）为图379（A）的俯视图。由图363~图379可以看出，实施例23与实施例7的不同之处仅在于：所述外基岛1有多个，所述多个外基岛1正面均通过导电或不导电粘结物质8设置有芯片5，所述芯片5正面与芯片5正面之间通过金属线6相连接。
实施例24：多基岛单圈引脚静电释放圈无源器件（有内基岛）
参见图380~图396，图380~图395为本发明有基岛四面无引脚封装结构实施例24各工序示意图。图396（A）为本发明有基岛四面无引脚封装结构实施例24的结构示意图。图396（B）为图396（A）的俯视图。由图380~图396可以看出，实施例24与实施例23的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例25：多基岛多圈引脚（无内基岛）
参见图397~图412，图397~图411为本发明有基岛四面无引脚封装结构实施例25各工序示意图。图412（A）为本发明有基岛四面无引脚封装结构实施例25的结构示意图。图412（B）为图412（A）的俯视图。由图397~图412可以看出，实施例25与实施例17的不同之处仅在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例26：多基岛多圈引脚（有内基岛）
参见图413~图428，图413~图427为本发明有基岛四面无引脚封装结构实施例26各工序示意图。图428（A）为本发明有基岛四面无引脚封装结构实施例26的结构示意图。图428（B）为图428（A）的俯视图。由图413~图428可以看出，实施例26与实施例25的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例27：多基岛多圈引脚无源器件（无内基岛）
参见图429~图445，图429~图444为本发明有基岛四面无引脚封装结构实施例27各工序示意图。图445（A）为本发明有基岛四面无引脚封装结构实施例27的结构示意图。图445（B）为图445（A）的俯视图。由图429~图445可以看出，实施例27与实施例19的不同之处仅在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例28：多基岛多圈引脚无源器件（有内基岛）
参见图446~图462，图446~图461为本发明有基岛四面无引脚封装结构实施例28各工序示意图。图462（A）为本发明有基岛四面无引脚封装结构实施例28的结构示意图。图462（B）为图462（A）的俯视图。由图446~图462可以看出，实施例28与实施例27的不同之处仅在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例29：多基岛多圈引脚静电释放圈（无内基岛）
参见图463~图478，图463~图477为本发明有基岛四面无引脚封装结构实施例29各工序示意图。图478（A）为本发明有基岛四面无引脚封装结构实施例29的结构示意图。图478（B）为图478（A）的俯视图。由图463~图478可以看出，实施例29与实施例21的不同之处在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例30：多基岛多圈引脚静电释放圈（有内基岛）
参见图479~图494，图479~图493为本发明有基岛四面无引脚封装结构实施例30各工序示意图。图494（A）为本发明有基岛四面无引脚封装结构实施例30的结构示意图。图494（B）为图494（A）的俯视图。由图479~图494可以看出，实施例30与实施例29的不同之处在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。
实施例31：多基岛多圈引脚静电释放圈无源器件（无内基岛）
参见图495~图511，图495~图510为本发明有基岛四面无引脚封装结构实施例31各工序示意图。图511（A）为本发明有基岛四面无引脚封装结构实施例31的结构示意图。图511（B）为图511（A）的俯视图。由图495~图511可以看出，实施例31与实施例23的不同之处在于：所述外引脚2有多圈，所述多圈外引脚2正面通过多层电镀方式形成内引脚4。
实施例32：多基岛多圈引脚静电释放圈无源器件（有内基岛）
参见图512~图528，图512~图527为本发明有基岛四面无引脚封装结构实施例32各工序示意图。图528（A）为本发明有基岛四面无引脚封装结构实施例32的结构示意图。图528（B）为图528（A）的俯视图。由图512~图528可以看出，实施例32与实施例31的不同之处在于：所述外基岛1的正面通过多层电镀方式形成一个或多个内基岛3，此时芯片5通过导电或不导电粘结物质8设置于内基岛3正面。

Claims (9)

1.一种有基岛四面无引脚封装结构，其特征在于：它包括外基岛（1）和外引脚（2），所述外基岛（1）正面设置有芯片（5），所述外引脚（2）正面通过多层电镀方式形成内引脚（4），所述内引脚（4）正面延伸到芯片（5）旁边，所述芯片（5）正面与内引脚（4）正面之间用金属线（6）连接，所述内引脚（4）、芯片（5）和金属线（6）外包封有塑封料（7），所述外基岛（1）和外引脚（2）外围的区域、外基岛（1）和外引脚（2）之间的区域以及外引脚（2）与外引脚（2）之间的区域嵌置有填缝剂（10），且外基岛（1）和外引脚（2）的背面露出填缝剂（10）外，在露出填缝剂（10）外的外基岛（1）和外引脚（2）的背面设置有第二金属层（9）。
2.根据权利要求1所述的一种有基岛四面无引脚封装结构，其特征在于：所述填缝剂（10）采用有填料填充物质或无填料填充物质。
3.一种如权利要求1所述的有基岛四面无引脚封装结构的制造方法，其特征在于所述方法包括以下工艺步骤：
步骤一、取金属基板
步骤二、贴膜作业
利用贴膜设备在金属基板的正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤三、金属基板正面去除部分图形的光刻胶膜
利用曝光显影设备将步骤二完成贴膜作业的金属基板正面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板正面后续需要进行电镀的区域的图形，
步骤四、电镀第一金属层
对步骤三中金属基板正面去除部分图形的光刻胶膜的区域通过多层电镀方式形成第一金属层，
步骤五、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，在金属基板正面相对形成内引脚，
步骤六、装片打线
在步骤五形成的内引脚之间的金属基板正面通过导电或不导电粘结物质进行芯片的植入，以及在芯片正面与内引脚正面之间进行键合金属线作业，
步骤七、包封
利用塑封料注入设备，将已完成芯片植入以及键合金属线作业的金属基板进行包封塑封料作业，并进行塑封料包封后的固化作业，
步骤八、贴膜作业
利用贴膜设备在完成包封以及固化作业的金属基板在正面及背面分别贴上可进行曝光显影的光刻胶膜，
步骤九、金属基板背面去除部分图形的光刻胶膜
利用曝光显影设备将步骤八完成贴膜作业的金属基板背面进行图形的曝光、显影与去除部分图形的光刻胶膜，以露出金属基板背面后续需要进行蚀刻的区域图形，
步骤十、金属基板背面进行全蚀刻或半蚀刻作业
对步骤九中金属基板背面去除部分光刻胶膜的图形区域同时进行全蚀刻或半蚀刻，在金属基板背面形成凹陷的蚀刻区域，同时相对形成外基岛和外引脚，
步骤十一、金属基板正面及背面去膜作业
将金属基板正面及背面余下的光刻胶膜去除，
步骤十二、金属基板背面蚀刻区域填充填缝剂
在所述金属基板背面的蚀刻区域内利用填充的设备进行充填填缝剂，并进行填缝剂充填或包封后的固化作业，
步骤十三、电镀第二金属层
在所述外基岛和外引脚背面区域镀上第二金属层，
步骤十四、切割成品
将步骤十三完成电镀第二金属层的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来，制得有基岛四面无引脚封装结构成品。
4.根据权利要求3所述的有基岛四面无引脚封装结构的制造方法，其特征在于：所述外基岛（1）的正面通过多层电镀方式形成一个或多个内基岛（3），所述芯片（5）通过导电或不导电粘结物质（8）设置于内基岛（3）正面。
5.根据权利要求3所述的有基岛四面无引脚封装结构的制造方法，其特征在于：所述内引脚（4）与内引脚（4）之间通过导电或不导电粘结物质（8）跨接有无源器件（15）。
6.根据权利要求3所述的有基岛四面无引脚封装结构的制造方法，其特征在于：所述外基岛（1）与外引脚（2）之间设置有外静电释放圈（16），所述外静电释放圈（16）正面通过多层电镀方式形成内静电释放圈（17），所述内静电释放圈（17）正面与芯片（5）正面之间通过金属线（6）连接。
7.根据权利要求3~6其中之一所述的有基岛四面无引脚封装结构的制造方法，其特征在于：所述外基岛（1）有单个，所述外引脚（2）有多圈。
8.根据权利要求3~6其中之一所述的有基岛四面无引脚封装结构的制造方法，其特征在于：所述外基岛（1）有多个，所述外引脚（2）有单圈。
9.根据权利要求3~6其中之一所述的有基岛四面无引脚封装结构的制造方法，其特征在于：所述外基岛（1）有多个，所述外引脚（2）有多圈。
CN2011103742372A 2011-11-22 2011-11-22 有基岛四面无引脚封装结构及其制造方法 Active CN102403282B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011103742372A CN102403282B (zh) 2011-11-22 2011-11-22 有基岛四面无引脚封装结构及其制造方法
JP2014541503A JP2015502035A (ja) 2011-11-22 2012-01-06 クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法
PCT/CN2012/000018 WO2013075383A1 (en) 2011-11-22 2012-01-06 Quad flat no-lead (qfn) packaging structures and method for manufacturing the same
US14/260,303 US9209115B2 (en) 2011-11-22 2014-04-24 Quad flat no-lead (QFN) packaging structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103742372A CN102403282B (zh) 2011-11-22 2011-11-22 有基岛四面无引脚封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102403282A true CN102403282A (zh) 2012-04-04
CN102403282B CN102403282B (zh) 2013-08-28

Family

ID=45885346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103742372A Active CN102403282B (zh) 2011-11-22 2011-11-22 有基岛四面无引脚封装结构及其制造方法

Country Status (4)

Country Link
US (1) US9209115B2 (zh)
JP (1) JP2015502035A (zh)
CN (1) CN102403282B (zh)
WO (1) WO2013075383A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683315A (zh) * 2011-11-30 2012-09-19 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
CN104269393A (zh) * 2014-09-15 2015-01-07 江苏长电科技股份有限公司 一体金属框架静电释放圈用于指纹传感器结构及制造方法
CN114823363A (zh) * 2022-05-13 2022-07-29 宁波福驰科技有限公司 一种芯片封装方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997439B2 (en) * 2015-04-30 2018-06-12 Qualcomm Incorporated Method for fabricating an advanced routable quad flat no-lead package
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349397A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体装置およびそれに用いられるリードフレーム
CN201233888Y (zh) * 2008-07-30 2009-05-06 江苏长电科技股份有限公司 功能引脚和芯片承载底座凸出式半导体封装结构
US20090166828A1 (en) * 2007-12-28 2009-07-02 Suresh Upadhyayula Etched surface mount islands in a leadframe package
CN101814482A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
JP2001077230A (ja) * 1999-09-02 2001-03-23 Ricoh Co Ltd リードフレーム及びそれを用いた半導体装置実装体
EP1406300B1 (en) * 2001-07-09 2012-02-22 Sumitomo Metal Mining Company Limited Method of manufacturing a lead frame
JP2004158753A (ja) * 2002-11-08 2004-06-03 Sony Corp リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法
JP4091050B2 (ja) * 2005-01-31 2008-05-28 株式会社三井ハイテック 半導体装置の製造方法
US7825514B2 (en) * 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
JP2011108818A (ja) * 2009-11-17 2011-06-02 Mitsui High Tec Inc リードフレームの製造方法および半導体装置の製造方法
JP5387374B2 (ja) * 2009-12-04 2014-01-15 住友金属鉱山株式会社 リードフレームの製造方法
CN101969032B (zh) * 2010-09-04 2012-04-11 江苏长电科技股份有限公司 双面图形芯片正装先镀后刻模组封装方法
JP2011211248A (ja) * 2011-07-29 2011-10-20 Toyo Kohan Co Ltd Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法
CN102420206B (zh) * 2011-11-30 2014-05-14 江苏长电科技股份有限公司 先镀后刻四面无引脚封装结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349397A (ja) * 2003-05-21 2004-12-09 Sharp Corp 半導体装置およびそれに用いられるリードフレーム
US20090166828A1 (en) * 2007-12-28 2009-07-02 Suresh Upadhyayula Etched surface mount islands in a leadframe package
CN201233888Y (zh) * 2008-07-30 2009-05-06 江苏长电科技股份有限公司 功能引脚和芯片承载底座凸出式半导体封装结构
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法
CN101814482A (zh) * 2010-04-30 2010-08-25 江苏长电科技股份有限公司 有基岛引线框结构及其生产方法
CN102005432A (zh) * 2010-09-30 2011-04-06 江苏长电科技股份有限公司 四面无引脚封装结构及其封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683315A (zh) * 2011-11-30 2012-09-19 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
CN102683315B (zh) * 2011-11-30 2015-04-29 江苏长电科技股份有限公司 滚镀四面无引脚封装结构及其制造方法
CN104269393A (zh) * 2014-09-15 2015-01-07 江苏长电科技股份有限公司 一体金属框架静电释放圈用于指纹传感器结构及制造方法
CN114823363A (zh) * 2022-05-13 2022-07-29 宁波福驰科技有限公司 一种芯片封装方法

Also Published As

Publication number Publication date
US20140319664A1 (en) 2014-10-30
JP2015502035A (ja) 2015-01-19
WO2013075383A1 (en) 2013-05-30
US9209115B2 (en) 2015-12-08
CN102403282B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
CN102376672B (zh) 无基岛球栅阵列封装结构及其制造方法
CN102376656B (zh) 无基岛四面无引脚封装结构及其制造方法
CN102403282B (zh) 有基岛四面无引脚封装结构及其制造方法
CN102683315B (zh) 滚镀四面无引脚封装结构及其制造方法
CN102420206B (zh) 先镀后刻四面无引脚封装结构及其制造方法
CN202394868U (zh) 单基岛露出多圈脚静电释放圈无源器件封装结构
CN102867791B (zh) 多芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN102856290B (zh) 单芯片倒装先蚀刻后封装基岛埋入封装结构及其制造方法
CN202394873U (zh) 单基岛露出型单圈引脚球栅阵列封装结构
CN102867802B (zh) 多芯片倒装先蚀刻后封装基岛露出封装结构及其制造方法
CN202394916U (zh) 多基岛露出单圈脚静电释放圈无源器件球栅阵列封装结构
CN202443966U (zh) 多基岛露出多圈脚静电释放圈无源器件球栅阵列封装结构
CN202394865U (zh) 多基岛露出多圈脚静电释放圈无源器件封装结构
CN202394921U (zh) 单基岛露出多圈脚静电释放圈无源器件球栅阵列封装结构
CN202394894U (zh) 多基岛露出单圈脚静电释放圈无源器件封装结构
CN202394918U (zh) 单基岛露出单圈脚静电释放圈无源器件球栅阵列封装结构
CN202394941U (zh) 单基岛埋入多圈脚静电释放圈无源器件球栅阵列封装结构
CN202394912U (zh) 多基岛露出型多圈引脚静电释放圈球栅阵列封装结构
CN202394876U (zh) 单基岛埋入多圈脚静电释放圈无源器件封装结构
CN202394943U (zh) 多基岛埋入单圈引脚静电释放圈球栅阵列封装结构
CN202394947U (zh) 单基岛埋入单圈脚静电释放圈无源器件球栅阵列封装结构
CN202394872U (zh) 单基岛露出型单圈引脚静电释放圈球栅阵列封装结构
CN202394913U (zh) 单基岛露出型多圈引脚无源器件球栅阵列封装结构
CN202394927U (zh) 多基岛埋入单圈脚静电释放圈无源器件封装结构
CN202394878U (zh) 多基岛埋入多圈引脚静电释放圈球栅阵列封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161230

Address after: The 300000 Tianjin FTA test area (Dongjiang Bonded Port) No. 6865 North Road, 1-1-1802-7 financial and trade center of Asia

Patentee after: Xin Xin finance leasing (Tianjin) Co., Ltd.

Address before: 214434 Binjiang Middle Road, Jiangyin Development Zone, Jiangsu, China, No. 275, No.

Patentee before: Jiangsu Changdian Sci. & Tech. Co., Ltd.

EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20120404

Assignee: Jiangsu Changjiang Electronics Technology Co., Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Denomination of invention: Packaging structure with basic islands and without pins at four sides and manufacturing method thereof

Granted publication date: 20130828

License type: Exclusive License

Record date: 20170614

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Assignor: Xin Xin finance leasing (Tianjin) Co., Ltd.

Contract record no.: 2017320000152

Date of cancellation: 20200416

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200429

Address after: 214434, No. 78, mayor road, Chengjiang, Jiangsu, Jiangyin, Wuxi

Patentee after: JIANGSU CHANGJIANG ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 1-1-1802-7, North Zone, financial and Trade Center, No. 6865, Asia Road, Tianjin pilot free trade zone (Dongjiang Free Trade Port Area)

Patentee before: Xin Xin finance leasing (Tianjin) Co., Ltd.