CN102403295B - 金属键接的半导体封装及其方法 - Google Patents

金属键接的半导体封装及其方法 Download PDF

Info

Publication number
CN102403295B
CN102403295B CN201010282198.9A CN201010282198A CN102403295B CN 102403295 B CN102403295 B CN 102403295B CN 201010282198 A CN201010282198 A CN 201010282198A CN 102403295 B CN102403295 B CN 102403295B
Authority
CN
China
Prior art keywords
chip
base
groove
pins
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010282198.9A
Other languages
English (en)
Other versions
CN102403295A (zh
Inventor
薛彦迅
安荷·叭剌
鲁军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Alpha and Omega Semiconductor Ltd
Original Assignee
Alpha and Omega Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Ltd filed Critical Alpha and Omega Semiconductor Ltd
Priority to CN201010282198.9A priority Critical patent/CN102403295B/zh
Publication of CN102403295A publication Critical patent/CN102403295A/zh
Application granted granted Critical
Publication of CN102403295B publication Critical patent/CN102403295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明公开了一种金属键接的半导体封装方法，其特点是，提供一引线框架，引线框架包括芯片基座及引脚，在芯片基座上表面设置至少一个基座凹槽，基座凹槽将整个芯片基座区分为多个芯片安装区域；提供多个芯片，通过粘合物将多个芯片安装在对应的芯片基座的各个芯片安装区域；提供至少一个金属片，用于芯片之间的连接；提供引线，用于芯片与引脚之间的连接；提供一塑封体，塑封体塑封上述结构；塑封完毕之后将基座凹槽底部切断，从而将相互连接的芯片安装区域分割为互不连接的各个芯片安装区域。本发明的封装方法能有效的防止芯片安装时粘合物的溢出所造成的对芯片安装设备的污染，并且增加了封装体内芯片的利用率，降低封装成本。

Description

金属键接的半导体封装及其方法
技术领域
本发明涉及一种半导体封装及其方法，尤其涉及一种金属键接的半导体封装及其方法。
背景技术
封装对于芯片来说至关重要，它不仅起保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。目前，芯片制造规模的不断扩大以及巨大且快速成长的终端电子应用市场极大的推动了整个半导体封装产业的成长。为满足产品轻、薄、短、小与系统初步整合的需求，各样式的封装结构推陈出新。其中能符合轻薄短小与高密度要求的晶圆级封装渐渐受到重视。
如图1所示，现有的封装包括引脚1、芯片基座2、粘合物3、芯片4、引线5及塑封体6。其中，在芯片封装的开始阶段，芯片基座2与引脚1为断开的，芯片基座2与引脚1之间留有空隙。在芯片的封装过程中，将芯片基座2及引脚1放置在芯片安装设备上，然后将粘合物3涂覆在芯片基座2上，接着将芯片4设置在粘合物3上。此时由于芯片4对粘合物3的挤压作用，加剧了粘合物3向芯片基座2四周的溢出，粘合物3甚至会从芯片基座3与引脚1之间的空隙中流入芯片安装设备上，造成芯片安装设备的污染。
现有技术中，芯片封装的开始阶段，除了芯片基座与引脚之间断开外，芯片基座与芯片基座之间也为断开状态，芯片基座与芯片基座之间也存有间隙，如图2所示，为现有技术中金属键接的半导体封装的截面示意图，该结构包括引脚1’、芯片基座2’、粘合物3’、芯片4’及连接片5’。如图2的第一行图形所示，芯片基座2’与芯片基座2’之间留有空隙d1，芯片基座2’与引脚1’之间也留有空隙d2。如图2的第二行图形所示，当在同样大小的芯片基座2’上增大芯片4’的面积时，会使芯片4’下面的粘合物3’向芯片基座2’的边缘溢出。如图2的第三行图形所示，粘合物3’甚至会流入芯片基座2’与芯片基座2’之间的空隙及芯片基座2’与引脚1’之间的空隙内，对芯片安装设备的污染。因而在实际的工艺制作中，为了避免上述粘合物的溢出对芯片安装设备造成的污染，基于不同的粘合物，规定了安装距离要求，即在规定了封装尺寸的前提下，减小芯片的面积，或者规定了芯片面积的前提下，增大封装尺寸。而该措施大大降低了半导体封装体内芯片的利用率。
发明内容
本发明的目的是提供一种金属片键接的封装方法，该封装方法能有效的防止芯片安装时粘合物的溢出所造成的对芯片安装设备的污染，并且大大增加了封装体内芯片的利用率，降低了封装成本，并且该封装方法简单，易操作。
为了达到上述目的，本发明提出的一种金属键接的半导体封装，包括：
一引线框架，所述引线框架包括芯片基座及引脚，所述芯片基座上表面设置至少一个基座凹槽，所述基座凹槽将整个芯片基座区分为多个芯片安装区域，所述引脚设置在芯片基座附近；
多个芯片，所述多个芯片通过粘合物对应设置在芯片基座的各个芯片安装区域，所述芯片包括多个顶部电极；
至少一个金属片，用于芯片之间的连接；
一塑封体，塑封所述芯片基座、引脚、芯片及金属片。
上述的一种金属键接的半导体封装，基座凹槽底部断开将芯片基座上的多个芯片安装区域分割为互不连接的芯片安装区域，凹槽底部断开宽度小于凹槽宽度。
上述的一种金属键接的半导体封装，所述多个芯片包括第一芯片和第二芯片，所述多个芯片安装区域包括第一芯片安装区域和第二芯片安装区域，所述第一芯片设置在第一芯片安装区域上，所述第二芯片设置在第二芯片安装区域上，所述第二芯片包括底部电极并电连接至第二芯片安装区域。
上述的一种金属键接的半导体封装，所述金属片的一端电连接第一芯片的顶部电极，其另一端设置在基座凹槽内靠近第二芯片安装区域的位置。
上述的一种金属键接的半导体封装，所述基座凹槽底部断开将所述第一芯片安装区域和第二芯片安装区域分割为互不连接的芯片安装区域，凹槽底部断开宽度小于凹槽宽度。
上述的一种金属键接的半导体封装，所述粘合物从第一芯片安装区域上溢出到靠近第一芯片安装区域的基座凹槽的底部角落。
上述的一种金属键接的半导体封装，所述粘合物为导电粘合物。
本发明提供另外一种金属键接的半导体封装，包括：
一引线框架，所述引线框架包括芯片基座及引脚，所述引脚设置在芯片基座附近，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述基座与引脚间凹槽底部断开将芯片基座及引脚分割为互不连接的芯片基座及引脚，凹槽底部断开宽度小于凹槽宽度，所述芯片基座上设有芯片安装区域；
一通过粘合剂设置在芯片安装区域上的芯片，所述芯片包括数个顶部电极；
一金属连接用于连接芯片的顶部电极及引脚；
一塑封体，用以塑封芯片基座、引脚、芯片及金属连接。
上述的一种金属键接的半导体封装，所述金属连接包括一金属片，所述金属片的一端连接芯片的顶部电极，另一端设置在所述基座与引脚间凹槽内靠近引脚的位置，用于芯片的顶部电极与引脚的连接。
上述的一种金属键接的半导体封装，所述粘合剂从芯片安装区域上溢出到靠近芯片安装区域的基座与引脚间凹槽的底部角落。
本发明还提供一种金属键接的半导体封装，包括：
一引线框架，所述引线框架包括芯片基座及引脚，所述芯片基座上设有至少一个基座凹槽，所述基座凹槽将芯片基座区分为多个芯片安装区域，基座凹槽底部断开将芯片基座上的多个芯片安装区域分割为互不连接的芯片安装区域，所述引脚设置在芯片基座的附近，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述基座与引脚间凹槽底部断开将基座及引脚分割为互不连接的芯片基座及引脚，凹槽底部断开宽度小于凹槽宽度；
多个芯片，所述芯片通过粘合剂设置在其对应的芯片安装区域上；
多个金属连接用于芯片之间的连接及芯片与引脚之间的连接；
一塑封体，用以塑封芯片基座、引脚、芯片及金属连接。
上述的一种金属键接的半导体封装，所述粘合剂从芯片基座区上溢出到靠近芯片基座区的基座与引脚间凹槽的底部角落。
上述的一种金属键接的半导体封装，所述金属连接包括一个金属片，所述的金属片一端设置在所述基座与引脚间凹槽内靠近引脚的位置，用于芯片的顶部电极与引脚的连接。
本发明的一种金属键接的半导体封装方法，包括以下步骤：
步骤1：提供一引线框架，所述引线框架包括芯片基座及引脚，在所述芯片基座上表面设置至少一个基座凹槽，所述基座凹槽将整个芯片基座区分为多个芯片安装区域，所述引脚设置在芯片基座的附近；
步骤2：提供多个芯片，通过粘合物将所述多个芯片安装在对应的芯片基座的各个芯片安装区域，所述芯片包括多个顶部电极；
步骤3：提供至少一个金属连接，用于连接芯片的顶部电极；
步骤4：提供一塑封体，塑封所述芯片基座、引脚、芯片及金属连接；
步骤5：将基座凹槽底部断开，从而将相互连接的芯片安装区域分割为互不连接的各个芯片安装区域，凹槽底部断开宽度小于凹槽宽度。
上述的一种金属键接的半导体封装方法，在步骤2中，通过第一粘合物安装第一芯片在第一芯片安装区域上，所述第一粘合物从第一芯片安装区域上溢出到靠近第一芯片安装区域的基座凹槽的底部角落，通过第二粘合物安装第二芯片在第二芯片安装区域上，第二芯片包括一底部电极与第二芯片安装区域电学连接，所述第二粘合物从第二芯片安装区域上溢出到靠近第二芯片安装区域的基座凹槽的底部角落。
上述的一种金属键接的半导体封装方法，在步骤3中，所述提供至少一个金属连接包括提供第一金属片，其一端连接第一芯片的一个顶部电极，其另一端设置在基座凹槽内靠近第二芯片安装区的位置，与第二芯片的底部电极电学连接。
上述的一种金属键接的半导体封装方法，在步骤1中，所述引脚与所述芯片基座之间设有基座与引脚间凹槽。
上述的一种金属键接的半导体封装方法，在步骤5中，还包括从塑封体底部将基座与引脚间凹槽的底部断开，以分割芯片基座及引脚。
上述的一种金属键接的半导体封装方法，在步骤3中，提供第二金属片一端连接第二芯片的一个顶部电极，其另一端设置在基座与引脚间凹槽内靠近引脚的位置与引脚电学连接。
本发明的一种金属键接的半导体封装方法，包括以下步骤：
步骤1：提供一引线框架，所述引线框架包括芯片基座及引脚，所述引脚设置在芯片基座的附近，所述引脚与所述芯片基座连接在一起，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述芯片基座上设有芯片安装区域；
步骤2：提供至少一芯片，通过粘合剂将所述芯片设置在芯片安装区域上，所述芯片包括数个顶部电极；
步骤3：提供金属连接以连接芯片的顶部电极与引脚；
步骤4：提供一塑封体，用以塑封芯片基座、引脚、芯片及金属连接；
步骤5：从塑封体底部将基座与引脚间凹槽的底部断开，以分割芯片基座及引脚。
上述的一种金属键接的半导体封装方法，在步骤2中，通过粘合物安装所述芯片在芯片基座上，所述粘合物从基座上上溢出到靠近芯片基座的基座与引脚间凹槽的底部角落。
上述的一种金属键接的半导体封装方法，在步骤3中，所述提供金属连接包括提供第一金属片一端连接第一芯片的一个顶部电极，其另一端设置在基座与引脚间凹槽内靠近引脚的位置，与引脚电学连接。
上述的一种金属键接的半导体封装方法，在步骤1中，所述芯片基座上设有至少一个基座凹槽，所述基座凹槽将芯片基座区分为多个芯片安装区域。
上述的一种金属键接的半导体封装方法，在步骤5中，还包括从塑封体底部将基座与引脚间凹槽的底部断开，以分割芯片基座及引脚。
本发明的一种金属键接的半导体封装方法，包括以下步骤：
步骤1：提供一引线框架，所述引线框架包括芯片基座及引脚，所述芯片基座上设有至少一个基座凹槽，所述基座凹槽将芯片基座区分为多个芯片安装区域，所述引脚设置在芯片基座的周围，所述引脚与所述芯片基座连接在一起，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述基座与引脚间凹槽用以区分所述引脚与所述芯片基座；
步骤2：提供至少一个芯片，所述芯片通过粘合剂设置在其对应的芯片安装区域上，所述芯片包括底部电极及多个顶部电极；
步骤3：提供多个金属片，所述金属片一端与芯片顶部电极连接，其另一端设置在基座凹槽内，用于芯片之间的连接，所述金属片一端与芯片顶部电极连接，其另一端设置在基座与引脚间凹槽内，用于芯片与引脚之间的连接；
步骤4：提供引线，所述引线连接芯片的顶部电极及引脚；
步骤5：一塑封体，用以塑封芯片基座、引脚、多个芯片及金属片；
步骤6：从塑封体底部将基座凹槽的底部切断，以将芯片基座分割为互不连接的芯片安装区域，从塑封体底部将基座与引脚间凹槽的底部切断，以分割芯片基座及引脚。
本发明金属片键接的封装方法由于采用上述技术方案，使之与现有技术相比，具有以下优点和积极效果：
1、本发明的金属片键接的封装方法由于在芯片封装的开始阶段，使芯片基座之间以及芯片基座与引脚之间连接在一起，芯片基座之间以及芯片基座与引脚之间没有空隙暴露在芯片安装设备上，因此避免了芯片安装时，粘合物的溢出对芯片安装设备的污染。
2、本发明的金属片键接的封装方法由于在芯片基座之间以及芯片基座与引脚之间连接的部位设置凹槽，防止了粘合物过量溢出而堆积以污染芯片的表面。
3、本发明的金属片键接的封装方法简单易操作，制作成本低。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有半导体封装结构的横截面视图。
图2为以三幅图说明粘合物溢出的现有半导体封装结构的横截面视图。
图3为实施例一的金属键接的半导体封装方法流程图。
图4为实施例一中所提供的引线框架的俯视图及横截面视图。
图5为实施例一中将芯片通过粘合物设置在引线框架上的俯视图及横截面视图。
图6为实施例一中用金属片键接芯片电极与引脚的俯视图及横截面视图。
图7为实施例一中用引线连接芯片电极及引脚的俯视图及横截面视图。
图8为实施例一中用塑封体塑封的俯视图及横截面视图。
图9为实施例一中在塑封体底部切割基座凹槽底面的俯视图及横截面视图。
图10为实施例二的金属键接的半导体封装方法流程图。
图11为实施例二中所提供引线框架的俯视图及横截面视图。
图12为实施例二中将芯片设置在引线框架上的俯视图及横截面视图。
图13为实施例二中用金属片键接芯片电极及引脚的俯视图及横截面视图。
图14为实施例二中用引线连接芯片电极与引脚的俯视图及横截面视图。
图15为实施例二中塑封体塑封的俯视图及横截面视图。
图16为实施例二中切割塑封体底部的基座与引脚间凹槽底面的俯视图及横截面视图。
图17为实施例三的金属键接的半导体封装结构的横截面视图。
具体实施方式
实施例一：本发明提供一种金属片键接的封装方法，该封装方法的封装结构包括引线框架110、粘合物120、芯片130、140、金属片150、引线160及塑封体170，该金属片键接的半导体封装流程图如图3所示，其具体的封装过程如下：
如图4所示，首先提供一引线框架110，引线框架110包括芯片基座115及多个引脚。图4中上一幅图为引线框架的俯视图，其下一幅图为沿上一幅图形中虚线位置的截面图。芯片基座115包括第一芯片安装区域1151、第二芯片安装区域1152以及基座凹槽1153，基座凹槽1153设置在芯片安装区域之间，可以区分各个芯片安装区域。在实际的应用中，芯片基座上可以设置多个芯片安装区域，并可设置多个基座凹槽加以区分。本实施例仅以在引线框架上设置两个芯片安装区域及一个基座凹槽为例。如图4所示，多个引脚还包括引脚111、引脚112、引脚113及引脚114，其中引脚111与芯片基座1151连接，即引脚111与芯片底部电极导电连接；引脚112、113及144分别断开一个间距设置在芯片基座115的两边，这些引脚分别与芯片的电极对应。
如图5所示，由于本实施例中引线框架上仅设置两个芯片安装区域，因此提供两个芯片。两个芯片分别为第一芯片130及第二芯片140，第一芯片130及第二芯片140分别以高端金属氧化物半导体场效应晶体管(HS MOSFET)及低端金属氧化物半导体场效应晶体管(LS MOSFET)为例。HS MOSFET及LS MOSFET分别包括顶部源极、栅极以及底部漏极。通过粘合物120将第一芯片130和第二芯片140分别设置在第一芯片安装区域1151及第二芯片安装区域1152上，粘合物120起导电粘结的作用。优选地，该粘合物120为导电银浆。在具体的工艺操作中，首先将导电银浆涂布在芯片安装区域上，然后将芯片设置在导电银浆上。通常情况下，导电银浆会在芯片安装区域上溢出，尤其是芯片放置在导电银浆上之后，芯片的重力会加剧导电银浆的溢出。在本实施例中，如图5所示，导电银浆将会慢慢溢出流向基座凹槽1153内。从第而一芯片安装区域1151溢出的粘合物累积在基座凹槽靠近第一芯片安装区域的底部角落，从第二芯片安装区域1152溢出的粘合物累积在基座凹槽靠近第二芯片安装区域的底部角落。现有技术中，由于芯片安装区域之间为断开的，导电银浆会从芯片安装区域溢出并通过安装区域之间的空隙，进而污染设置在引线框架下面的芯片安装设备，因此在进行芯片封装时，要考虑芯片与芯片安装区域边缘的间距，从而限制了芯片封装的尺寸。在本实施例中，芯片安装区域之间的基座凹槽结构收集了溢出的粘合物，防止其流入芯片安装设备，芯片边缘到芯片安装区域边缘的距离一般大于3mils即可，而传统的芯片边缘到芯片安装区域边缘的距离一般需要大于8～10mils。因此本发明中封装体内芯片的利用率有明显提高。
如图6所示，芯片设置在芯片安装区域上之后，提供一金属片150，金属片150的一端1501设置在第一芯片130的顶部源极上，其另一端1502设置在基座凹槽153内靠近第二芯片140的位置。在现有封装技术中，由于没有设置基座凹槽，金属片150的一端1502与第二芯片140共同设置在第二芯片安装区域1152上。为防止金属片150的一端1502下部的粘合物与第二芯片140下部的粘合物产生溢出而堆积，甚至造成粘合物的攀爬而影响芯片表面的电路性能，金属片150的一端1502与第二芯片140之间具有一定的设置距离的需要。而在本实施例中，金属片150的一端1502设置在基座凹槽1153内，基座凹槽1153具有一定的高度，再加上第二芯片140本身的厚度，金属片的一端1502下部及第二芯片140下部的粘合物的溢出产生攀爬至第二芯片140表面而影响电路性能的可能性降低。因此金属片的一端1502与第二芯片140之间的距离可缩短，第一芯片1501与第二芯片1502之间的距离也可缩短。在本实施例中，芯片边缘到芯片边缘的距离大于5mils即可适合封装，而在传统的封装中，芯片边缘到芯片边缘的距离需大于20mils，由此可见，本实施例中的凹槽结构提高了封装体中芯片的利用率，节约了成本。此外金属片150也可由引线或带状连接线替代。
如图7所示，提供引线160用于芯片电极的连接，第一芯片130与引脚111导电连接；第一芯片130的顶部栅极通过引线160与引脚113连接；第二芯片140的顶部源极通过引线160与引脚112连接；第二芯片140的顶部栅极通过引线160与引脚114连接。
如图8所示，引线连接结束后，采用塑封体170对该封装结构进行封装。
如图9所示，塑封结束后，从塑封体170的底部切断基座凹槽1153的底部，从而分割第一芯片安装区域1151及第二芯片安装区域1152，以完成芯片的封装。凹槽底部断开宽度应小于凹槽宽度，以保留足够的底部接纳金属片150的一个终端。
在本实施例中，第一芯片130及第二芯片140分别为MOSFET芯片。第一芯片130及第二芯片140也可分别是一集成电路控制芯片和一MOSFET芯片，或其它集成电路芯片的组合。芯片的底部可设电极也可不设电极，同时根据不同的芯片可选用不同的导电或绝缘粘合物。第一芯片可选用第一粘合物，第二芯片可选用第二粘合物。第一粘合物和第二粘合物可以相同也可以不同。
实施例二、本发明提供一种金属片键接的封装方法，该封装结构包括引线框架210、粘合物220、芯片230、金属片240、引线250及塑封体260，本发明的半导体封装方法流程图如图10所示，其具体封装步骤如下：
如图11所示，提供一引线框架210，引线框架210包括引脚及芯片基座211。引脚包括两组与芯片基座211连接在一起并分别设置在芯片基座211两边的引脚212、引脚213以及与芯片基座211断开设置的引脚214。如图1所示，在芯片基座211与引脚213之间还设有一个基座与引脚间凹槽215，基座与引脚间凹槽215将芯片基座211与引脚213之间区分开来。
如图12所示，提供一芯片230，将芯片230通过粘合物220设置在芯片基座211上，溢出的粘合物220可流入基座与引脚间凹槽215，并累积在基座与引脚间凹槽靠近基座的底部角落，从而避免了对芯片安装设备的连接，芯片230的边缘亦可尽可能的靠近芯片基座211的边缘。同时根据不同的芯片可选用不同的导电或绝缘粘合物。
如图13所示，用金属片240连接芯片的顶部电极及引脚，芯片以功率金属氧化物半导体为例，该顶部电极为源极，金属片240的一端2401设置在芯片的顶部源极上，金属片240的另一端2401设置在凹槽内靠近引脚的部位，与引脚导电连接。此外金属片240也可由引线或带状连接线替代。
如图14所示，用引线250连接芯片230的顶部栅极与引脚214。如图15所示，接着用塑封体260塑封引线框架、芯片、金属片及引脚。塑封完毕后，如图16所示，在塑封体底部，切断基座与引脚间凹槽215的底边，从而断开芯片基座211与引脚213之间的连接，以完成整个封装工艺。凹槽底部断开宽度应小于凹槽宽度，以保留足够的底部以接纳金属片240的终端2401。在本实施例中，塑封之前将芯片基座及引脚连接在一起，并通过基座与引脚间凹槽区分，基座与引脚间凹槽保护芯片安装设备不受粘合物的污染，从而允许减小芯片基座与引脚之间的距离，提高了封装中芯片的利用率。在本实施例中，芯片230可以是MOSFET芯片或其它任何集成电路芯片。芯片的底部可设电极也可不设电极，同时根据不同的芯片可选用不同的导电或绝缘粘合物。
实施例三、上述实施例一是封装结构在塑封之前将芯片基座上的每个芯片安装区域连接在一起，以基座凹槽加以区分，塑封结束后，对基座凹槽进行切割以完成整个封装过程。实施例二是封装结构在塑封之前将芯片基座与引脚连接在一起，以基座与引脚间凹槽加以区分，塑封结束后，对基座与引脚间凹槽进行切割以完成整个封装过程。在具体的封装过程中，可将实施例一和实施例二结合起来。如图17所示，用金属片代替引线连接芯片电极与引脚，引线框架310中的芯片基座311之间以及芯片基座311与引脚312之间都连接在一起，并分别以基座凹槽313、基座与引脚间凹槽314区分，在芯片安装完毕以及塑封体塑封完毕后，再将基座凹槽313、基座与引脚间凹槽314切断以完成整个封装。凹槽底部断开宽度应小于凹槽宽度。
在该实施例的芯片安装过程中，同样避免由粘合物的溢出而引起芯片安装设备的污染，并且更大限度的提高了封装体内可封装的芯片的面积，或者更大限度的减小了芯片的封装尺寸，降低了封装成本。
当然，必须认识到，上述介绍是有关本发明优选实施例的说明，只要不偏离随后所附权利要求所显示的精神和范围，本发明还存在着许多修改。
本发明决不是仅局限于上述说明或附图所显示的细节和方法。本发明能够拥有其它的实施例，并可采用多种方式予以实施。另外，大家还必须认识到，这里所使用的措辞和术语以及文摘只是为了实现介绍的目的，决不是仅仅局限于此。
正因为如此，本领域的技术人员将会理解，本发明所基于的观点可随时用来作为实施本发明的几种目标而设计其它结构、方法和系统。所以，至关重要的是，所附的权利要求将被视为包括了所有这些等价的建构，只要它们不偏离本发明的精神和范围。

Claims (20)

1.一种金属键接的半导体封装，其特征在于，包括：
一引线框架，所述引线框架包括芯片基座及引脚，所述芯片基座上表面设置至少一个基座凹槽，所述基座凹槽将整个芯片基座区分为多个芯片安装区域，所述多个芯片安装区域包括第一芯片安装区域和第二芯片安装区域，所述引脚设置在芯片基座附近；
多个芯片，所述多个芯片包括第一芯片和第二芯片，所述多个芯片通过粘合物对应设置在芯片基座的各个芯片安装区域，所述芯片包括多个顶部电极；
所述第一芯片设置在第一芯片安装区域上，所述第二芯片设置在第二芯片安装区域上，所述第二芯片包括底部电极并电连接至第二芯片安装区域；
至少一个金属片，用于芯片之间的连接，所述金属片的一端电连接第一芯片的顶部电极，其另一端设置在基座凹槽内靠近第二芯片安装区域的位置；
一塑封体，塑封所述芯片基座、引脚、芯片及金属片。
2.如权利要求1所述的一种金属键接的半导体封装，其特征在于，基座凹槽底部断开将芯片基座上的多个芯片安装区域分割为互不连接的芯片安装区域，凹槽底部断开宽度小于凹槽宽度。
3.如权利要求1所述的一种金属键接的半导体封装，其特征在于，所述基座凹槽底部断开将所述第一芯片安装区域和第二芯片安装区域分割为互不连接的芯片安装区域，凹槽底部断开宽度小于凹槽宽度。
4.如权利要求1所述的一种金属键接的半导体封装，其特征在于，所述粘合物从第一芯片安装区域上溢出到靠近第一芯片安装区域的基座凹槽的底部角落。
5.如权利要求4所述的一种金属键接的半导体封装，其特征在于，所述粘合物为导电粘合物。
6.一种金属键接的半导体封装，其特征在于，包括：
一引线框架，所述引线框架包括芯片基座及引脚，所述引脚设置在芯片基座附近，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述基座与引脚间凹槽底部断开将芯片基座及引脚分割为互不连接的芯片基座及引脚，凹槽底部断开宽度小于凹槽宽度，所述芯片基座上设有芯片安装区域；
一通过粘合剂设置在芯片安装区域上的芯片，所述芯片包括数个顶部电极；
一金属连接用于连接芯片的顶部电极及引脚，所述金属连接包括一金属片，所述金属片的一端连接芯片的顶部电极，另一端设置在所述基座与引脚间凹槽内靠近引脚的位置，用于芯片的顶部电极与引脚的连接；
一塑封体，用以塑封芯片基座、引脚、芯片及金属连接。
7.如权利要求6所述的一种金属键接的半导体封装，其特征在于，所述粘合剂从芯片安装区域上溢出到靠近芯片安装区域的基座与引脚间凹槽的底部角落。
8.一种金属键接的半导体封装，其特征在于，包括：
一引线框架，所述引线框架包括芯片基座及引脚，所述芯片基座上设有至少一个基座凹槽，所述基座凹槽将芯片基座区分为多个芯片安装区域，基座凹槽底部断开将芯片基座上的多个芯片安装区域分割为互不连接的芯片安装区域，所述引脚设置在芯片基座的附近，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述基座与引脚间凹槽底部断开将基座及引脚分割为互不连接的芯片基座及引脚，凹槽底部断开宽度小于凹槽宽度；
多个芯片，所述芯片通过粘合剂设置在其对应的芯片安装区域上；
多个金属连接用于芯片之间的连接及芯片与引脚之间的连接，金属连接包括提供一个金属片，所述金属片一端与芯片顶部电极连接，其另一端设置在基座凹槽内，用于芯片之间的连接；
一塑封体，用以塑封芯片基座、引脚、芯片及金属连接。
9.如权利要求8所述的一种金属键接的半导体封装，其特征在于，所述粘合剂从芯片基座区上溢出到靠近芯片基座区的基座与引脚间凹槽的底部角落。
10.如权利要求8所述的一种金属键接的半导体封装，其特征在于，所述金属连接包括另一个金属片，所述的另一个金属片一端设置在所述基座与引脚间凹槽内靠近引脚的位置，用于芯片的顶部电极与引脚的连接。
11.一种金属键接的半导体封装方法，其特征在于，包括以下步骤：
步骤1：提供一引线框架，所述引线框架包括芯片基座及引脚，在所述芯片基座上表面设置至少一个基座凹槽，所述基座凹槽将整个芯片基座区分为多个芯片安装区域，所述引脚设置在芯片基座的附近；
步骤2：提供多个芯片，通过粘合物将所述多个芯片安装在对应的芯片基座的各个芯片安装区域，所述芯片包括多个顶部电极，其中安装第一芯片在第一芯片安装区域上和安装第二芯片在第二芯片安装区域上；
步骤3：提供至少一个金属连接，用于连接芯片的顶部电极，提供至少一个金属连接包括提供第一金属片，其一端连接第一芯片的一个顶部电极，其另一端设置在基座凹槽内靠近第二芯片安装区的位置，与第二芯片的底部电极电学连接；
步骤4：提供一塑封体，塑封所述芯片基座、引脚、芯片及金属连接；
步骤5：将基座凹槽底部断开，从而将相互连接的芯片安装区域分割为互不连接的各个芯片安装区域，凹槽底部断开宽度小于凹槽宽度。
12.如权利要求11所述的一种金属键接的半导体封装方法，其特征在于，在步骤2中，通过第一粘合物安装第一芯片在第一芯片安装区域上，所述第一粘合物从第一芯片安装区域上溢出到靠近第一芯片安装区域的基座凹槽的底部角落，通过第二粘合物安装第二芯片在第二芯片安装区域上，第二芯片包括一底部电极与第二芯片安装区域电学连接，所述第二粘合物从第二芯片安装区域上溢出到靠近第二芯片安装区域的基座凹槽的底部角落。
13.如权利要求11所述的一种金属键接的半导体封装方法，其特征在于，在步骤1中，所述引脚与所述芯片基座之间设有基座与引脚间凹槽。
14.如权利要求13所述的一种金属键接的半导体封装方法，其特征在于，在步骤5中，还包括从塑封体底部将基座与引脚间凹槽的底部断开，以分割芯片基座及引脚。
15.如权利要求13所述的一种金属键接的半导体封装方法，其特征在于，在步骤3中，提供第二金属片一端连接第二芯片的一个顶部电极，其另一端设置在基座与引脚间凹槽内靠近引脚的位置与引脚电学连接。
16.一种金属键接的半导体封装方法，其特征在于，包括以下步骤：
步骤1：提供一引线框架，所述引线框架包括芯片基座及引脚，所述引脚设置在芯片基座的附近，所述引脚与所述芯片基座连接在一起，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述芯片基座上设有芯片安装区域；
步骤2：提供至少一芯片，通过粘合剂将所述芯片设置在芯片安装区域上，所述芯片包括数个顶部电极；
步骤3：提供金属连接以连接芯片的顶部电极与引脚，所述提供金属连接包括提供第一金属片一端连接第一芯片的一个顶部电极，其另一端设置在基座与引脚间凹槽内靠近引脚的位置，与引脚电学连接；
步骤4：提供一塑封体，用以塑封芯片基座、引脚、芯片及金属连接；
步骤5：从塑封体底部将基座与引脚间凹槽的底部断开，以分割芯片基座及引脚。
17.如权利要求16所述的一种金属键接的半导体封装方法，其特征在于，在步骤2中，通过粘合物安装所述芯片在芯片基座上，所述粘合物从基座上上溢出到靠近芯片基座的基座与引脚间凹槽的底部角落。
18.如权利要求16所述的一种金属键接的半导体封装方法，其特征在于，在步骤1中，所述芯片基座上设有至少一个基座凹槽，所述基座凹槽将芯片基座区分为多个芯片安装区域。
19.如权利要求18所述的一种金属键接的半导体封装方法，其特征在于，在步骤5中，还包括将基座凹槽底部断开，从而将相互连接的芯片安装区域分割为互不连接的各个芯片安装区域。
20.一种金属键接的半导体封装方法，其特征在于，包括以下步骤：
步骤1：提供一引线框架，所述引线框架包括芯片基座及引脚，所述芯片基座上设有至少一个基座凹槽，所述基座凹槽将芯片基座区分为多个芯片安装区域，所述引脚设置在芯片基座的周围，所述引脚与所述芯片基座连接在一起，且所述引脚与所述芯片基座之间设有基座与引脚间凹槽，所述基座与引脚间凹槽用以区分所述引脚与所述芯片基座；
步骤2：提供至少一个芯片，所述芯片通过粘合剂设置在其对应的芯片安装区域上，所述芯片包括底部电极及多个顶部电极；
步骤3：提供多个金属片，所述金属片一端与芯片顶部电极连接，其另一端设置在基座凹槽内，用于芯片之间的连接，所述金属片一端与芯片顶部电极连接，其另一端设置在基座与引脚间凹槽内，用于芯片与引脚之间的连接；
步骤4：提供引线，所述引线连接芯片的顶部电极及引脚；
步骤5：一塑封体，用以塑封芯片基座、引脚、多个芯片及金属片；
步骤6：从塑封体底部将基座凹槽的底部切断，以将芯片基座分割为互不连接的芯片安装区域，从塑封体底部将基座与引脚间凹槽的底部切断，以分割芯片基座及引脚。
CN201010282198.9A 2010-09-07 2010-09-07 金属键接的半导体封装及其方法 Active CN102403295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010282198.9A CN102403295B (zh) 2010-09-07 2010-09-07 金属键接的半导体封装及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010282198.9A CN102403295B (zh) 2010-09-07 2010-09-07 金属键接的半导体封装及其方法

Publications (2)

Publication Number Publication Date
CN102403295A CN102403295A (zh) 2012-04-04
CN102403295B true CN102403295B (zh) 2014-08-06

Family

ID=45885352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010282198.9A Active CN102403295B (zh) 2010-09-07 2010-09-07 金属键接的半导体封装及其方法

Country Status (1)

Country Link
CN (1) CN102403295B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474410B (zh) * 2013-09-11 2017-10-27 杰群电子科技（东莞）有限公司 一种功率半导体封装件及其焊线方法
CN104716117B (zh) * 2013-12-17 2017-10-24 万国半导体股份有限公司 多芯片器件及其封装方法
CN104465423B (zh) * 2014-12-08 2017-08-22 杰群电子科技（东莞）有限公司 一种双引线框架叠合设计半导体器件封装方法
CN106935518B (zh) * 2015-12-31 2019-04-12 无锡华润安盛科技有限公司 芯片封装方法
CN112652600B (zh) * 2019-10-10 2023-03-17 上海凯虹科技电子有限公司 多芯片叠层封装结构用金属构件及其贴装方法和封装体
CN111403296B (zh) * 2020-03-30 2022-03-25 捷捷微电(上海)科技有限公司 一种半导体封装件及其制作方法
CN113130455B (zh) * 2021-04-20 2023-09-12 黄山学院 一种高热可靠性的多单元功率集成模块及其加工工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713849B2 (en) * 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
US7235876B2 (en) * 2005-09-12 2007-06-26 Denso Corporation Semiconductor device having metallic plate with groove
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7777315B2 (en) * 2006-05-19 2010-08-17 Fairchild Semiconductor Corporation Dual side cooling integrated power device module and methods of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713849B2 (en) * 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
US7235876B2 (en) * 2005-09-12 2007-06-26 Denso Corporation Semiconductor device having metallic plate with groove
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法

Also Published As

Publication number Publication date
CN102403295A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
CN202205748U (zh) 半导体存储装置
CN101656250B (zh) 具有立体匹配互连板的紧密封装半导体芯片
TWI590395B (zh) 多功率晶片的功率封裝模組及功率晶片單元的製造方法
EP2824696B1 (en) Semiconductor device and method of manufacture thereof
CN102403295A (zh) 金属键接的半导体封装及其方法
CN101794758B (zh) 半导体器件
US8722468B2 (en) Semiconductor encapsulation method
CN103000588B (zh) 芯片封装结构及其制造方法
CN105990265A (zh) 功率转换电路的封装模块及其制造方法
US20100308457A1 (en) Semiconductor apparatus and manufacturing method of the same
CN104009013A (zh) 具有单独的管芯间互连的多管芯封装
CN104681546A (zh) 功率模块及其制造方法
CN108155168B (zh) 电子器件
CN107546191B (zh) 具有单列直插引线模块的半导体功率器件及其制备方法
JP2019186326A (ja) 半導体装置およびその製造方法
US10937767B2 (en) Chip packaging method and device with packaged chips
JP5983249B2 (ja) 半導体モジュールの製造方法
US9275944B2 (en) Semiconductor package with multi-level die block
JP6534677B2 (ja) スタックされたチップ及びインターポーザを備えた部分的に薄化されたリードフレームを有するコンバータ
CN104103617A (zh) 多层半导体封装
TWI459528B (zh) 金屬鍵接的半導體封裝及其方法
JP2019102568A (ja) 半導体装置およびその製造方法
CN115360182A (zh) 一种外露芯片组并联封装体、封装方法及pcb板
CN103828066A (zh) 模制引线框架上的太阳能电池模块和制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160914

Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407

Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Address before: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Effective date of registration: 20160914

Address after: Bermuda Hamilton Church 2 Cola Lunden House Street

Patentee after: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

Address before: No. 475 California Sunnyvale, oak Mead Avenue

Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Semiconductor packaging through metallic bonding and method for same

Effective date of registration: 20191210

Granted publication date: 20140806

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20140806

Pledgee: Chongqing Branch of China Development Bank

Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd.

Registration number: Y2019500000007

PC01 Cancellation of the registration of the contract for pledge of patent right