CN103000570B - 铜互连线的形成方法 - Google Patents

铜互连线的形成方法 Download PDF

Info

Publication number
CN103000570B
CN103000570B CN201110276285.8A CN201110276285A CN103000570B CN 103000570 B CN103000570 B CN 103000570B CN 201110276285 A CN201110276285 A CN 201110276285A CN 103000570 B CN103000570 B CN 103000570B
Authority
CN
China
Prior art keywords
layer
copper
cobalt
formation method
manganese alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110276285.8A
Other languages
English (en)
Other versions
CN103000570A (zh
Inventor
彭冰清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110276285.8A priority Critical patent/CN103000570B/zh
Publication of CN103000570A publication Critical patent/CN103000570A/zh
Application granted granted Critical
Publication of CN103000570B publication Critical patent/CN103000570B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种铜互连线的形成方法，包括步骤：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；在所述介质层上、所述开口侧壁和底部形成钴锰合金层；在所述开口内填充满金属铜层，形成铜互连线。所述钴锰合金层具有提高铜粘附性的和防止铜电迁移的双重特性，能够满足先进工艺要求。

Description

铜互连线的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种铜互连线的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130纳米以后，铜互连技术已经取代了铝互连技术。与铝相比，金属铜的电阻率更低可以降低互连线的电阻电容(RC)延迟，改善电迁移，提高器件稳定性。
图1～图5为现有技术铜互连线形成方法的剖面结构示意图。
参考图1，提供半导体衬底100，在所述半导体衬底100上形成有介质层101，所述介质层101中形成有开口102，所述开口露出所述半导体衬底100。
然后，参考图2，在所述半导体衬底100上形成覆盖所述介质层101表面和所述开口102侧壁和底部的扩散阻挡层103。所述扩散阻挡层103材料为氮化钽和钽，所述扩散阻挡层103厚度为7～10纳米。
参考图3，在所述半导体衬底100上形成铜籽晶层(SeedLayer)104，所述铜籽晶层104覆盖所述扩散阻挡层103表面。所述铜籽晶层104的形成方法可以是化学气相沉积(CVD)或物理气相沉积(PVD)，铜籽晶层104的厚度为2～4纳米。
参考图4，将所述半导体衬底100放入电镀设备中，在所述铜籽晶层104上电镀形成铜金属层105，所述铜金属层105填满所述开口102(图3所示)并溢出覆盖在所述铜籽晶层104上。
参考图5，进行化学机械研磨，去除溢出所述开口102(图3所示)的铜和部分所述扩散阻挡层103以及铜籽晶层104，形成铜互连线105a。
更多关于铜互连线的形成方法请参考公开号为“US2006/0055060A1”的美国专利。
现有铜互连线工艺，随着集成电路尺寸的持续减小，尤其半导体工艺进入亚微米领域后，为了使得电镀铜能够有良好的填充特性，要求铜互连结构中的扩散阻挡层、铜籽晶层的厚度非常薄。然而，如果将Ta/TaN扩散阻挡层和铜籽晶层的厚度做薄的话，又会使得铜的粘附性变差并且增加了电迁移的可能性，影响器件的稳定性。
发明内容
本发明解决的问题是提供一种铜互连线的形成方法，提高了铜的粘附性和抗电迁移的能力，增强了器件的稳定性。
为解决上述问题，本发明提供一种铜互连线的形成方法，包括步骤：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；
在所述介质层上、所述开口侧壁和底部形成钴锰合金层；
在所述开口内填充满金属铜层，形成铜互连线。
可选的，所述钴锰合金层中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％。
可选的，所述钴锰合金层的厚度为1～3纳米。
可选的，所述钴锰合金层的形成方法为物理气相沉积。
可选的，所述物理气相沉积为采用钴锰合金靶材溅射方法或钴靶材和锰靶材共溅射方法。
可选的，所述钴锰合金层和介质层之间形成有扩散阻挡层。
可选的，所述扩散阻挡层的材料选自钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。
可选的，所述扩散阻挡层厚度为1～6纳米。
可选的，形成所述扩散阻挡层的方法为物理气相沉积法或化学气相沉积。
可选的，在所述开口内填充满金属铜层的步骤包括：在所述钴锰合金层上形成金属铜层，并将金属铜层填充满开口；用化学机械研磨法研磨所述金属铜层至露出介质层。
可选的，形成所述金属铜层的方法为电镀法。
可选的，用化学机械研磨法研磨所述金属铜层至露出介质层步骤之前，还包括步骤：对所述电镀有金属铜的半导体衬底进行退火工艺。
可选的，所述退火工艺的温度为300～350摄氏度。
可选的，所述退火工艺时间为3～5分钟。
可选的，在形成介质层之前还包括步骤：在所述半导体衬底上形成金属布线层。
可选的，所述介质层内的开口露出部分所述金属布线层。
可选的，在所述介质层上、所述开口侧壁和底部形成钴锰合金层步骤之前，还包括步骤：对所述开口进行预清洗。
可选的，所述预清洗方法为等离子体刻蚀工艺。
可选的，所述等离子体刻蚀采用气体为氩气。
与现有技术相比，本发明技术方案具有以下优点：
在形成金属铜层之前，先于开口内形成钴锰合金层，由所述钴锰合金层代替现有的扩散层和铜籽晶层，厚度比现有的扩散层和铜籽晶层总厚度薄。钴锰合金层中的钴具有提高铜粘附性、防止后续铜金属层扩散至介质层中的作用，而锰则具有防止铜电迁移的特性，因此所述钴锰合金层既能作为铜互连结构中的扩散阻挡层又能作为铜籽晶层。
进一步，所述钴锰合金层的厚度为1～3纳米，小于现有扩散阻挡层厚度7～10纳米和铜籽晶层厚度2～4纳米的厚度总和，使后续金属铜层的填充能力增强。
更进一步，所述钴锰合金层为一步沉积，相比现有技术扩散阻挡层和铜籽晶层两步沉积简化了工艺步骤，提高了效率。
附图说明
图1～图5为现有技术铜互连线形成方法的剖面结构示意图；
图6为本发明铜互连线形成方法流程示意图；
图7～图10为本发明铜互连线形成方法第一实施例剖面结构示意图；
图11～图14为本发明铜互连线形成方法第二实施例剖面结构示意图。
具体实施方式
发明人发现，现有铜互连线工艺，随着集成电路尺寸的持续减小，尤其半导体工艺进入亚微米领域后，为了使得电镀铜能够有良好的填充特性，要求铜互连结构中的扩散阻挡层、铜籽晶层的厚度非常薄。然而，如果将Ta/TaN扩散阻挡层和铜籽晶层的厚度做薄的话，又会使得铜的粘附性变差并且增加了电迁移的可能性，影响器件的稳定性。
为解决上述问题，发明人经过不断研究，提出一种铜互连线的形成方法。
参考图6为本发明铜互连线的形成方法的流程示意图。
执行步骤S201，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；
执行步骤S202，在所述介质层上、所述开口侧壁和底部形成钴锰合金层；
执行步骤S203，在所述开口内填充满金属铜层，形成铜互连线；
图7～图10为本发明第一实施例剖面结构示意图。
参考图7，提供半导体衬底300，在所述半导体衬底300上形成有介质层301，所述介质层301中形成有开口302，所述开口302露出所述半导体衬底300。
在形成所述介质层301之前，在所述半导体衬底300上还形成有金属布线层(图中未示出)，所述开口302露出部分所述金属布线层，所述露出部分的金属布线层用于与待形成的铜互连线相连。
所述半导体衬底300材料为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底300材料也可以是硅锗化合物或是绝缘体上硅(SOI，SiliconOnInsulator)。
所述介质层301是氧化硅、硼硅玻璃、磷硅玻璃，硼磷硅玻璃等的一种，本实施例所述介质层301采用的是氧化硅(SiO2)。
所述开口302的形成方法可以为：采用旋转涂胶工艺，形成覆盖所述介质层302的光刻胶层；图形化所述光刻胶层；以图形化的所述光刻胶层为掩膜，刻蚀所述介质层301，直至露出所述半导体衬底300，形成开口302。
参考图8，采用沉积的方法形成覆盖所述介质层301表面、所述开口302侧壁和底部的钴锰合金层304。
沉积所述钴锰合金层304之前，可以对所述开口302进行预清洗，所述预清洗的作用是去除开口302内露出的部分所述金属布线层上的氧化物，提高金属布线层与铜互连线的电学性能。
所述预清洗采用等离子体刻蚀工艺，所述等离子体刻蚀工艺采用的气体为氩气。
所述钴锰合金层304中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％，本实施例中钴的质量百分比为99％、锰的质量百分比为1％。
所述沉积的方法为物理气相沉积(PVD)，所述物理气相沉积(PVD)可以采用钴锰合金靶溅射方法。所述钴锰合金靶中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％，本实施例中所述钴锰合金靶中钴质量百分比为99％、锰的质量百分比为1％。所述溅射采用气体为氩气，压强为1～20Mtorr，溅射功率为500～30000瓦。
所述钴锰合金层304的厚度为1～3纳米，通过控制溅射时间来控制所述钴锰合金层304的沉积厚度。所述钴锰合金层304的厚度为1～3纳米，远小于现有扩散阻挡层厚度7～10纳米和铜籽晶层厚度2～4纳米的厚度总和，使后续金属铜层的填充能力增强。
所述物理气相沉积(PVD)还可以采用多靶共溅射方法，即钴靶和锰靶共溅射。所述溅射方法可采用RF射频磁控溅射，也可采用DC直流磁控溅射。所述钴锰合金层304中钴锰的质量比例通过调节钴靶和锰靶的溅射功率获得，所述钴锰合金层304的厚度通过沉积时间控制。
所述钴锰合金层304中的钴具有提高铜粘附性、防止后续铜金属层扩散至介质层中的作用，而锰则具有防止铜电迁移的特性，因此所述钴锰合金层既能作为铜互连结构中的扩散阻挡层又能作为铜籽晶层。
参考图9，将所述半导体衬底300转移至电镀反应池中，电镀形成铜金属层305。在电镀的过程中，金属铜填充满所述开口302，另外部分金属铜溢出开口覆盖在所述钴锰合金层304表面，形成块铜。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。
所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。
所述电镀的过程为：所述半导体衬底300连接电源的负极，所述金属铜阳极连接电源的正极，位于所述金属铜阳极上的铜原子发生氧化反应形成金属铜离子，位于所述半导体衬底300上钴锰合金层304表面附近的金属铜离子发生还原反应，生成的铜原子沉积在所述钴锰合金层304表面形成铜金属层305。
参考图10，对所述半导体衬底300进行化学机械抛光，去除溢出所述开口302(图9所示)的铜和所述开口302外的钴锰合金层304，形成铜互连线305a。
对所述半导体衬底300进行化学机械抛光步骤之前，可以对所述电镀有金属铜的半导体衬底300进行一步退火工艺。
所述退火工艺的目的是使所述钴锰合金层304锰原子扩散到金属铜中，提高所述钴锰合金层304的抗电迁移能力。
所述退火工艺的温度为300～350摄氏度。
所述退火工艺时间为3～5分钟。
图11～图14为本发明第二实施例剖面结构示意图。
参考图11，提供半导体衬底300，在所述半导体衬底300上形成有介质层301，所述介质层301中形成有开口302，所述开口露出所述半导体衬底300。
在形成所述介质层301之前，在所述半导体衬底300上还形成有金属布线层(图中未示出)，所述开口302露出部分所述金属布线层，所述露出部分的金属布线层用于与待形成的铜互连线相连。
所述半导体衬底300材料为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底300材料也可以是硅锗化合物或是绝缘体上硅(SOI，SiliconOnInsulator)。
所述介质层301是氧化硅、硼硅玻璃、磷硅玻璃，硼磷硅玻璃等中的一种，本实施例所述介质层301采用的是氧化硅(SiO2)。
所述开口302的形成方法可以为：采用旋转涂胶工艺，形成覆盖所述介质层302的光刻胶层；图形化所述光刻胶层；以图形化的所述光刻胶层为掩膜，刻蚀所述介质层301，直至露出所述半导体衬底300，形成开口302。
参考图12，依次形成覆盖所述介质层301表面、开口302侧壁和底部的扩散阻挡层303和钴锰合金层304。
所述扩散阻挡层303的形成方法为物理气象沉积(PVD)或化学气相沉积(CVD)。
所述扩散阻挡层303的材料选自钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或是它们的混合物。所述扩散阻挡层303作用在后续待形成的钴锰合金层的基础上进一步提高铜粘附性、防止铜金属层的铜原子的扩散。
所述扩散阻挡层303厚度为1～6纳米。
所述钴锰合金层304形成方法为物理气相沉积(PVD)，所述物理气相沉积(PVD)可以采用钴锰合金靶溅射方法。所述钴锰合金靶中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％，本实施例中所述钴锰合金靶中钴质量百分比为99％、锰的质量百分比为1％。所述溅射采用气体为氩气，压强为1～20Mtorr，溅射功率为500～30000瓦。
所述钴锰合金层304中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％，本实施例中钴的质量百分比为99％、锰的质量百分比为1％。
所述钴锰合金层304的厚度为1～3纳米，通过控制沉积时间来控制所述钴锰合金层304的沉积厚度。
所述钴锰合金层304中的钴具有提高铜粘附性、防止后续铜金属层扩散至介质层中的作用，而锰则具有防止铜电迁移的特性。
所述物理气相沉积(PVD)也可以采用多靶共溅射方法，即钴靶和锰靶共溅射。所述溅射可采用RF射频磁控溅射，也可采用DC直流磁控溅射。所述钴锰合金层304中钴锰的质量比例通过调节钴靶和锰靶的溅射功率获得，所述钴锰合金层304的厚度通过沉积时间控制。所述扩散阻挡层303的厚度1～6纳米和钴锰合金层304厚度1～3纳米厚度之和小于现有扩散阻挡层厚度7～10纳米和铜籽晶层厚度2～4纳米的厚度总和，使后续金属铜层的填充能力增强。
参考图13，将所述半导体衬底300转移至电镀反应池中，电镀形成铜金属层305。在电镀的过程中，金属铜填充满所述开口302，另外部分金属铜溢出开口覆盖在所述钴锰合金层304表面，形成块铜。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。
所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。具体的电镀过程请参照实施例一，在此不在描述。
参考图14，对所述半导体衬底300进行化学机械抛光，去除溢出所述开口302的铜和所述开口302外的钴锰合金层304和扩散阻挡层303，形成铜互连线305a。
对所述半导体衬底300进行化学机械抛光步骤之前，可以对所述电镀有金属铜的半导体衬底300进行一步退火工艺。
所述退火工艺的目的是使所述钴锰合金层304锰原子扩散到金属铜中，提高钴锰合金层的抗电迁移能力。
所述退火工艺的温度为300～350摄氏度。
所述退火工艺时间为3～5分钟。
综上，本发明提供了一种铜互连线的形成方法，采用该方法形成的钴锰合金层，所述钴锰合金层既能作为铜互连结构中的扩散阻挡层又能作为籽晶层，具有提高铜粘附性的和防止铜电迁移的双重特性，并且能够满足电路尺寸的持续减小的先进工艺要求。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (15)

1.一种铜互连线的形成方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口；
采用物理气相沉积方法在所述介质层上、所述开口侧壁和底部形成钴锰合金层，所述钴锰合金层中钴的质量百分比为95％～99％、锰的质量百分比为1％～5％；
在形成钴锰合金层后，在所述钴锰合金层上形成金属铜层，所述金属铜层填充满所述开口；
对形成有金属铜层的半导体衬底进行退火工艺，使所述钴锰合金层中的锰原子扩散入所述金属铜层；
用化学机械研磨法研磨所述金属铜层至露出介质层，形成铜互连线。
2.如权利要求1所述铜互连线的形成方法，其特征在于，所述钴锰合金层的厚度为1～3纳米。
3.如权利要求1所述铜互连线的形成方法，其特征在于，所述物理气相沉积为采用钴锰合金靶材溅射方法或钴靶材和锰靶材共溅射方法。
4.如权利要求1所述铜互连线的形成方法，其特征在于，所述钴锰合金层和介质层之间形成有扩散阻挡层。
5.如权利要求4所述铜互连线的形成方法，其特征在于，所述扩散阻挡层的材料选自钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。
6.如权利要求4所述铜互连线的形成方法，其特征在于，所述扩散阻挡层厚度为1～6纳米。
7.如权利要求4所述铜互连线的形成方法，其特征在于，形成所述扩散阻挡层的方法为物理气相沉积法或化学气相沉积。
8.如权利要求1所述铜互连线的形成方法，其特征在于，形成所述金属铜层的方法为电镀法。
9.如权利要求1所述铜互连线的形成方法，其特征在于，所述退火工艺的温度为300～350摄氏度。
10.如权利要求1所述铜互连线的形成方法，其特征在于，所述退火工艺时间为3～5分钟。
11.如权利要求1所述铜互连线的形成方法，其特征在于，在形成介质层之前还包括步骤：在所述半导体衬底上形成金属布线层。
12.如权利要求11所述铜互连线的形成方法，其特征在于，所述介质层内的开口露出部分所述金属布线层。
13.如权利要求1所述铜互连线的形成方法，其特征在于，在所述介质层上、所述开口侧壁和底部形成钴锰合金层步骤之前，还包括步骤：对所述开口进行预清洗。
14.如权利要求13所述铜互连线的形成方法，其特征在于，所述预清洗方法为等离子体刻蚀工艺。
15.如权利要求14所述铜互连线的形成方法，其特征在于，所述等离子体刻蚀采用气体为氩气。
CN201110276285.8A 2011-09-16 2011-09-16 铜互连线的形成方法 Active CN103000570B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110276285.8A CN103000570B (zh) 2011-09-16 2011-09-16 铜互连线的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110276285.8A CN103000570B (zh) 2011-09-16 2011-09-16 铜互连线的形成方法

Publications (2)

Publication Number Publication Date
CN103000570A CN103000570A (zh) 2013-03-27
CN103000570B true CN103000570B (zh) 2016-01-06

Family

ID=47928980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110276285.8A Active CN103000570B (zh) 2011-09-16 2011-09-16 铜互连线的形成方法

Country Status (1)

Country Link
CN (1) CN103000570B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715171B (zh) * 2013-12-24 2017-01-25 京东方科技集团股份有限公司 导电金属互联线及其制备方法
CN104752332A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 互联结构及其形成方法
US20150357236A1 (en) * 2014-06-08 2015-12-10 International Business Machines Corporation Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers
CN110880477A (zh) * 2018-09-06 2020-03-13 长鑫存储技术有限公司 半导体器件的制备方法
CN113299598A (zh) 2020-02-24 2021-08-24 长鑫存储技术有限公司 一种半导体结构制造方法
CN116264215B (zh) * 2021-12-15 2025-12-12 中芯国际集成电路制造(深圳)有限公司 一种金属互连结构平行测试结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321935A1 (en) * 2008-06-30 2009-12-31 O'brien Kevin Methods of forming improved electromigration resistant copper films and structures formed thereby
JP5481989B2 (ja) * 2009-07-22 2014-04-23 富士通セミコンダクター株式会社 半導体装置の製造方法
US8772942B2 (en) * 2010-01-26 2014-07-08 International Business Machines Corporation Interconnect structure employing a Mn-group VIIIB alloy liner

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897245A (zh) * 2005-07-13 2007-01-17 富士通株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103000570A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
CN103000570B (zh) 铜互连线的形成方法
CN100378954C (zh) 半导体元件及制造铜导线的方法
US9112004B2 (en) Barrier layer for copper interconnect
JP3500564B2 (ja) 半導体装置の製造方法
TWI298510B (en) Semiconductor device and method for manufacturing same
CN102543835B (zh) 开口的填充方法
CN106486416B (zh) 金属互联结构的形成方法
CN101515562A (zh) 形成集成电路的方法
JP2004006768A (ja) 軟金属導体およびその形成方法
US20090017616A1 (en) Method for forming conductive structures
CN104952786B (zh) 电互连结构及其形成方法
JP3586605B2 (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
CN102364673A (zh) 一种铜互连的形成方法
CN102479747B (zh) 双大马士革结构的形成方法
CN101692437A (zh) 一种选择性淀积铜互连扩散阻挡层的方法
CN107078040A (zh) 阻挡层的去除方法和半导体结构的形成方法
CN100517684C (zh) 半导体器件及其制造方法
JP4658808B2 (ja) 配線構造の形成方法
WO2015165179A1 (zh) 一种用于半导体铜互连工艺的电镀铜膜的处理方法
CN100403512C (zh) 具有低电阻值的铜-阻障层镶嵌内连线结构及其制作方法
RU2011130345A (ru) Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k)
CN102683270B (zh) 半导体器件制造方法以及半导体器件
TWI587447B (zh) 無電電鍍銅沉積
CN103928389A (zh) 半导体结构的形成方法
CN103165513A (zh) 互连结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant