CN103299547A - 电平移位器、反相器电路以及移位寄存器 - Google Patents

电平移位器、反相器电路以及移位寄存器 Download PDF

Info

Publication number
CN103299547A
CN103299547A CN2011800274063A CN201180027406A CN103299547A CN 103299547 A CN103299547 A CN 103299547A CN 2011800274063 A CN2011800274063 A CN 2011800274063A CN 201180027406 A CN201180027406 A CN 201180027406A CN 103299547 A CN103299547 A CN 103299547A
Authority
CN
China
Prior art keywords
electrode
transistor
input
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800274063A
Other languages
English (en)
Other versions
CN103299547B (zh
Inventor
松井雅史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Magno Bolan Co ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103299547A publication Critical patent/CN103299547A/zh
Application granted granted Critical
Publication of CN103299547B publication Critical patent/CN103299547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供不需要专用电源并且即使晶体管为减压特性也可以抑制升压特性的劣化的电平移位器。本发明的电平移位器（1）具备：输入端子，其被施加输入电压；电容器（13）；第1晶体管（11），其配置于输入端子与电容器（13）的一个电极之间，栅电极连接于电容器（13）的另一个电极；第2晶体管（12），其配置于输入端子与电容器（13）的另一个电极之间；信号生成单元（20），其在输入电压输入于输入端子的期间，生成将第2晶体管（12）从导通状态向非导通状态切换的信号并将该信号供给第2晶体管（12）的栅电极；以及输出端子，其在上述期间中输出通过第2晶体管（12）成为非导通状态而变换得到的电容器（13）的另一个电极的电压作为输出电压。

Description

电平移位器、反相器电路以及移位寄存器
技术领域
本发明涉及电平移位器、反相器电路以及移位寄存器，特别涉及不需要专用电源的电平移位器。
背景技术
在有源矩阵型的液晶显示器和/或有机EL显示器的像素电路中，使用以非晶硅为材料的像素选择用的薄膜晶体管（Thin Film Transistor：TFT）。为了驱动该选择用TFT，在上述显示器的周边区域配置有驱动电路。该驱动电路包括用于输出使选择用TFT导通截止的驱动脉冲的逻辑装置。
一般，组装于硅系电路的上述逻辑装置的输出电压大多比上述TFT的驱动电压小。在该情况下，在驱动电路内配置对逻辑装置的输出电压进行升压而使其与TFT的驱动电压匹配的电平移位器。
图8是非专利文献1所记载的以往的电平移位器的电路结构图。该图所记载的电平移位器500包括作为n型TFT的晶体管T1～T6和电容器C1以及C2。电平移位器500，将以固定电压VDD1与固定电压VSS1之间的电压振幅工作的输入信号电压Vin向以固定电压VDD2与固定电压VSS2之间的电压振幅工作的输出信号电压Vout转换。通过图8所记载的电路结构，电平移位器500能够降低输出阻抗，另外可以执行2倍以上的升压工作。
另外，在专利文献1中，公开了下述电平移位器：包括单一导电型的TFT，使用输入的反相信号，保持内部波形和/或输出波形的振幅，或者输出比输入信号的振幅大的振幅（进行电平移位工作）。由此，可以实现低功耗，并且实现整齐的内部波形和/或输出波形。
另外，在专利文献2中，公开了下述电平移位器：包括单一导电型的TFT，使用输入的反相信号以及TFT的二极管连接，避免输出波形的振幅回落，或者进行电平移位工作。由此，可以以低功耗形成驱动能力较大的输出信号。
专利文献1：特开2011-139309号公报
专利文献2：特开2008-205767号公报
非专利文献1：Byung Seong Bae，et.al.，IEEE Tran.Electron Device，vol.53，No.3，2006年
发明内容
但是，在上述的非专利文献1、专利文献1以及专利文献2所公开的电平移位器中，都需要用于提供电平移位后的电压的专用电源，所以增加用于配置固定电源线等的布局空间。另外，成为需要从外部电路供给电压的负担的结构。
另外，在非专利文献1以及专利文献2中，使用晶体管的二极管连接，但在该晶体管为减压（depression）特性的情况下，会产生泄漏电流，得不到所希望的二极管特性。结果，具有使升压特性变差的课题。
本发明是鉴于上述的课题而实现的，其目的在于提供不需要专用电源并且即使晶体管为减压特性也可以抑制升压特性的劣化的电平移位器、反相器电路以及移位寄存器。
为了解决上述的课题，本发明的电平移位器具备：输入端子，其被施加输入电压；第1电容元件；第1晶体管，其源电极以及漏电极配置于所述输入端子与所述第1电容元件的一个电极之间，栅电极连接于所述第1电容元件的另一个电极；第2晶体管，其源电极以及漏电极配置于所述输入端子与所述第1电容元件的另一个电极之间；信号生成单元，其生成对所述第2晶体管的导通以及非导通进行切换的信号并将该信号供给所述第2晶体管的栅电极；以及输出端子，其在对所述输入端子输入所述输入电压期间，输出电平移位后的所述第1电容元件的另一个电极的电压作为输出电压。
根据本发明，由于不需要专用电源线，所以可以削减布线空间，减轻对外部电路的负担。另外，由于不使用连接为二极管的晶体管，所以即使构成电路的晶体管为减压特性，也可以抑制升压特性的劣化。
附图说明
图1是表示本发明的实施方式1所涉及的电平移位器的一例的电路结构图。
图2是本发明的实施方式1所涉及的电平移位器的驱动时间图。
图3A是本发明的实施方式1所涉及的电平移位器的期间1中的电路状态转变图。
图3B是本发明的实施方式1所涉及的电平移位器的期间2开始时的电路状态转变图。
图3C是本发明的实施方式1所涉及的电平移位器的期间2中的电路状态转变图。
图3D是本发明的实施方式1所涉及的电平移位器的期间3中的电路状态转变图。
图4A是本发明的实施方式2所涉及的反相器电路的电路结构图。
图4B是表示第1比较例的以往的反相器电路的电路结构图。
图4C是表示第2比较例的以往的反相器电路的电路结构图。
图5是对本发明以及以往的反相器电路中的晶体管的阈值电压与输出电压的关系进行比较的曲线图。
图6是表示本发明的实施方式1所涉及的电平移位器的变形例的电路结构图。
图7是表示本发明的实施方式1所涉及的电平移位器的变形例的驱动时间图。
图8是表示非专利文献1所记载的以往的电平移位器的电路结构图。
符号说明
1、40、500：电平移位器，2、42：输入线，3、43：复位信号线，4、44：使能信号线，5、45：输出线，11、61：第1晶体管，12、62：第2晶体管，13、24、54、63：电容器，20、50：信号生成单元，21、22、23、31、32、33、34、51、52、53：晶体管，30、600、700：反相器电路。
具体实施方式
本发明的一方式所涉及的电平移位器具备：输入端子，其被施加输入电压；第1电容元件；第1晶体管，其源电极以及漏电极配置于所述输入端子与所述第1电容元件的一个电极之间，栅电极连接于所述第1电容元件的另一个电极；第2晶体管，其源电极以及漏电极配置于所述输入端子与所述第1电容元件的另一个电极之间；信号生成单元，其生成对所述第2晶体管的导通以及非导通进行切换的信号并将该信号供给所述第2晶体管的栅电极；以及输出端子，其在所述输入端子输入所述输入电压期间，输出电平移位后的所述第1电容元件的另一个电极的电压作为输出电压。
根据上述结构，通过具备第1电容元件、决定第1电容元件的两电极的电位的第1晶体管以及第2晶体管和控制第2晶体管的导通状态的信号生成单元，能够对输入电压进行电平移位。此时，由于不需要用于电平移位工作的专用电源线，所以可以削减布线空间，减轻对外部电路的负担。
另外，本发明的一方式所涉及的电平移位器，也可以：在所述信号生成单元使所述第2晶体管为导通状态的状态下所述输入电压输入于所述输入端子的期间，在所述第1电容元件进行与所述输入电压对应的电压的充电，且经由该输入电压施加于栅电极由此成为了导通状态的所述第1晶体管向所述第1电容元件的一个电极施加所述输入电压；与向所述第1电容元件的一个电极施加了所述输入电压对应地，所述信号生成单元使所述第2晶体管为非导通，由此在所述第1电容元件的另一个电极产生电压振幅比所述输入电压大的所述输出电压，并使该输出电压通过所述输出端子输出。
另外，在本发明的一方式所涉及的电平移位器中，也可以：所述信号生成单元具备：控制端子，其被施加用于使所述输出电压产生的控制信号；初始化端子，其被施加用于对电路状态进行初始化的初始化信号；第2电容元件，其连接于所述第2晶体管的栅电极与所述第1电容元件的一个电极之间；第3晶体管，其栅电极连接于所述初始化端子，源电极以及漏电极的一方连接于所述控制端子，源电极以及漏电极的另一方连接于所述第2晶体管的栅电极；第4晶体管，其栅电极连接于所述第1电容元件的一个电极，源电极以及漏电极的一方连接于所述第2晶体管的栅电极，源电极以及漏电极的另一方连接于基准端子；以及第5晶体管，其栅电极连接于所述初始化端子，源电极以及漏电极的一方连接于所述第1电容元件的一个电极，源电极以及漏电极的另一方连接于所述基准端子。
由此，由于是不使用二极管连接的TFT便可以将第2晶体管设为充分的反偏压状态的电路结构，所以即使第2晶体管为减压特性，在升压过程中也可以切实地将第2晶体管设为非导通，所以可以抑制升压特性的劣化。
另外，在本发明的一方式所涉及的电平移位器中，优选：所述第1～第5晶体管为n型的薄膜晶体管。
另外，在本发明的一方式所涉及的电平移位器中，也可以：所述第1～第5晶体管为p型的薄膜晶体管。
由此，电平移位器的制造工序简略化，另外制造成品率提高。
另外，本发明不仅可以作为具备这样的特征性单元的电平移位器而实现，也可以作为具备该电平移位器的反相器电路而实现。
另外，本发明的一方式所涉及的反相器电路，也可以具备：上述的电平移位器；反相器输入端子，其被输入表示逻辑状态的2种输入电压；反相器输出端子，其输出表示所述2种输入电压所表示的逻辑状态反相后的逻辑状态的输出电压；第1基准线，其被供给表示一种逻辑状态的第1基准电压；第2基准线，其被供给表示另一种逻辑状态的第2基准电压；第1输入晶体管，其栅电极和源电极以及漏电极的一方连接于所述第1基准线，源电极以及漏电极的另一方连接于所述电平移位器的所述输入端子；第2输入晶体管，其栅电极连接于所述反相器输入端子，源电极以及漏电极的一方连接于所述输入端子，源电极以及漏电极的另一方连接于所述第2基准线；第1输出晶体管，其栅电极连接于所述电平移位器的所述输出端子，源电极以及漏电极的一方连接于所述第1基准线，源电极以及漏电极的另一方连接于所述反相器输出端子；以及第2输出晶体管，其栅电极连接于所述反相器输入端子，源电极以及漏电极的一方连接于所述反相器输出端子，源电极以及漏电极的另一方连接于所述第2基准线；所述反相器输入端子还连接于所述电平移位器的所述初始化端子；所述第1基准线还连接于所述电平移位器的所述控制端子。
由此，通过配置于包括第1输入晶体管以及第2输入晶体管的输入单元与包括第1输出晶体管以及第2输出晶体管的输出单元之间的电平移位器，可以抑制输出振幅的衰减，可以改善耐减压性。
另外，本发明不仅可以作为具备这样的特征性单元的电平移位器而实现，也可以作为具备该电平移位器的移位寄存器而实现。
移位寄存器，通过具备对时钟信号进行电平移位并将该电平移位后的时钟信号供给移位寄存器的本发明的一方式所涉及的电平移位器，可以将在构成移位寄存器的单位电路之间传送的输入信号以及输出信号的信号电压电平不衰减地维持为较高的电平。由此，可以使构成移位寄存器的TFT的接通电阻下降。由此可以改善输出信号的过渡特性，信号的传送效率提高。
以下，参照附图对用于实施本发明的方式进行说明。
（实施方式1）
图1是表示本发明的实施方式1所涉及的电平移位器的一例的电路结构图。该图中的电平移位器1具备第1晶体管11、第2晶体管12、电容器13和信号生成单元20。电平移位器1，在预定的定时从复位信号线3输入作为外部控制信号的初始化信号RESET并从使能信号线4输入作为外部控制信号的使能信号ENB，由此对输入信号IN进行电平移位而输出输出信号OUT。
电容器13是一电极连接于第1晶体管11的源极端子、另一电极连接于第2晶体管12的源极端子、第1晶体管11的栅极端子并且经由输出线5连接于输出端子的第1电容元件。由此，电平移位器1的输出电平由电容器13的另一电极的电位决定。
第1晶体管11是栅极端子连接于电容器13的另一个电极、漏极端子经由输入线2连接于输入端子、源极端子连接于电容器13的一个电极以及信号生成单元20的第1晶体管。
第2晶体管12是栅极端子连接于信号生成单元20、漏极端子经由输入线2连接于输入端子、源极端子连接于电容器13的另一个电极以及经由输出线5连接于输出端子的第2晶体管。
信号生成单元20具备例如晶体管21、22以及23和电容器24，根据使能信号ENB、复位信号RESET以及输入信号IN，向第2晶体管12的栅极端子输出预定的电压。由此，决定电平移位器1的输出电平的电容器13的另一个电极的电位根据来自信号生成单元20的输出、输入信号IN以及第1晶体管11以及第2晶体管12的导通状态而变化。以下，对信号生成单元20的构成要素的连接关系的一例进行说明。
晶体管21是栅极端子经由复位信号线3连接于初始化端子、漏极端子经由使能信号线4连接于使能端子、源极端子连接于第2晶体管12的栅极端子的第3晶体管。
晶体管22是栅极端子连接于第1晶体管11的源极端子以及电容器13的一个电极、漏极端子连接于晶体管21的源极端子、源极端子连接于接地端子的第4晶体管。
晶体管23是栅极端子经由复位信号线3连接于初始化端子、漏极端子连接于晶体管22的栅极端子、源极端子连接于作为基准端子的接地端子的第5晶体管。
电容器24是一个电极连接于第2晶体管12的栅极端子、晶体管21的源极端子以及晶体管22的漏极端子且另一个电极连接于第1晶体管11的源极端子、电容器13的一个电极、晶体管22的栅极端子以及晶体管23的漏极端子的第2电容元件。
在上述电路结构中，第1晶体管11、第2晶体管12、晶体管21、晶体管22以及晶体管23优选包括n型TFT。由此，电平移位器的制造工序简略化，另外制造成品率提高。
通过信号生成单元20的上述电路结构，信号生成单元20，在向输入端子输入输入电压之前的期间即期间1，生成将第2晶体管12设为导通状态的信号并将该信号向第2晶体管12的栅极供给，此后，在向输入端子输入输入电压的期间2，生成将第2晶体管12从导通状态向非导通状态切换的信号并将该信号向第2晶体管12的栅极供给。由此，在输出端子，在上述期间2，在第2晶体管12成为非导通状态之后，输出将进行了电平移位的电容器13的另一个电极的电压作为输出电压。下面，使用图2以及图3A～图3D对各期间的具体的工作进行说明。
图2是本发明的实施方式1所涉及的电平移位器1的驱动时间图。在该图中，表示用于驱动电平移位器1的控制信号即使能信号ENB以及复位信号RESET、输入信号IN以及输出信号OUT的各电压电平。表示在时刻t01~时刻t10（上部时间图）执行升压工作、在时刻t11~时刻t20（下部时间图）不执行电压维持工作以及升压工作的情况。具体地，如时刻t01~时刻t10所示，在使能信号ENB为HIGH电平的条件下执行升压工作，如时刻t11~时刻t20所示，在使能信号ENB为LOW电平的条件下不执行电压维持工作以及升压工作。下面，特别以期间1～期间4为中心说明电路工作。
首先，作为期间1～期间4的前提条件，使能信号ENB成为HIGH电平。
接下来，在期间1，将复位信号RESET的电压设定为HIGH。
图3A是本发明的实施方式1所涉及的电平移位器的期间1中的电路状态转变图。在期间1，复位信号RESET成为HIGH，由此晶体管21成为导通状态。由于该导通状态和在期间1以前使能信号ENB成为HIGH，电容器24的一个电极成为HIGH。另外，由于复位信号RESET成为HIGH，晶体管23成为导通状态。由于该导通状态和晶体管23的源极端子接地，电容器24的另一个电极成为LOW电平。由此，在电容器24中进行与电源电压（HIGH电平与LOW电平的电位差）相当的电压的充电。于是，向第2晶体管12的栅极端子施加HIGH电压，所以第2晶体管12成为导通状态。即，在期间1，通过使电容器24进行与电源电压相当的电压的充电，使第2晶体管12维持为导通状态直到升压工作的开始时。此时，向输出端子，经由第2晶体管12，施加输入信号IN的LOW电压，所以输出信号OUT成为LOW电平。另外，在期间1的最后，复位信号RESET成为LOW电平，但通过由电容器24进行的电压保持工作，第2晶体管12的导通状态得以维持。
接下来，在期间2，从输入信号IN施加作为输入电压的HIGH电压。
图3B是本发明的实施方式1所涉及的电平移位器的期间2开始时的电路状态转变图。由于从期间1以来维持第2晶体管12的导通状态，所以通过输入信号IN成为HIGH电压，输出信号OUT逐渐从LOW电平向HIGH电平变化。与此相对应，第1晶体管11的栅极电压也逐渐上升，所以第1晶体管11的漏极-源极之间的电导系数也逐渐上升。由此，电流开始逐渐经由第1晶体管11从输入端子侧向电容器13的一个电极侧流动。
图3C是本发明的实施方式1所涉及的电平移位器的期间2中的电路状态转变图。通过在期间2开始时经由第1晶体管11开始流动的、从输入端子侧向电容器13的一个电极侧的电流，在期间2的稳定时，输入信号IN的HIGH电压向电容器13的一个电极传递，该电极的电位成为HIGH电平。于是，向连接于电容器13的一个电极的晶体管22的栅极端子也施加HIGH电压，由此晶体管22成为导通状态。此时，放电电流从电容器24的一个电极经由晶体管22向接地端子流动，电容器24的一个电极以及第2晶体管12的栅极端子的电位从HIGH电平向LOW电平下降。由此，第2晶体管12成为非导通状态。
在这里，由于第2晶体管12为导通状态且在期间2开始时输入信号IN成为HIGH，所以在直到第2晶体管12成为非导通状态为止的期间内，电容器13依赖于输入信号IN的HIGH电压而被充电。在这里，若将上述期间中的电容器13的充电电压设为ΔV，则在第2晶体管12成为非导通状态的时刻，电容器13的一个电极上升为HIGH电平（设为电压H），所以电容器13的另一个电极以及输出端子的电压成为（H+ΔV）。即，在期间2，通过第1晶体管11成为导通状态，执行由电容器13进行的升压工作。另外同时，晶体管22成为导通状态，在上述升压工作的过程中，第2晶体管12成为非导通状态。在该阶段，升压工作完成。通过上述充电工作以及升压工作，输入信号IN的电压H向输出信号OUT的电压（H+ΔV）升压。
即，在信号生成单元20将第2晶体管12设为导通状态的状态下向输入端子输入作为输入信号IN的输入电压的HIGH电压的期间2中，在电容器13进行与该HIGH电压对应的电压的充电，且经由该HIGH电压施加于栅电极由此成为了导通状态的第1晶体管11向电容器13的一个电极施加上述HIGH电压。另一方面，信号生成单元20与向电容器13的一个电极施加上述HIGH电压的情况对应地将第2晶体管12设为非导通，由此在电容器13的另一个电极产生电压振幅比上述HIGH电压大的输出电压，并使该输出电压通过输出端子输出。
接下来，在期间3，输入信号IN已经向LOW电压变化。
图3D是本发明的实施方式1所涉及的电平移位器的期间3中的电路状态转变图。通过输入信号IN的电位变化，从期间2的结束时开始，第1晶体管11的源极端子以及漏极端子的电位反转，在期间3，电流经由第1晶体管11从电容器13的一个电极侧向输入端子侧流动。由于该电流流动的状态以及第1晶体管11的栅极端子处于通过第2晶体管12的非导通状态以及电容器13而电切断的状态，所以第1晶体管11的栅极电压向输入端子侧放电，结果输出信号OUT的电压成为LOW电平。
如上所述，本实施方式所涉及的电平移位器1，具备具有充电功能的电容器13、决定电容器13的两电极的电位的第1晶体管11以及第2晶体管12和控制第2晶体管12的导通状态的信号生成单元20，在预定的定时被供给使能信号ENB以及复位信号RESET，由此可以对输入信号IN进行升压。通过电平移位器1采用上述结构，不需要用于电平移位工作的专用电源线，可以削减布线空间，减轻对外部电路的负担。另外，由于是不使用二极管连接的TFT便可以将第2晶体管12设为充分的反偏压状态的电路结构，所以即使第2晶体管12为减压特性，在升压过程中也可以切实地将第2晶体管12设为非导通，所以可以抑制升压特性的劣化。
（实施方式2）
在本实施方式中，对具备将输入信号逻辑反相的逻辑反相单元和实施方式1所记载的电平移位器1的反相器电路进行说明。
图4A是本发明的实施方式2所涉及的反相器电路的电路结构图。该图所记载的反相器电路30具备：构成输入单元的晶体管31以及32、构成输出单元的晶体管33以及34和配置于输入单元与输出单元之间的电平移位器1。
晶体管31是栅电极和漏电极连接于供给表示一种逻辑状态的第1基准电压（VDD）的第1基准线、源电极连接于电平移位器1的输入端子的第1输入晶体管。
晶体管32是栅电极连接于输入表示逻辑状态的2种输入电压的反相器输入端子、漏电极连接于输入端子、源电极连接于供给表示另一种逻辑状态的第2基准电压（VSS）的第2基准线的第2输入晶体管。
晶体管33是栅电极连接于电平移位器1的输出端子、漏电极的一方连接于第1基准线、源电极连接于输出表示将2种输入电压所表示的逻辑状态反相后的逻辑状态的输出电压的反相器输出端子的第1输出晶体管。
晶体管34是栅电极连接于反相器输入端子、漏电极连接于反相器输出端子、源电极连接于第2基准线的第2输出晶体管。
另外，反相器输入端子连接于电平移位器1的复位信号线3，第1基准线连接于电平移位器1的使能信号线4。
图4B是表示第1比较例的以往的反相器电路的电路结构图，图4C是表示第2比较例的以往的反相器电路的电路结构图。
图4B所记载的以往的反相器电路600，将连接为二极管的n型晶体管31与在栅极端子被施加输入信号in的n型晶体管32串联连接，从晶体管31以及32的连接点输出输出信号out。通过上述结构，在输入信号in为HIGH电压（VDD）的情况下，晶体管32成为导通状态，输出信号out通过晶体管32成为LOW电压（VSS）。相反，在输入信号in为LOW电压（VSS）的情况下，晶体管32成为非导通状态，输出信号out通过晶体管31成为HIGH电压（VDD）。
图4C所记载的以往的反相器电路700，与反相器电路600相比较，包括输入单元和输出单元这一点不同。该结构中的输入输出关系与反相器电路600中的输入输出关系相同。即，在输入信号in为HIGH电压（VDD）的情况下，晶体管32成为导通状态，通过晶体管32向晶体管33的栅极施加LOW电压从而晶体管33成为非导通状态。另一方面，晶体管34成为导通状态，输出信号out成为LOW电压（VSS）。相反，在输入信号in为LOW电压（VSS）的情况下，晶体管32成为非导通状态，通过晶体管31向晶体管33的栅极施加HIGH电压从而晶体管33成为导通状态。另一方面，晶体管34成为非导通状态，输出信号out成为HIGH电压（VDD）。
图5是对本发明以及以往的反相器电路中的晶体管的阈值电压与输出电压的关系进行比较的曲线图。图5中的横轴表示构成反相器电路的晶体管的阈值电压。即，表示：阈值电压越小，晶体管的减压性越强，阈值电压越大，晶体管的增强性越强。另外，图5中的纵轴表示作为输入信号in将HIGH电压设为25V且将LOW电压设为-3V的情况下的各反相器电路的输出信号out的HIGH电压（VoutH）以及LOW电压（VoutL）。即，图5的曲线图表示将输入振幅设为28V的情况下的输出振幅的阈值电压依赖性。
在上述的以往的反相器电路600以及700中，晶体管的减压性越强，输出信号out的HIGH电压越下降，LOW电压越上升。这是因为，晶体管的减压性越强，通过从反相器电路的电源侧向接地侧流动泄漏电流，输出信号out的电压振幅越劣化。
在图5的曲线图中，本发明的反相器电路30与以往的反相器电路600以及700相比较，在减压区域抑制了输出振幅的劣化。这是因为，通过配置于输入单元与输出单元之间的电平移位器1，从输入单元输出的信号成为电平移位器1的输入信号IN，通过电平移位器1升压后的输出信号OUT向输出单元输入。
如上所述，根据本实施方式所涉及的反相器电路30，通过配置于输入单元与输出单元之间的电平移位器1，可以抑制输出振幅的衰减，可以改善耐减压性。
以上，基于实施方式对本发明的电平移位器以及反相器电路进行了说明，但本发明所涉及的电平移位器以及反相器电路并不限定于上述实施方式。使实施方式1以及2中的任意的构成要素组合而实现的其他的实施方式和/或对实施方式1以及2在不脱离本发明的主旨的范围内实施本领域技术人员想出的各种变形而得到的变形例和/或内置有本发明所涉及的电平移位器或者反相器电路的各种设备也包含于本发明。
另外，在实施方式1以及2中，构成电平移位器1的晶体管全部假设为n型TFT，但构成本发明的电平移位器的晶体管全为p型TFT也可以起到同样的效果。以下，对该情况下的电路结构以及驱动定时进行说明。
图6是表示本发明的实施方式1所涉及的电平移位器的变形例的电路结构图。
该图中的电平移位器40具备第1晶体管61、第2晶体管62、电容器63和信号生成单元50。电平移位器40，在预定的定时从复位信号线43输入复位信号RESET并从使能信号线44输入使能信号ENB，由此对经由输入线42输入的输入信号IN进行电平移位而从输出线45输出输出信号OUT。
信号生成单元50，具备例如晶体管51、52以及53和电容器54，根据使能信号ENB、复位信号RESET以及输入信号IN，向第2晶体管62的栅极端子输出预定的电压。由此，决定电平移位器40的输出电平的电容器63的另一个电极的电位根据来自信号生成单元50的输出、输入信号IN以及第1晶体管61以及第2晶体管62的导通状态而变化。
图6中的电平移位器40的电路结构与图1中的电平移位器1的电路结构相比较，全部的晶体管的导电型变为p型，且电源电压VDD与作为基准电压的接地电压VSS的连接关系变为相反。
图7是表示本发明的实施方式1所涉及的电平移位器的变形例的驱动时间图。图7中的驱动时间与图2中的驱动时间相比较，仅各信号的电压电平反相，由该各信号进行的电路工作与实施方式1所涉及的电平移位器1的电路工作相同。
另外，具备本发明的实施方式1所涉及的电平移位器的移位寄存器，也是本发明的范围。具备本发明的电平移位器的移位寄存器具备与配置于显示面板的m个像素行的每行的m条扫描线对应的、进行级联的m个单元电路，且通常组装于栅驱动电路。栅驱动电路配置于例如作为显示面板的周边部的边框区域。
第1行的单位电路，通过以预定的定时输入从时钟信号发生器输出的时钟信号CLK和输入信号IN1，输出相对于输入信号IN1延迟半个时钟周期、具有与输入信号IN1的接通电压输出期间（以后，记为输出期间）相同输出期间的输出信号OUT1。另外，第2行的单位电路，通过以预定的定时输入时钟信号CLK和与输出信号OUT1相同的信号即输入信号IN2，输出相对于输出信号OUT1延迟半个时钟周期、具有与输入信号IN1的输出期间相同输出期间的输出信号OUT2。即，第k行的单位电路，通过以预定的定时输入时钟信号CLK和与输出信号OUT（k-1）相同的信号即输入信号INk，输出相对于输出信号OUT（k-1）延迟半个时钟周期、具有与输入信号IN1的输出期间相同输出期间的输出信号OUTk。
具有上述结构的移位寄存器，通过具备对时钟信号CLK进行电平移位并将该电平移位后的时钟信号CLK供给移位寄存器的本发明的电平移位器，能够以更高电压驱动构成移位寄存器的晶体管，使接通电阻下降，所以能够改善输出信号OUT的过渡特性，和/或通过单位电路内的输入信号IN以及输出信号OUT的信号电压的衰减抑制而提高信号传送效率。
本发明的电平移位器在要求大画面以及高分辨率的薄型电视机、个人计算机的显示器等技术领域有用。

Claims (8)

1.一种电平移位器，具备：
输入端子，其被施加输入电压；
第1电容元件；
第1晶体管，其源电极以及漏电极配置于所述输入端子与所述第1电容元件的一个电极之间，栅电极连接于所述第1电容元件的另一个电极；
第2晶体管，其源电极以及漏电极配置于所述输入端子与所述第1电容元件的另一个电极之间；
信号生成单元，其生成对所述第2晶体管的导通以及非导通进行切换的信号并将该信号供给所述第2晶体管的栅电极；以及
输出端子，其在对所述输入端子输入所述输入电压期间，输出电平移位后的所述第1电容元件的另一个电极的电压作为输出电压。
2.如权利要求1所述的电平移位器，
在所述信号生成单元使所述第2晶体管为导通状态的状态下对所述输入端子输入所述输入电压期间，在所述第1电容元件进行与所述输入电压对应的电压的充电，且经由该输入电压施加于栅电极由此成为了导通状态的所述第1晶体管向所述第1电容元件的一个电极施加所述输入电压；
与向所述第1电容元件的一个电极施加了所述输入电压对应地，所述信号生成单元使所述第2晶体管为非导通，由此在所述第1电容元件的另一个电极产生电压振幅比所述输入电压大的所述输出电压，并使该输出电压通过所述输出端子输出。
3.如权利要求1或2所述的电平移位器，
所述信号生成单元具备：
控制端子，其被施加用于使所述输出电压产生的控制信号；
初始化端子，其被施加用于对电路状态进行初始化的初始化信号；
第2电容元件，其连接于所述第2晶体管的栅电极与所述第1电容元件的一个电极之间；
第3晶体管，其栅电极连接于所述初始化端子，源电极以及漏电极的一方连接于所述控制端子，源电极以及漏电极的另一方连接于所述第2晶体管的栅电极；
第4晶体管，其栅电极连接于所述第1电容元件的一个电极，源电极以及漏电极的一方连接于所述第2晶体管的栅电极，源电极以及漏电极的另一方连接于基准端子；以及
第5晶体管，其栅电极连接于所述初始化端子，源电极以及漏电极的一方连接于所述第1电容元件的一个电极，源电极以及漏电极的另一方连接于所述基准端子。
4.如权利要求3所述的电平移位器，
所述第1～第5晶体管为n型的薄膜晶体管。
5.如权利要求3所述的电平移位器，
所述第1～第5晶体管为p型的薄膜晶体管。
6.一种反相器电路，具备：
逻辑反相单元，其将输入信号逻辑反相；以及
如权利要求1～5中的任意一项所述的电平移位器，其将所述逻辑反相单元的输出信号输入于所述输入端子，对该输入的电压进行电平移位并输出。
7.一种反相器电路，具备：
如权利要求3～5中的任意一项所述的电平移位器；
反相器输入端子，其被输入表示逻辑状态的2种输入电压；
反相器输出端子，其输出表示所述2种输入电压所表示的逻辑状态反相后的逻辑状态的输出电压；
第1基准线，其被供给表示一种逻辑状态的第1基准电压；
第2基准线，其被供给表示另一种逻辑状态的第2基准电压；
第1输入晶体管，其栅电极和源电极以及漏电极的一方连接于所述第1基准线，源电极以及漏电极的另一方连接于所述电平移位器的所述输入端子；
第2输入晶体管，其栅电极连接于所述反相器输入端子，源电极以及漏电极的一方连接于所述输入端子，源电极以及漏电极的另一方连接于所述第2基准线；
第1输出晶体管，其栅电极连接于所述电平移位器的所述输出端子，源电极以及漏电极的一方连接于所述第1基准线，源电极以及漏电极的另一方连接于所述反相器输出端子；以及
第2输出晶体管，其栅电极连接于所述反相器输入端子，源电极以及漏电极的一方连接于所述反相器输出端子，源电极以及漏电极的另一方连接于所述第2基准线；
所述反相器输入端子还连接于所述电平移位器的所述初始化端子；
所述第1基准线还连接于所述电平移位器的所述控制端子。
8.一种移位寄存器，其将单位电路多级连接，输入时钟信号和输入信号，输出使所述输入信号按预定的延迟时间移位得到的输出信号，
所述移位寄存器具备如权利要求1～5中的任意一项所述的电平移位器，该电平移位器将所述时钟信号的时钟振幅作为所述输入电压而进行电平移位，将进行了该电平移位后的时钟振幅即所述输出电压向所述单位电路输出。
CN201180027406.3A 2011-12-28 2011-12-28 电平移位器、反相器电路以及移位寄存器 Active CN103299547B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/007356 WO2013098900A1 (ja) 2011-12-28 2011-12-28 レベルシフタ、インバータ回路及びシフトレジスタ

Publications (2)

Publication Number Publication Date
CN103299547A true CN103299547A (zh) 2013-09-11
CN103299547B CN103299547B (zh) 2017-06-09

Family

ID=48694794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180027406.3A Active CN103299547B (zh) 2011-12-28 2011-12-28 电平移位器、反相器电路以及移位寄存器

Country Status (5)

Country Link
US (1) US8649477B2 (zh)
JP (1) JP5778680B2 (zh)
KR (1) KR101809290B1 (zh)
CN (1) CN103299547B (zh)
WO (1) WO2013098900A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528580A (zh) * 2017-09-22 2017-12-29 上海安其威微电子科技有限公司 电平转换电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349693B2 (ja) * 2010-06-25 2013-11-20 シャープ株式会社 走査信号線駆動回路および走査信号線の駆動方法
US9136013B2 (en) * 2011-11-25 2015-09-15 Boe Technology Group Co., Ltd. Shift register, gate driver, and display device
WO2014057650A1 (ja) 2012-10-09 2014-04-17 パナソニック株式会社 画像表示装置
WO2014061235A1 (ja) 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
JP6248268B2 (ja) 2012-10-17 2017-12-20 株式会社Ｊｏｌｅｄ 画像表示装置
TWI570692B (zh) * 2015-10-05 2017-02-11 力領科技股份有限公司 有機發光二極體顯示器的驅動模組
WO2017081890A1 (ja) * 2015-11-10 2017-05-18 ソニー株式会社 電圧変換回路、および、電子装置
CN106448539B (zh) * 2016-10-28 2023-09-19 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10505541B2 (en) 2017-08-18 2019-12-10 Qualcomm Incorporated High-voltage tolerant level shifter using thin-oxide transistors and a middle-of-the-line (MOL) capacitor
KR102392118B1 (ko) * 2017-09-27 2022-04-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
KR102105945B1 (ko) * 2018-12-10 2020-04-29 포항공과대학교 산학협력단 의사 상보성 로직 네트워크

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57180235A (en) * 1981-04-29 1982-11-06 Mitsubishi Electric Corp Driver circuit
US5949271A (en) * 1996-10-07 1999-09-07 Nec Corporation Bootstrap circuit suitable for buffer circuit or shift register circuit
US20060291610A1 (en) * 2005-06-28 2006-12-28 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
JP2008205767A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp レベルシフト回路および電気光学装置
TW200841311A (en) * 2007-04-11 2008-10-16 Wintek Corp Shift register and voltage level controller thereof
CN102111144A (zh) * 2009-12-28 2011-06-29 索尼公司 电平转换电路、信号驱动电路、显示装置和电子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898479A (en) * 1973-03-01 1975-08-05 Mostek Corp Low power, high speed, high output voltage fet delay-inverter stage
KR100574363B1 (ko) * 2002-12-04 2006-04-27 엘지.필립스 엘시디 주식회사 레벨 쉬프터를 내장한 쉬프트 레지스터
JP3962953B2 (ja) * 2003-12-26 2007-08-22 カシオ計算機株式会社 レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
CN101283506B (zh) * 2005-10-07 2011-07-27 Nxp股份有限公司 单阈值和单传导类型放大器/缓冲器
TWI366834B (en) * 2007-11-21 2012-06-21 Wintek Corp Shift register
JP2009177749A (ja) 2008-01-28 2009-08-06 Panasonic Corp 固体撮像装置
US8108423B2 (en) * 2008-10-03 2012-01-31 Disney Enterprises, Inc. System and method for ontology and rules based segmentation engine for networked content delivery

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57180235A (en) * 1981-04-29 1982-11-06 Mitsubishi Electric Corp Driver circuit
US5949271A (en) * 1996-10-07 1999-09-07 Nec Corporation Bootstrap circuit suitable for buffer circuit or shift register circuit
US20060291610A1 (en) * 2005-06-28 2006-12-28 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
JP2008205767A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp レベルシフト回路および電気光学装置
TW200841311A (en) * 2007-04-11 2008-10-16 Wintek Corp Shift register and voltage level controller thereof
CN102111144A (zh) * 2009-12-28 2011-06-29 索尼公司 电平转换电路、信号驱动电路、显示装置和电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528580A (zh) * 2017-09-22 2017-12-29 上海安其威微电子科技有限公司 电平转换电路
CN107528580B (zh) * 2017-09-22 2020-09-08 上海安其威微电子科技有限公司 电平转换电路

Also Published As

Publication number Publication date
US20130170607A1 (en) 2013-07-04
KR20140115386A (ko) 2014-10-01
JP5778680B2 (ja) 2015-09-16
US8649477B2 (en) 2014-02-11
CN103299547B (zh) 2017-06-09
KR101809290B1 (ko) 2017-12-14
WO2013098900A1 (ja) 2013-07-04
JPWO2013098900A1 (ja) 2015-04-30

Similar Documents

Publication Publication Date Title
CN103299546B (zh) 移位寄存器
CN109285496B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN107464539B (zh) 移位寄存器单元、驱动装置、显示装置以及驱动方法
KR101809290B1 (ko) 레벨 시프터, 인버터 회로 및 시프트 레지스터
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN104809979B (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN103700355B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN102479477B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN102959614B (zh) 扫描信号线驱动电路和具备它的显示装置
CN105679224B (zh) 移位寄存器电路、栅极驱动器及显示设备
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN113053448B (zh) 移位寄存器单元、栅极驱动电路、显示面板
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
JP2000155550A (ja) シフトレジスタ
CN104252853A (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN103258500A (zh) 一种移位寄存单元及显示装置
CN110517622A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109545156A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN106023941B (zh) 电平转移电路及其驱动方法、栅极驱动电路和显示装置
CN110189680A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN108399906A (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN116825015A (zh) 驱动电路、驱动方法和显示装置
CN107978265B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106652958B (zh) 栅极驱动电路及控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150428

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150428

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231128

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20250801

Address after: Tokyo, Japan

Patentee after: Magno Bolan Co.,Ltd.

Country or region after: Japan

Address before: Tokyo, Japan

Patentee before: Japan Display Design and Development Contract Society

Country or region before: Japan