CN104157698A - 一种薄膜晶体管及其制作方法 - Google Patents

Abstract

本发明提供了一种薄膜晶体管及其制作方法，涉及电子器件领域，解决了现有的薄膜晶体管半导体层稳定性差，薄膜晶体管发热有源层电阻变大，降低薄膜晶体管性能的问题。一种薄膜晶体管，包括栅极、源极、漏极以及有源层，其中，所述有源层包括拓扑绝缘体。

Description

一种薄膜晶体管及其制作方法

技术领域

本发明涉及电子器件领域，尤其涉及一种薄膜晶体管及其制作方法。

背景技术

薄膜场效应晶体管(Thin Film Transistor，TFT)是晶体管的种类之一，被广泛应用于显示领域。如图1所示，其主要包括形成栅极11、绝缘层12、半导体层13、源极14和漏极15。

显示面板一般包括阵列基板，且阵列基板上形成有多个像素，例如显示面板的分辨率为800*600，则阵列基板上包括800*600个用于显示的像素，且每一个像素对应一个薄膜晶体管，通过所述薄膜晶体管控制该像素进行显示。随着显示行业的发展，对薄膜晶体管特性的要求也日益提高，需要薄膜晶体管具有较大的开态电流，以及更小的亚阈值摆幅值。而有源层是影响薄膜晶体管特性的主要因素，现有技术中，形成有源层的材料一般为非晶硅(a-Si)。但非晶硅的载流子迁移率仍普遍偏低(大约为0.5cm²V^-1s^-1)(则薄膜晶体管的开态电流偏小，不能满足技术日益发展的需求。此外非晶硅的稳定性差，随着薄膜晶体管的开启，薄膜晶体管开始发热，且随着温度的上升，有源层电阻会变大，薄膜晶体管性能降低。

发明内容

本发明的实施例提供一种薄膜晶体管及其制作方法，解决了现有的薄膜晶体管半导体层载流子迁移率低、稳定性差、及薄膜晶体管发热导致薄膜晶体管性能降低的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供了一种薄膜晶体管，包括栅极、源极、漏极以及有源层，其中，所述有源层包括拓扑绝缘体。

本发明实施例提供了一种薄膜晶体管的制作方法，包括：形成包括栅极、源极、漏极以及有源层在内的多层结构，其中，所述有源层包括拓扑绝缘体。

本发明的实施例提供一种薄膜晶体管及其制作方法，所述薄膜晶体管的有源层包括拓扑绝缘体，由于拓扑绝缘体的电子迁移率高，则包括所述有源层的薄膜晶体管的开态电流大，有利于提高薄膜晶体管的性能。且拓扑绝缘体的稳定性好，不涉及耗散即不发热，进一步可以避免薄膜晶体管由于有源层发热引起的薄膜晶体管性能降低的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的薄膜晶体管示意图；

图2为本发明实施例提供的一种薄膜晶体管示意图；

图3为本发明实施例提供的另一种薄膜晶体管示意图；

图4为本发明实施例提供的一种形成有源层的方法示意图；

图5为本发明实施例提供的一种在半导体层上形成间隔的导电结构的方法示意图；

图6为本发明实施例提供的一种具体的形成间隔的导电结构方法示意图；

图7为本发明实施例提供的一种形成二维纳米结构的拓扑绝缘体的导电图案的方法示意图；

图8为本发明实施例提供的一种形成薄膜晶体管的方法示意图。

附图标记：

11-栅极；12-绝缘层；13-半导体层；14-源极；15-漏极；16-导电结构；17-黏着层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种薄膜晶体管，包括栅极、源极、漏极以及有源层，其中，有源层包括拓扑绝缘体。

拓扑绝缘体(topological insulator)是近年来新认识到的一种物质形态。拓扑绝缘体的体能带结构和普通绝缘体一样，都在费米能级处有一有限大小的能隙，但是在它的边界或表面却是无能隙的、狄拉克(Dirac)型、自旋非简并的导电的边缘态，这是它有别于普通绝缘体的最独特的性质。这样的导电边缘态是稳定存在的，信息的传递可以通过电子的自旋，而不像传统材料通过电荷，因此，拓扑绝缘体的导电性能更好且不涉及耗散即不发热。拓扑绝缘体(topologicalinsulator)是近年来新认识到的一种物质形态。拓扑绝缘体的体能带结构和普通绝缘体一样，都在费米能级处有一有限大小的能隙，但是在它的边界或表面却是无能隙的、狄拉克(Dirac)型、自旋非简并的导电的边缘态，这是它有别于普通绝缘体的最独特的性质。这样的导电边缘态是稳定存在的，所以信息的传递可以通过电子的自旋，因此，拓扑绝缘体的导电性能更好且不涉及耗散即不发热。此外，由于具有拓扑性质，由拓扑绝缘体形成的薄膜的电子迁移率高，导电性更好。例如HgTe和单层锡均为一种拓扑绝缘体，其电子迁移率为5.5×10⁵ m/s，远高于目前被广泛研究的石墨烯材料(2x10⁵ cm²V^-1s^-1)。而对单层锡进行表面修饰，添加F原子到单层锡的原子结构中形成的锡氟化合物，其厚度仅有一个原子层厚，而其电子迁移率将高达6.8×10⁵ cm²V^-1s^-1。

有源层包括拓扑绝缘体，可以是通过半导体特性的拓扑绝缘体形成所述有源层，还可以是在绝缘材料或半导体材料中混合拓扑绝缘体等。由于拓扑绝缘体的电子迁移率高，有源层包括拓扑绝缘体，则有源层的电子迁移率高，形成的薄膜晶体管的开态电流大，提高薄膜晶体管的性能。另外，拓扑绝缘体的稳定性好，且不涉及耗散即不发热，则进一步可以避免薄膜晶体管因发热引起的薄膜晶体管性能降低的问题。

上述的源极、漏极和栅极是薄膜晶体管的三个电极，根据电极的位置关系将薄膜晶体管分为两类。一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。本发明实施例提供的薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管。本发明实施例及附图仅以底栅型薄膜晶体管为例进行详细说明。

另外需要说明的是，薄膜晶体管包括栅极、源极、漏极以及有源层，其主要工作原理为栅极和源极同时加载信号，有源层导通源极和漏极，而对于具体的各电极和层结构的位置关系不作具体限定。本发明实施例仅以附图所示的薄膜晶体管，即绝缘层和有源层位于栅金属层和源漏金属层之间为例进行详细说明。

可选的，如图2所示，有源层包括半导体层13以及间隔设置的导电结构16，导电结构16为二维纳米结构的拓扑绝缘体。

二维纳米结构的拓扑绝缘体即由拓扑绝缘体形成的纳米尺寸厚度的膜，可以是由拓扑绝缘体形成的二维纳米薄膜、二维纳米薄片、二维纳米带等。二维纳米结构的拓扑绝缘体具有超高比表面积和能带结构的可调控性，能显著降低体态载流子的比例和凸显拓扑表面态，进而电子迁移率更高导电性能更好，且在空气环境中拓扑绝缘体的拓扑表面态依然稳定。

需要说明的是，二维纳米结构的拓扑绝缘体因其与石墨烯结构类似具有较高的柔韧性，以及基本肉眼不可见的高透过率，使其更适用于显示器件。

本发明实施例提供的薄膜晶体管通过在半导体层上形成间隔设置的导电结构，导电结构为二维纳米结构的拓扑绝缘体，导电结构的导电性能高，则有利于提高有源层的载流子迁移率，进而提高薄膜晶体管的性能。

优选的，如图2、图3所示，源极14和漏极15位于栅极11相对的两侧，导电结构16形成于半导体层13对应源极14和漏极15之间的区域。由于有源层主要用于导通源极和漏极，则可以仅在源极和漏极之间的区域(沟道区)形成导电接触，提高沟道区的电子迁移率。

优选的，如图3所示，半导体层13在对应源极14和漏极15之间的区域向下凹陷形成凹槽，导电结构16形成于凹槽内。如图3所示，源极14和漏极15分别形成在半导体层13上，为了防止导电结构16与源极14和漏极15接触电连接，在半导体13对应沟道区形成凹槽，以在凹槽内形成导电结构16。

可选的，如图2、图3所示，导电结构16通过具有导电特性的黏着层17粘附在半导体层13上。具体的，黏着层可以是胶水、双面胶等具有粘附特性的物质。

可选的，导电结构为条带状结构、岛状结构或网格状结构，其中，网状结构具有多个阵列排布的网孔。且网孔可以为菱形、正四边形或正六边形等。本发明实施例及附图以导电结构为条带状结构为例进行说明。

优选的，所述栅极、源极以及漏极中的至少一种包括拓扑绝缘体。优选的，可以是栅极、源极以及漏极均由拓扑绝缘体形成，则栅极、源极以及漏极具有更好的导电性，进一步提高薄膜晶体管的性能。且栅极、源极和漏极由拓扑绝缘体形成，则薄膜晶体管打开时间长也不会发热，薄膜晶体管的性能稳定。

可选的，拓扑绝缘体包括HgTe、Bi_xSb_1-x、Sb₂Te₃、Bi₂Te₃、Bi₂Se₃、T_lBiTe₂、T_lBiSe₂、Ge₁Bi₄Te₇、Ge₂Bi₂Te₅、Ge₁Bi₂Te₄、AmN、PuTe、单层锡以及单层锡变体材料中的至少一种。

其中，Ge₁Bi₄Te₇、Ge₂Bi₂Te₅以及Ge₁Bi₂Te₄属于硫属化物。AmN以及PuTe属于具有强相互作用的拓扑绝缘体。当然，拓扑绝缘体还可以是三元赫斯勒化合物等其他材料。

具体的，拓扑绝缘体包括HgTe、Bi_xSb_1-x、Sb₂Te₃、Bi₂Te₃、Bi₂Se₃、T_lBiTe₂、T_lBiSe₂、Ge₁Bi₄Te₇、Ge₂Bi₂Te₅、Ge₁Bi₂Te₄、AmN、PuTe、单层锡以及单层锡变体材料中的至少一种，即拓扑绝缘体可以为HgTe或Bi_xSb_1-x或Sb₂Te₃或Bi₂Te₃或Bi₂Se₃或T_lBiTe₂或T_lBiSe₂或Ge₁Bi₄Te₇或Ge₂Bi₂Te₅或Ge₁Bi₂Te₄或AmN或PuTe或单层锡或单层锡变体材料。还可以是上述材料中的多种形成的混合材料，例如可以是上述材料中的两种形成的混合材料。当然，也可以是上述材料中的三种形成的混合材料等。且当拓扑绝缘体为至少两种材料形成的混合材料，则还可以通过选择具有互补特性的材料混合，以提高混合后材料的特性。

优选的，拓扑绝缘体为单层锡或单层锡的变体材料。单层锡为只有一个锡原子厚度的二维材料，原子层厚度的级别使其具有较好的光透过率；与石墨烯类似，具有较好的韧性，且透过率高。

单层锡原子在常温下导电率可以达到100％，可能成为一种超级导体材料。具体的，单层锡的变体材料是通过对单层锡进行表面修饰或磁性掺杂形成。其中，对单层锡进行表面修饰可以是对单层锡添加-F,-Cl,-Br,-I和–OH等功能基实现其改性。

进一步优选的，单层锡的变体材料为对单层锡进行氟原子的表面修饰，形成的锡氟化合物。当添加F原子到单层锡原子结构中时，单层锡在温度高达100℃时导电率也能达到100％，且性质依然稳定。

优选的，如图2、图3所示，薄膜晶体管还包括栅绝缘层12，栅绝缘层12由对单层锡进行氢原子的表面修饰形成的氢锡化合物形成。需要说明的是，拓扑绝缘体为导体，单层锡是一种拓扑绝缘体，但对单层锡进行氢原子的表面修饰形成的氢锡化合物则为绝缘体，而并非拓扑绝缘体，其不具有拓扑性质，且相较与普通的塑料等绝缘体，其绝缘性能更好。

本发明实施例提供了一种薄膜晶体管的制作方法，包括：形成包括栅极、源极、漏极以及有源层在内的多层结构，其中，所述有源层包括拓扑绝缘体。由于拓扑绝缘体的电子迁移率高，有源层包括拓扑绝缘体，则有源层的电子迁移率高，形成的薄膜晶体管的开态电流大，提高薄膜晶体管的性能。另外，拓扑绝缘体的稳定性好，且不涉及耗散即不发热，则进一步可以避免薄膜晶体管因发热引起的薄膜晶体管性能降低的问题。

具体的，如图4所示，形成有源层具体包括：

步骤101、形成半导体层。

具体的，半导体层可以是通过沉积半导体材料形成一层薄膜，再对薄膜进行构图形成半导体层。

步骤102、在半导体层上形成间隔的导电结构，导电结构为二维纳米结构的拓扑绝缘体。

具体的，源极和漏极位于栅极相对的两侧，上述步骤102具体包括：在半导体层对应源极和漏极之间的区域形成间隔的导电结构。形成的薄膜晶体管如图2所示，由于有源层主要用于导通源极和漏极，则可以仅在源极和漏极之间的区域(沟道区)形成导电接触，提高沟道区的电子迁移率。

或者，如图5所示，上述步骤102具体包括：

步骤1021、在半导体层对应源极和漏极之间的区域形成向下凹陷的凹槽。

具体的，可以通过构图的方法，在半导体层对应源极和漏极之间的区域形成向下凹陷的凹槽。

步骤1022、在凹槽内形成间隔的导电结构。

优选的，如图6所示，上述步骤102中，形成间隔的导电结构具体包括：

步骤1023、利用拓扑绝缘体形成二维纳米结构的导电图案。

具体的，如图7所示，上述步骤1023具体包括：

步骤10231、对基底进行图案化刻蚀，形成对应导电结构的图案。

具体的，基底可以是云母，还可以是SrTiO₃(111)，以及通过分子束外延法可在其表面生长拓扑绝缘体薄膜的其他基底。本发明实施例中以所述基底为云母为例进行详细说明。

步骤10232、在图案化的基底表面形成具有二维纳米结构的拓扑绝缘体的薄膜。

具体的，在图案化的云母基底表面，通过分子束外延生长Bi₂Se₃薄膜。当然，还可以生长其他拓扑绝缘体薄膜，本发明实施例以拓扑绝缘体为Bi₂Se₃为例进行详细说明。

步骤10233、将基底去除，得到导电图案。

将云母基底溶解掉，得到二维纳米结构的拓扑绝缘体的导电图案。

步骤1024、在导电图案表面形成具有导电特性的黏着层，将导电图案间隔的贴附在半导体层上。

具体的，导电图案可以是条带状，在每一条导电图案的表面涂覆胶水等，将多条导电图案间隔的贴附在半导体层上，形成间隔的导电图案。

优选的，形成薄膜晶体管中，形成多层结构还包括：形成栅绝缘层，栅绝缘层由对单层锡进行氢原子的表面修饰形成的氢锡化合物形成。对单层锡进行氢原子的表面修饰形成的氢锡化合物为绝缘体，且相较与普通的塑料等绝缘体，其绝缘性能更好。

下面，如图8所示，本发明将列举一具体实施例用以说明如图3所示的薄膜晶体管的制作方法，包括：

步骤201、在衬底上形成栅极，栅极包括拓扑绝缘体。

即可以是利用拓扑绝缘体形成二维纳米结构的栅极。

步骤202、在栅极上面形成覆盖栅极的栅绝缘层。

具体的，栅绝缘层由对单层锡进行氢原子的表面修饰形成的氢锡化合物形成。

步骤203、在栅绝缘层上形成半导体层，且半导体层对应源极和漏极之间的区域形成向下凹陷的凹槽。

具体可以参照上述步骤1021。

步骤204、利用拓扑绝缘体形成二维纳米结构的导电图案。

具体可以参照上述步骤10231-10233。

步骤205、在导电图案表面形成具有导电特性的黏着层，将导电图案间隔的贴附在半导体层的凹槽上。

具体可以参照上述步骤1024，将多条导电图案间隔的贴附在半导体层的凹槽上，在凹槽上形成间隔的导电图案。

当然，薄膜晶体管的制作方法也不局限于上述步骤，例如上述步骤204可以是在步骤205之前的任意时间进行，其与步骤201-步骤203之间没有特定的先后顺序，本发明实施例仅以上述具体步骤为例进行详细说明。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种薄膜晶体管，包括栅极、源极、漏极以及有源层，其特征在于，所述有源层包括拓扑绝缘体。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层包括半导体层以及间隔设置的导电结构，所述导电结构为二维纳米结构的拓扑绝缘体。

3.根据权利要求2所述的薄膜晶体管，其特征在于，所述源极和所述漏极位于所述栅极相对的两侧，所述导电结构形成于半导体层对应所述源极和所述漏极之间的区域。

4.根据权利要求3所述的薄膜晶体管，其特征在于，所述半导体层在对应所述源极和所述漏极之间的区域向下凹陷形成凹槽，所述导电结构形成于所述凹槽内。

5.根据权利要求2-4任一项所述的薄膜晶体管，其特征在于，所述导电结构通过具有导电特性的黏着层粘附在所述半导体层上。

6.根据权利要求2所述的薄膜晶体管，其特征在于，所述导电结构为条带状结构、岛状结构或网格状结构，其中，所述网状结构具有多个阵列排布的网孔。

7.根据权利要求6所述的薄膜晶体管，其特征在于，所述网孔为菱形或正四边形或正六边形。

8.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极、源极以及漏极中的至少一种包括拓扑绝缘体。

9.根据权利要求1-4任一项以及权利要求6-8任一项所述的薄膜晶体管，其特征在于，所述拓扑绝缘体包括HgTe、Bi_xSb_1-x、Sb₂Te₃、Bi₂Te₃、Bi₂Se₃、T_lBiTe₂、T_lBiSe₂、Ge₁Bi₄Te₇、Ge₂Bi₂Te₅、Ge₁Bi₂Te₄、AmN、PuTe、单层锡以及单层锡变体材料中的至少一种。

10.根据权利要求9所述的薄膜晶体管，其特征在于，单层锡的变体材料通过对单层锡进行表面修饰或磁性掺杂形成。

11.根据权利要求10所述的薄膜晶体管，其特征在于，单层锡的变体材料为对单层锡进行氟原子的表面修饰，形成的锡氟化合物。

12.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括栅绝缘层，所述栅绝缘层由对单层锡进行氢原子的表面修饰形成的氢锡化合物形成。

13.一种薄膜晶体管的制作方法，其特征在于，包括：形成包括栅极、源极、漏极以及有源层在内的多层结构，其中，所述有源层包括拓扑绝缘体。

14.根据权利要求13所述的制作方法，其特征在于，形成有源层具体包括：

形成半导体层；

在所述半导体层上形成间隔的导电结构，所述导电结构为二维纳米结构的拓扑绝缘体。

15.根据权利要求14所述的制作方法，其特征在于，所述源极和所述漏极位于所述栅极相对的两侧，在所述半导体层上形成间隔的导电结构具体包括：

在所述半导体层对应所述源极和所述漏极之间的区域形成间隔的导电结构。

16.根据权利要求15所述的制作方法，其特征在于，在所述半导体层对应所述源极和所述漏极之间的区域形成间隔的导电结构之前，所述方法还包括：

在所述半导体层对应所述源极和所述漏极之间的区域形成向下凹陷的凹槽；

在所述半导体层对应所述源极和所述漏极之间的区域形成间隔的导电结构具体为：

在所述凹槽内形成间隔的导电结构。

17.根据权利要求14-16任一项所述的制作方法，其特征在于，形成间隔的导电结构具体包括：

利用拓扑绝缘体形成二维纳米结构的导电图案；

在所述导电图案表面形成具有导电特性的黏着层，将所述导电图案间隔的贴附在所述半导体层上。

18.根据权利要求17所述的制作方法，其特征在于，所述利用拓扑绝缘体形成二维纳米结构的导电图案具体包括：

对基底进行图案化刻蚀，形成对应导电结构的图案；

在图案化的基底表面形成具有二维纳米结构的拓扑绝缘体的薄膜；

将所述基底去除，得到导电图案。

19.根据权利要求13所述的制作方法，其特征在于，所述形成多层结构还包括：形成栅绝缘层，所述栅绝缘层由对单层锡进行氢原子的表面修饰形成的氢锡化合物形成。