CN105190864A - 分成子单元的基于硅的单片半导体基板 - Google Patents

分成子单元的基于硅的单片半导体基板 Download PDF

Info

Publication number
CN105190864A
CN105190864A CN201480026164.XA CN201480026164A CN105190864A CN 105190864 A CN105190864 A CN 105190864A CN 201480026164 A CN201480026164 A CN 201480026164A CN 105190864 A CN105190864 A CN 105190864A
Authority
CN
China
Prior art keywords
substrate
wafer
trap
silicon
overdoping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480026164.XA
Other languages
English (en)
Inventor
Y·维舍蒂
塞巴斯蒂安·迪布瓦
尼古拉斯·昂雅尔贝
让-保罗·加朗代
约尔迪·威尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN105190864A publication Critical patent/CN105190864A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/30—Isolation regions comprising PN junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种基于硅的单片半导体基板(10)，该基板被竖向分成相互隔离的子单元，该基板包括具有在1×1017cm-3与2×1018cm-3之间的填隙氧浓度的p型或n型硅基部(1)，以及在其至少一面上包括相对于彼此不连续的n+过掺杂阱和/或p+过掺杂阱，其特征在于，插入在两个相继的阱之间且在基板的整个厚度上延伸的至少一个基板区域是电隔离区域(3)，该电隔离区域的基于填隙氧的热施主浓度不同于基部(1)的基于填隙氧的热施主浓度。本发明还涉及用于制造这样的基板的方法。

Description

分成子单元的基于硅的单片半导体基板
技术领域
本发明涉及一种竖向地分成互相隔离的多个子单元的新型的基于硅的单片半导体基板及其制备方法的各种变型。
这样的基板在制造光伏模块和光伏电池的情况下是特别有利的。
背景技术
当前，光伏(PV)模块主要通过组装由单晶硅或多晶硅制成的电池制造而成，这些电池通常由p导电性的晶圆制造。
在大约1m2的合理尺寸的PV模块中，晶圆的标准尺寸(156mm×156mm)意味着PV模块的开路电压(Voc)被限制为几十伏。
为了尝试增大PV模块的Voc电压，已经开发了多种方式。
第一选择可以在于使用晶体硅(Si)以外的材料，尤其是具有比硅的1.1eV(电子伏)宽的能带隙的半导体，例如，诸如晶体Si上的非晶Si等材料(称为异质结技术)或者甚至材料CdTe(碲化镉)。遗憾的是，开路电压方面的提高是有限的，这是因为使用过宽能带隙(>2eV)的半导体导致光子吸收量的显著下降以及能量转换效率的损失。
另一可能性将是相对于当前标准156mm×156mm减小电池的尺寸；这将可以通过增大形成该模块的串联连接的电池的数目来增大电压Voc的值。然而，该解决方案将使制造模块所需的处理操作更难以执行。而且，出于互连目的而在形成PV模块的这些电池之间保持间隙的需求，导致可用区域(即，允许电载流子的光生的区域)的损失。当实施大量的较小电池时，这种区域的损失是重大的。最后，除非使用背接触电池(RCC)技术，否则该解决方案造成关于金属化和互连的难题。
为了试图减小这种可用区域的损失，可以设想到制造标准尺寸156mm×156mm的单片晶圆以及例如通过激光烧蚀来蚀刻后验沟槽；这可以具有有效地产生多个较小电池的效果。然而，蚀刻过程易于导致弱化晶圆，并因此导致关于机械强度的问题。而且，存在关于子单元之间的隔离的问题(即使对于对应于基板的厚度的50％的隔离，如文献[1]中所提到的)。
为了缓解该困难，Goetzberger[1]提出了通过掺杂或通过电子轰击以创建高电阻率的结构缺陷区而产生电气分离。然而，这些解决方案具有为少数载流子创建复合中心的主要缺点。而且，文献[1]没有允许判断如此产生的电气隔离的有效性；而且，其提到了分离可能不是完全有效的。
最近，Pozner等人[2]通过对电池的串联连接进行建模，设想到电池的p-n结平面是竖向的，与结平面是水平的常规晶圆的构型相反。该方法的优势是可以设想使用对单片基板的晶圆级处理来制造电池。然而，关于这样的结构的实际制造而言，很多技术问题仍未得到解答，而且这样的结构的成本面临着非常高的风险。
发明内容
因此，需要提供适于制造高开路电压的PV模块且最小化非活性区域(即，不允许收集光生载流子的区域)的基于硅的半导体设备。
本发明的目的精确地在于提供一种细分成相互电隔离的多个子单元且允许消除上述缺点的新型的基于硅的单片半导体设备以及获得这样的设备的方法。
更精确地，根据本发明的第一方面，本发明涉及一种竖向分成相互隔离的子单元的基于硅的单片半导体基板，该基板包括由p型硅或n型硅形成的、具有包括在1×1017cm-3与2×1018cm-3之间的填隙氧浓度的基部，以及在所述基板的至少一面上集成的相对于彼此不连续的n+过掺杂阱和/或p+过掺杂阱，其特征在于，所述基板的介于两个相继的阱之间且延伸直接穿过所述基板的厚度(e)的至少一个区域是电隔离区域，所述电隔离区域的基于填隙氧的热施主的浓度不同于所述基部的基于填隙氧的热施主的浓度。
有利地，与事先实现高温热退火的常规的微电子方法相反，根据本发明的方法充分利用热施主的激活，以精确地抵消热施主的效应。
在下文中，除非另有指示外，否则当晶圆、半导体基板和设备在其水平位置上被观察时描述它们的特征。因此，尤其，根据本发明的基板被限定为在水平定位的基板的竖向剖平面上被竖向分成子单元。
表述“电隔离区域”被理解为表示基板的具有高电阻率、尤其高于或等于2kΩ·cm、有利地高于或等于10kΩ·cm的高电阻率的区域。理想地，这样的区域可以是本征区，在该本征区中，电子型电荷载流子的浓度和空穴型电荷载流子的浓度是相似的。
根据本发明的另一方面，本发明提供了允许通过控制基于填隙氧的热施主的局部浓度来容易地获得这样的基板的方法。
基于填隙氧的热施主是氧的小的团聚体(通常由3到20个氧原子的结合而形成)，其表现为硅中的电子施主。在文献[3]中已知，在包含氧的硅晶圆中，400℃-500℃的温度下的热退火允许形成这些热施主。当这些热施主在p型硅中生成时，则它们可导致材料补偿及其导电性变化。
表述“热施主”或更简单地缩写“TD”在下文将表示基于填隙氧的热施主。
如下文详述，根据本发明的基板可以由初始均匀的p型导电性的标准硅晶圆制成，但也可以由用高电阻率硅、尤其是电阻率高于1kΩ·cm的高电阻率硅形成的晶圆制成，或者甚至由其中材料中的空穴浓度和电子浓度相似的被称为本征硅晶圆的晶圆制成。
在下文中，术语“晶圆”将表示用以经历下文所详述的用以形成根据本发明的最终“基板”的多个步骤的起始材料，在该最终“基板”中，集成n+过掺杂阱和p+过掺杂阱以及电隔离区域。
在本发明的上下文中，最终“基板”被理解为表示，在处理初始晶圆的各个步骤且其中集成阱和电隔离区域之后获得的的最终材料。尤其，在本发明的上下文中，表述“p型基板”(或n型)被理解为表示包括掺杂p型(或者n型)的主要部分(被称为“基部”)且在其中至少集成的电隔离区域和n+过掺杂阱和/或p+过掺杂阱的基板。
根据本发明的另一方面，本发明涉及一种包括诸如以上限定的基板的半导体设备。
根据本发明的半导体设备有利地是光伏电池。
问题可以是具有正面发射器的电池、双面电池、具有背面发射器的电池、尤其具有交叉背接触(IBC)结构或甚至镀金属穿孔卷绕(MWT)结构的背接触电池(RCC)、或c-Si上a-Si:H类型的异质结电池。
根据本发明的被分成多个尺寸受控的子单元的设备有利地允许制造具有增大的开路电压、同时保留大约1m2的合理标准尺寸的PV模块。
附图说明
在阅读下文的本发明的示例性实施方式的详细描述以及查阅附图时，应用根据本发明的基板和设备以及其制造方法的其它特征、优势和方式将变得更清楚，其中：
-图1以竖向剖面图示意性地示出了根据一个特定实施方式、根据本发明的半导体基板的结构；
-图2以竖向剖面图示意性地示出了根据两个特定实施方式、根据本发明的设备的结构(图2a：双面电池的情况；图2b：RCC电池的情况)；
-图3示意性地示出了根据第一实施方式的用于制备根据本发明的基板的方法的各个步骤；
-图4示意性地示出了根据第二实施方式的用于制备根据本发明的基板的方法的各个步骤；
-图5示意性地示出了根据第三实施方式的用于制备根据本发明的基板的方法的各个步骤；
-图6示意性地示出了根据第四实施方式的用于制备根据本发明的基板的方法的各个步骤；
-图7示意性地示出了在示例1中实现的用于制备根据本发明的设备的方法的各个步骤；
-图8示意性地示出了在示例2中实现的用于制备根据本发明的设备的方法的各个步骤。
应当注意到，为了清楚，图中的各个元件未按照比例显示，且没有遵守各个部分的实际尺寸。
具体实施方式
在下文中，除非另有指示，否则表述“包括在...和...之间”、“范围从...到...”以及“从...到...变化”是等同的，且被理解为表示包括端值。
除非另有指示，否则表述“包含/包括一个”必须被理解为表示“包含/包括至少一个”。
分成子单元的基于硅的单片半导体基板
在下面的描述中，参考附图1。
根据本发明的基于硅的单片半导体基板10包括由p型硅或n型硅制成的基部1，或者换言之，包括p型或n型掺杂的主体部分。
p掺杂基板的基部可以尤其具有包括在1×1014cm-3和5×1016cm-3之间、尤其从1×1014cm-3到1×1016cm-3的空穴型的多数电荷载流子的浓度。
空穴型电荷载流子的浓度例如可以通过霍尔效应测量方法得出。
n掺杂基板的基部可以尤其具有包括在1×1014cm-3和2×1016cm-3之间、尤其从1×1014cm-3到1×1016cm-3的电子型的多数电荷载流子的浓度。
电子型电荷载流子的含量例如可以通过霍尔效应测量(其允许确定掺杂类型)而确定。
根据本发明的基板10可以具有范围从100μm到500μm、尤其从150μm到300μm的厚度e。
该基板10可以具有范围从10cm到30cm、尤其从12.5cm到15.6cm的总长度Lp。
如上所述，根据本发明的基板的基部1具有包括在1×1017cm3和2×1018cm3之间、尤其在5×1017cm-3和1.5×1018cm-3之间的填隙氧的浓度。
该浓度将不以聚结形式(热施主)存在的填隙氧的含量考虑在内。
填隙氧的浓度例如可以通过傅里叶变换红外光谱学(FTIR)分析而获得。
根据其另一特征，根据本发明的基板10在其至少一面上具有相对于彼此不连续的n+过掺杂阱和/或p+过掺杂阱。
表述“不连续”被理解为表示，在给定的面上集成到基板中的多个阱彼此不相邻。这些阱被电隔离区域分隔开，如图1的竖向剖面图中所示的。换言之，在给定的面上集成的阱不形成连续掺杂层。
n+阱可以利用n型掺杂元素(例如磷)掺杂到高于或等于1×1019cm-3、尤其范围从1×1019cm-3到2×1020cm-3的级别。
p+阱可以利用p型掺杂元素(例如硼)掺杂到高于或等于1×1019cm-3、尤其范围从1×1019cm-3到2×1020cm-3的级别。
由本领域的技术人员决定，尤其关于期望由本发明的基板形成的半导体装置(尤其是光伏电池)的架构，调节该基板的阱和电隔离区域的布置。
因此，根据第一变型实施方式，如图1所示，该基板可以在其每一面上包括n+过掺杂阱和p+过掺杂阱的交替。
更特别地，在基板的一面上集成到基板中的每个n+过掺杂阱或p+过掺杂阱面对在相反面上集成到基板中的相反的p+导电性或n+导电性的阱。
根据一个特定实施方式，在给定面上的所有的相继的阱可以具有相同的性质。
换言之，本发明的基板可以在其一面上具有相继的n+过掺杂阱以及在相反的面上具有相继的p+过掺杂阱，例如，如图3c、图4b、图5c和图6b中所示的。
“相继的”阱指的是在给定的面上的两个不连续且一个接另一个的阱。换言之，两个相继的阱通过电隔离区域3而彼此隔开。
可替选地，本发明的基板可以在其每一面上具有交替的n+导电性和p+导电性的相继的阱，例如图1中示出的基板就是这样情况。
在该变型实施方式的情况下，电隔离区域3可以形成在基板的介于两个相继的阱之间的每一区域中。
因此，根据一个特定实施方式，本发明的基板可以被分成通过电隔离区域3而彼此隔离开的交替的n+/n/p+类型的子单元2和p+/n/n+类型的子单元2，如图1所示，或者甚至通过电隔离区域而彼此隔离的交替的n+/p/p+类型的子单元2和p+/p/n+类型的子单元2。
例如，这样的构型被实现为制造如图2a所示的双面光伏电池。
集成到基板中的阱的宽度Lc可以关于所期望的光伏电池的结构而改变。
通常，n+过掺杂阱和/或p+过掺杂阱分别可以在竖向剖平面中具有至少1mm、尤其范围从1mm到10cm、更尤其从5mm到5cm的宽度Lc。
根据第二变型实施方式，如图2b中所示出的设备的情况，本发明的基板可以在其两面中的单一面上具有n+过掺杂阱和p+过掺杂阱的交替。
尤其，该基板可以在与阱相反的面上具有连续的n+掺杂层或p+掺杂层。
例如，这样的架构可以被实现以制造例如具有互相交叉的背触点(IBC)的背接触和结光伏电池(RCC)。
在该变型实现的情况下，n+阱和p+阱的宽度Lc通常包括在200μm和1500μm之间。
同样在制造RCC的情况下，根据本发明的设备100可以每15个到20个对称元件包括电隔离区域3，以获得宽度在5mm和5cm之间的完整的子单元元件。表述“对称元件”被理解为表示在竖向剖平面中由p+阱、n+阱和将这两个相继的阱分开的基板区域形成的整体。该对称元件在剖平面中的平均宽度可以例如为大约1500μm。
在图2b中示意性地示出了这样的电池变型。
相比之下，根据本发明排除在外的是，在基板的一面上实现连续的n+层且在相反的面上实现连续的p+层。
通常，根据本发明的基板10的n+阱和/或p+阱可以在范围从100nm到2μm、优选地大约600nm的厚度中延伸到该基板中。
介于两个相继的阱之间且延伸直接穿过基板的厚度e的电隔离区域3优选地具有高于或等于2kΩ·cm、尤其高于或等于10kΩ·cm的电阻率。
该电阻率可以通过任何常规方法来测量，例如通过四点探针方法或甚至通过测量由交变磁场所产生的傅科(Foucault)电流的效应来测量。
根据一个特定实施方式，每个电隔离区域3有利地在竖向剖平面中具有范围从50μm至5mm、优选地从200μm至1mm的宽度Li。
具体而言，最终的设备中的电隔离区域过长易于主动地导致将由这些设备形成的模块的能量效率的损失且因此导致该能量效率的降低。相反，电隔离区域过短可以被证明不足以确保子单元之间的良好隔离，由此还可能导致产生的模块的效率的降低。
按照根据本发明的基板的另一特征，电隔离区域3具有基于填隙氧(TD)的热施主的浓度，其不同于基板10的基部1的基于填隙氧的热施主的浓度。
如下文更清晰地详述的，根据针对最终基板的制备所实现的方法和起始晶圆的导电性，可以在电隔离区域3中或在基板10的基部1中形成TD。
将要注意的是，根据本发明的最终基板的例如在高于或等于600℃、尤其包括在600℃和700℃之间的温度下的毯式退火允许分解所有的TD(也被称为TD的“消除”)以及允许获得除了保留其过掺杂的阱之外仍具有均匀导电性的基板。该特征可以有利地用于将根据本发明的设备与不是通过根据本发明的方法获得的设备区分开。
基板的制造
在下面的描述中参照附图3到附图6，图3到图6示意性地示出了在下面所描述的各个变型方法中用以将起始晶圆转换成根据本发明的基板的各个步骤。
如上所述，用以形成根据本发明的设备的最终基板的起始硅晶圆可以是p掺杂的晶圆或高电阻率的晶圆。
更特别地，“高电阻率”的硅晶圆指的是具有高于或等于1kΩ·cm、尤其高于或等于2kΩ·cm、有利地高于或等于10kΩ·cm的电阻率的硅晶圆。
相反，起始硅晶圆不能够是n型晶圆。
关于在处理起始晶圆的各个步骤之后获得的最终基板，其可以包括p型基部或n型基部。
根据第一实施方式，根据本发明的基板10可以由p掺杂的硅晶圆制成，该硅晶圆尤其具有包括在1×1014cm-3和2×1016cm-3之间的空穴型电荷载流子的浓度p0以及包括在1×1017cm-3和2×1018cm-3之间的填隙氧的浓度Oi。
根据一个特定实施方式，p掺杂的起始硅晶圆可以具有范围从5×1014cm-3到1×1016cm-3、尤其从5×1014cm-3到5×1015cm-3的空穴型电荷载流子的浓度。
根据一个特定实施方式，p掺杂的起始硅晶圆具有范围从5×1017cm-3到1.5×1018cm-3的填缝氧的浓度Oi。
有利地，起始硅晶圆中的填缝氧的浓度的相对变化小于40％、尤其小于20％、优选地小于10％。
这样的p掺杂的硅晶圆可以由类单晶铸块、单晶铸块或多晶铸块获得。这样的p掺杂的硅晶圆例如可以通过切割利用本领域技术人员已知的技术形成的硅铸块、通过熔浴的定向性凝固(尤其使用梯度冷冻技术)或者通过液相外延或气相外延而获得。
下面描述的第一变型允许获得根据本发明的、其中基部1是n型的基板10，而第二变型允许获得根据本发明的、其中基部1是p型的基板10。
因此，根据第一变型实施方式，如图3所示，本发明涉及一种用于制备根据本发明的、其中基部1是n型的基板10的方法，该方法至少包括以下步骤：
(a1)提供如上所述的由p型硅制成的晶圆；
(b1)在该晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱(图3a)；
(c1)在有利于激活基于填隙氧的热施主且有利于将整个硅晶圆从p型转变为n型的条件下，使整个晶圆经受毯式热处理(图3b)；以及
(d1)使该晶圆的在两个相继的阱之间的一个或多个区域经受局部热处理，该局部热处理有利于消除热施主的一部分且有利于将所述区域转变成电隔离区域3，以获得期望的基板10(图3c)。
当然，如上所述，关于针对基板所期望的架构调整步骤(b1)中形成的n+阱和/或p+阱的布置、数目和性质。因此，在图3a示出的变型实施方式的情况下，n+阱和p+阱形成在晶圆的两面上。
在步骤(c1)后，由初始晶圆的一部分形成的基部1则为n型，尤其具有范围从1×1014cm-3到5×1016cm-3、尤其从1×1014cm-3到1×1016cm-3、优选地从5×1014cm-3到5×1015cm-3的电子型电荷载流子的含量。
根据第二变型实施方式，如图4所示，本发明涉及一种用于制备根据本发明的、其中基部1是p型的基板10的方法，该方法至少包括以下步骤：
(a2)提供如上所述的由p型硅制成的晶圆；
(b2)在该晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱(图4a)；以及
(c2)使该晶圆的在两个相继的阱之间的一个或多个区域经受局部热处理，该局部热处理有利于部分激活基于填隙氧的热施主且有利于将所述区域转变成电隔离区域3，以获得期望的基板10(图4b)。
该变型实施方式关于以下事实是特别有利的：只要通过激活热施主产生电隔离区域，如此实现的掺杂不引入用于少数载流子的复合中心。
关于第一变型实施方式，关于期望用于基板的架构调节步骤(b2)中形成的n+阱和/或p+阱的布置、数量和性质。因此，在图4a中示出的变型实施方式的情况下，n+阱和p+阱形成在晶圆的两面上。
根据本发明的另一特定实施方式，根据本发明的基板10可以由用高电阻率硅形成的晶圆制成，更特别地，该晶圆具有包括在1×1010cm-3和1×1014cm-3之间的空穴型电荷载流子的浓度以及包括在1×1017cm-3和2×1018cm-3之间的填隙氧的浓度Oi。
根据一个特定实施方式，由高电阻率硅形成的晶圆可以具有范围从1×1010cm-3到1×1013cm-3的空穴型电荷载流子的浓度。
根据一个特定实施方式，起始晶圆具有范围从5×1017cm-3到1.5×1018cm-3的填隙氧的浓度Oi。
如上所述，起始硅晶圆中的填隙氧的浓度的相对变化有利地小于40％、尤其小于20％且优选地小于10％。
例如，这样的晶圆可以通过拉制故意不掺杂的铸块而获得。
高电阻率的起始晶圆的选择具有促进将在最终设备中形成的子单元之间的电隔离的优势。
因此，根据第三变型实施方式，如图5所示，本发明涉及一种用于制备根据本发明的、其中基部1是n型的基板10的方法，该方法至少包括以下步骤：
(a3)提供如上所述的由高电阻率硅形成的晶圆；
(b3)在该晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱(图5a)；
(c3)在有利于激活基于填隙氧的热施主且有利于将整个硅晶圆转变成n型的条件下，使整个晶圆经受毯式热处理(图5b)；以及
(d3)使该晶圆的在两个相继的阱之间的一个或多个区域经受局部热处理，该局部热处理有利于热施主的完全消除且有利于将所述区域再转变成电隔离区域3，以获得期望的基板10(图5c)。
关于以上描述的第一变型实施方式和第二变型实施方式，关于针对基板所期望的架构调节步骤(b3)中形成的n+阱和/或p+阱的布置、数量和性质。因此，在图5a中示出的变型实施方式的情况下，在晶圆的两面上形成n+阱和p+阱。
在步骤(c3)后，由初始晶圆的一部分形成的基部1则为n型，尤其具有范围从1×1014cm-3到2×1016cm-3、尤其从1×1014cm-3到1×1016cm-3的电子型电荷载流子的含量。
尤其与以上描述的第一变型实施方式相比，该变型具有允许关于所进行的用以消除TD的热处理的更大灵活性的优势，这是因为在该第三变型实施方式的情况下，问题是在步骤(d3)中完全分离先前被激活的TD。
根据第四变型实施方式，如图6所示，本发明还涉及一种用于制造根据本发明的、其中基部1是n型的基板10的方法，该方法至少包括以下步骤：
(a4)提供如上所述的由高电阻率硅形成的晶圆；
(b4)在该晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱(图6a)；以及
(c4)使该晶圆的位于每个阱下面的区域经受局部热处理，该局部热处理有利于激活基于填隙氧的热施主且有利于将所述区域转变为n型区域，以获得期望的基板10(图6b)。
关于以上描述的变型实施方式，关于针对基板所期望的架构调节步骤(b4)中形成的n+阱和/或p+阱的布置、数量和性质。因此，在图6a中示出的变型实施方式的情况下，在晶圆的两面上形成n+阱和p+阱。
在以上描述的任一方法变型中，n+过掺杂阱和p+过掺杂阱可以使用本领域技术人员已知的方法来形成。这些阱意在确保收集电流以及子单元之间的电气接触。
例如，n+阱可以通过利用一种或多种n型掺杂元素(尤其是磷)对晶圆进行局部掺杂而形成。例如，p+阱可以通过利用一种或多种p型掺杂元素(尤其是硼)对晶圆进行局部掺杂而形成。
例如，掺杂可以通过在已经在介电扩散势垒(SiO2，SiN)中局部形成孔之后的气相扩散(POCl3，BCl3)、或者通过离子注入、或者通过硼或磷局部等离子体浸没而进行。
当然，尤其关于针对本发明的设备所期望的子单元的数量，将由本领域技术人员调节所集成的阱的数量。
根据本发明的方法的以上所述的变型实现了用于激活或消除TD的一个或多个步骤。
术语“激活”被理解为表示基于填隙氧的这些热施主的形成。这些热施主通常在退火期间形成，从而允许氧二聚物扩散，这些二聚物结合以形成具有更复杂的化学计量法且具有硅中的电子施主行为的种类。
如此形成的热施主在室温下是稳定的，但高于600℃的温度的退火使这些热施主分离，由此消除事先进行的热激活的效果。则TD被称为是“消除的”(TD“消除”)或“分解的”(TD“分解”)。
在以上描述的所有变型实施方式中，本领域的技术人员将能够关于针对所处理的区域期望的导电性来调节热处理条件。
用于激活/消除热施主的热处理可以在空气下或在惰性气氛下操作。
通常，用于激活TD的热处理可以在高于或等于300℃且严格低于600℃、尤其范围从400℃到500℃、更尤其大约450℃的温度下操作。
热处理的持续时间可以长于或等于30分钟，尤其包括在1小时和20小时之间。
用于消除TD的热处理可以在高于或等于600℃、尤其范围从600℃到1000℃的温度下操作，且尤其持续至少10秒。
整个晶圆的毯式热处理可以通过例如在烤箱中对晶圆进行热退火而进行。
相反，在“局部”热处理的情况下，换言之，在仅影响晶圆的某些区域的热处理的情况下，由本领域的技术人员决定，实施已知的用于传递热通量且限制热的侧向扩展的方法，以获得良好限定的区域。
局部热处理可以有利地通过将待处理的区域暴露于激光束而操作，如果期望例如利用大约1cm的光斑尺寸照射大尺寸区域，则优选地暴露于大光斑激光而操作。
例如，该激光可以在长于500nm、尤其范围从500nm到1100nm的波长下操作，从而允许热在材料深处被吸收。
在晶圆的致力于形成电隔离区域3的那些区域中操作的热处理的情况下，激光处理必须更局部化，从而实现电隔离区域的期望宽度Li且因此获得从光伏的角度看不活跃的电隔离区域的隔离质量和尺寸限制之间的良好折中。
晶圆的在两个相继的阱之间的区域(这些区域致力于形成电隔离区域)的热处理则可以通过将这些区域暴露于例如从20μm到100μm的小光斑尺寸的激光而操作。
根据一个特定实施方式，用于形成电隔离区域的激光处理可以与晶圆的在两个相继的阱之间的区域的部分预烧蚀相关联，以进一步提高隔离质量，如图7c.2中所示。
根据一个特定实施方式，继上述步骤之后，该基板可以经受表面处理、尤其是化学蚀刻处理，以移除由激光处理所产生的任何可能的硬化加工的表面区域。
本领域的技术人员将知道如何利用已知的化学蚀刻技术。例如，化学蚀刻可以利用由HF、HNO3和CH3COOH的混合物形成的溶液来进行。
当然，本发明绝不限制于上述的方法，可以实现其它变型。
例如，根据一个变型实施方式，可以利用氢对晶圆的期望通过激活TD而改变其导电性的那些区域进行掺杂，从而加速掺杂区域中的热施主的形成。
例如，氢掺杂可以通过将氢注入到待掺杂的区域的表面或内层中的第一步骤以及随后的将氢扩散直接穿过晶圆的厚度的步骤而进行。
氢的“内层”注入指的是注入到范围从几纳米到几微米的深度。
可以通过常规技术来进行氢的注入，例如使用等离子体方法、尤其是等离子体增强的化学气相沉积(PECVD)技术或微波诱导的远程氢等离子体(MIRHP)技术。
氢的注入甚至可以通过离子注入技术、尤其是使用技术来操作。
有利地，为了限制氢的扩散时间以及外扩散的风险，等离子体方法应用于晶圆的两面。
氢注入区域可以使用掩模(例如金属网格)进行限定，仅剩下例如待掺杂的区域的表面可接近。
例如，氢到待掺杂的区域中的扩散可以通过将所述区域暴露于超声、尤其是使用压电式转换器来促进。
可替选地，氢的扩散可以通过尤其在烤箱中、尤其在范围从400℃到1000℃的温度下、持续范围从5秒到5小时的时间对晶圆进行热退火来操作。
光伏设备
将实施适合的常规方法来由根据本发明的半导体基板10制造诸如光伏电池(PV)的设备。
通常，根据本发明的设备100除了如上所限定的基板10以外，还包括在电池的正面和/或背面上的一个或多个金属化体(也被称为“导电触头”)，所述金属化体被调节以允许设备的子单元串联连接。
在用于制造根据本发明的基板10的方法结束时，可以使用低温异质结技术(晶体硅上的非晶硅)来制造光伏电池。
例如，在根据上述的任一方法变型制造基板10结束时，可以操作以下步骤中的一个或多个步骤：
-在该基板的每一面上沉积本征非晶硅(通常大约5nm的厚度)以及p+过掺杂阱或区域和/或n+过掺杂阱或区域的第一层；
-在所述非晶硅层的表面上沉积透明导电氧化物、尤其基于ITO的透明导电氧化物的层；以及
-在低温下尤其通过丝网印刷银浆料，在该设备的正面和/或背面上形成一个或多个金属化体(也称为“导电触头”)。
然而，也可以使用常规的高温技术来制造光伏电池。在实施这样的技术的情况下，需要在用于激活/消除热施主的热处理之前执行高温步骤(例如，气相扩散)，如示例1和示例2中所示。
例如，在高温技术的情况下，在用于制备基板的任一变型方法中实现的激活/消除TD的热处理之前，可以操作以下步骤中的一个或多个步骤：
-沉积一个或多个防反射层和/或钝化层5、6，如图2所示。例如，大约10nm厚度的SiO2层使p+掺杂表面钝化(表面复合的减少)；和/或
-尤其通过丝网印刷Ag或Ag/Al，在晶圆的正面和/或背面上形成一个或多个金属化体4。然后，在大约800℃的内联烤箱中进行持续几秒的对金属化体退火的步骤。
然后，可以将根据本发明获得的PV电池进行组装，以制造合理尺寸(常规地大约1m2)的且相对于由常规电池制成的模块具有较高电压的光伏模块。
因此，根据本发明的另一方面，本发明涉及一种由根据本发明的光伏电池的阵列形成的光伏模块。
现将通过以下示例描述本发明，当然，以下示例是通过对本发明的非限制性说明的方式给出的。
示例
示例1
起始晶圆是由p型硅形成的、200μm厚且尺寸为156mm×156mm的晶圆，该起始晶圆通过切割使用梯度冷冻技术的定向性凝固制造的铸块而获得。
该起始晶圆具有通过电阻率测量确定的1×1015cm-3的空穴型电荷载流子的含量以及通过FTIR分析确定的7×1017cm-3的填隙氧的浓度。
p+阱和n+阱的产生
交替的2.5cm宽度的n+阱和p+阱形成在晶圆的正面和背面上，如图7a所示。
通过分别利用硼和磷进行局部掺杂来形成p+阱和n+阱。
然后，将晶圆的两面氧化，以形成厚度约10nm的氧化硅薄层。
然后，将Si3N4防反射层沉积在晶圆的两面上。
最后，通过在正面和背面上丝网印刷Ag/Al来沉积金属化体。在800℃的内联烤箱中进行持续几秒的对金属化体退火的步骤。图7a中示出了所获得的晶圆。
将晶圆转变为n型
在该制造操作之后，首先使晶圆经受450℃下的退火，以激活热施主。针对该退火所选择的、取决于空穴含量和氧含量二者的持续时间是12小时。该持续时间使得可以将p型晶圆转变为在室温下具有大约1×1015cm-3的电子含量的n型，如图7b所示。
形成电隔离区域
在该阶段，所制造的结构包括各种串联连接、但不相互电隔离的n+/n/p+单元元件和p+/n/n+单元元件。
然后，该电隔离通过利用激光对热施主进行局部去激活而实现。
激光束指向与金属化焊盘相对的面。调整辐射时间段和激光功率的参数，目的是获得其中仅一部分热施主已分解的局部区域，这允许获得已耗尽电荷载流子且因此非常电阻性的区域。所使用的激光功率例如是15W，波长是1064nm且辐射时间段是5秒。
所形成的隔离区域的宽度是大约500μm，目的是尽可能地减小该宽度以保留大的活性区域。
示例2
起始晶圆是由高电阻率硅形成的晶圆，其具有1×1012cm-3的空穴载流子的含量(等于电子型电荷载流子的含量)以及7×1017cm-3的氧浓度。
p+阱和n+阱的产生
如图8a所示，交替的2.5cm宽的n+阱和p+阱形成在晶圆的正面和背面上。
p+阱和n+阱分别通过利用硼和磷进行局部掺杂而形成。
然后，将晶圆的两面氧化，以形成厚度大约10nm的氧化硅薄层。
然后，将Si3N4防反射层沉积在晶圆的两面上。
最后，通过在正面和背面上丝网印刷Ag/Al来沉积金属化体。在800℃的内联烤箱中进行持续几秒的对金属化体退火的步骤。图8a中示出了所获得的晶圆。
将晶圆转变为n型
在该制造操作之后，首先使晶圆经受450℃下的退火，以激活热施主。针对该退火所选择的、取决于空穴含量和氧含量二者的持续时间是6小时。该持续时间使得可以将高电阻率晶圆转变为具有大约1×1015cm-3的电子含量的n型(图8b)。
形成电隔离区域
在该阶段，所制造的结构包括各种串联连接、但不相互电隔离的n+/n/p+单元元件和p+/n/n+单元元件。
然后，该电隔离通过利用激光对热施主进行局部去激活而实现。800℃的温度下的10秒的处理足以使TD去激活且允许局部形成将各个单元元件电隔离的非常电阻性的区域(图8c)。隔离宽度是1mm，目的是尽可能地减小该隔离宽度，以保留大的活性区域。
参考文献
[1]US4,330,680；
[2]Pozner等人，ProgressinPhotovoltaics20(2012)，197；
[3]Wijaranakula，Appl.Phys.Lett.59(1991)，1608。

Claims (14)

1.一种竖向分成相互隔离的子单元(2)的基于硅的单片半导体基板(10)，所述基板(10)包括由p型硅或n型硅形成的、具有包括在1×1017cm-3与2×1018cm-3之间的填隙氧浓度的基部(1)，以及在所述基板的至少一面上集成的相对于彼此不连续的n+过掺杂阱和/或p+过掺杂阱，
其特征在于，所述基板的介于两个相继的阱之间且延伸直接穿过所述基板的厚度(e)的至少一个区域是电隔离区域(3)，
所述电隔离区域(3)的基于填隙氧的热施主的浓度不同于所述基部(1)的基于填隙氧的热施主的浓度。
2.根据权利要求1所述的基板，其中，在所述基板的一面上集成到所述基板中的每个n+过掺杂阱或p+过掺杂阱面对在相对的面上集成到所述基板中的相反的p+导电性或n+导电性的阱。
3.根据前一项权利要求所述的基板，所述基板被分成通过电隔离区域(3)相互隔离的交替的n+/n/p+类型的子单元(2)和p+/n/n+类型的子单元(2)，或被分成通过电隔离区域相互隔离的交替的n+/p/p+类型的子单元和p+/p/n+类型的子单元。
4.根据权利要求2或3所述的基板，其中，所述n+过掺杂阱和/或所述p+过掺杂阱中的每一者在竖向剖平面中具有至少1mm、尤其范围从1mm到10cm、更尤其范围从5mm到5cm的宽度(Lc)。
5.根据权利要求1所述的基板，在所述基板的一面上具有n+过掺杂阱和p+过掺杂阱的交替，且在与所述阱相对的面上具有n+掺杂连续层或p+掺杂连续层。
6.根据前述权利要求中任一项所述的基板，其中，每个所述电隔离区域(3)在竖向剖平面中具有范围从50μm到5mm、尤其从200μm到1mm的宽度(Li)。
7.一种用于制备根据权利要求1到6中任一项所述的基板(10)的方法，所述基板(10)中的所述基部(1)为n型，所述方法至少包括以下步骤：
(a1)提供由p型硅制成的晶圆，所述晶圆具有包括在1×1014cm-3和2×1016cm-3之间的空穴型电荷载流子的浓度(p0)以及包括在1×1017cm-3和2×1018cm-3之间的填隙氧的浓度[Oi]；
(b1)在所述晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱；
(c1)在有利于激活所述基于填隙氧的热施主且有利于将整个硅晶圆从p型转变到n型的条件下，使整个所述晶圆经受毯式热处理；以及
(d1)使所述晶圆的在两个相继的阱之间的一个或多个区域经受局部热处理，所述局部热处理有利于消除所述热施主的一部分且有利于将所述区域转变成电隔离区域(3)，以获得期望的所述基板(10)。
8.一种用于制备根据权利要求1到6中任一项所述的基板(10)的方法，所述基板(10)中的所述基部(1)为p型，所述方法至少包括以下步骤：
(a2)提供由p型硅形成的晶圆，所述晶圆具有包括在1×1014cm-3和2×1016cm-3之间的空穴型电荷载流子的浓度(p0)以及包括在1×1017cm-3和2×1018cm-3之间的氧的浓度[Oi]；
(b2)在所述晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱；以及
(c2)使所述晶圆的在两个相继的阱之间的一个或多个区域经受局部热处理，所述局部热处理有利于部分激活所述基于填隙氧的热施主且有利于将所述区域转变成电隔离区域(3)，以获得期望的所述基板(10)。
9.一种用于制备根据权利要求1到6中任一项所述的基板(10)的方法，所述基板(10)中的所述基部(1)为n型，所述方法至少包括以下步骤：
(a3)提供由高电阻率硅形成的晶圆，所述晶圆具有包括在1×1010cm-3和1×1014cm-3之间的空穴型电荷载流子的浓度以及包括在1×1017cm-3和2×1018cm-3之间的填隙氧的浓度[Oi]；
(b3)在所述晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱；
(c3)在有利于激活所述基于填隙氧的热施主且有利于将整个硅晶圆转变成n型的条件下，使整个所述晶圆经受毯式热处理；以及
(d3)使所述晶圆的在两个相继的阱之间的一个或多个区域经受局部热处理，所述局部热处理有利于所述热施主的完全消除且有利于将所述区域再转变成电隔离区域(3)，以获得期望的所述基板(10)。
10.一种用于制备根据权利要求1到6中任一项所述的基板(10)的方法，所述基板(10)中的所述基部(1)为n型，所述方法至少包括以下步骤：
(a4)提供由高电阻率硅形成的晶圆，所述晶圆具有包括在1×1010cm-3和1×1014cm-3之间的空穴型电荷载流子的浓度以及包括在1×1017cm-3和2×1018cm-3之间的填隙氧的浓度[Oi]；
(b4)在所述晶圆的至少一面上形成所述n+过掺杂阱和/或所述p+过掺杂阱；以及
(c4)使所述晶圆的位于每个阱下面的区域经受局部热处理，所述局部热处理有利于激活所述基于填隙氧的热施主且有利于将所述区域转变成n型区域，以获得期望的所述基板(10)。
11.根据权利要求7到10中任一项所述的方法，其中，用于激活基于氧的所述热施主的热处理在高于或等于300℃且严格低于600℃、尤其范围从400℃到500℃、更尤其大约450℃的温度下操作。
12.根据权利要求7和9中任一项所述的方法，其中，用于消除基于氧的所述热施主的热处理在高于或等于600℃、尤其范围从600℃到1000℃的温度下操作。
13.根据权利要求7到12中任一项所述的方法，其中，所述局部热处理通过将待处理的区域暴露于激光束而操作。
14.一种半导体设备(100)，包括如权利要求1到6中任一项所述的基于硅的单片半导体基板(10)。
CN201480026164.XA 2013-03-08 2014-03-06 分成子单元的基于硅的单片半导体基板 Pending CN105190864A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1352097 2013-03-08
FR1352097A FR3003085B1 (fr) 2013-03-08 2013-03-08 Substrat semi-conducteur monolithique a base de silicium, divise en sous-cellules
PCT/IB2014/059498 WO2014136083A1 (fr) 2013-03-08 2014-03-06 Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules

Publications (1)

Publication Number Publication Date
CN105190864A true CN105190864A (zh) 2015-12-23

Family

ID=48656061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480026164.XA Pending CN105190864A (zh) 2013-03-08 2014-03-06 分成子单元的基于硅的单片半导体基板

Country Status (4)

Country Link
EP (1) EP2965350A1 (zh)
CN (1) CN105190864A (zh)
FR (1) FR3003085B1 (zh)
WO (1) WO2014136083A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108963018A (zh) * 2018-07-23 2018-12-07 英利能源（中国）有限公司 太阳能电池的制备方法及太阳能电池组件
CN113921637A (zh) * 2020-07-07 2022-01-11 泰州隆基乐叶光伏科技有限公司 背接触电池及生产方法、电池组件
CN113921636A (zh) * 2020-07-07 2022-01-11 泰州隆基乐叶光伏科技有限公司 电池组件及生产方法
CN113972287A (zh) * 2020-07-07 2022-01-25 泰州隆基乐叶光伏科技有限公司 Mwt太阳能电池及生产方法、电池组件及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3060852A1 (fr) * 2016-12-21 2018-06-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif photovoltaique et procede de fabrication associe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330680A (en) * 1980-10-28 1982-05-18 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Integrated series-connected solar cell
US5982016A (en) * 1996-07-26 1999-11-09 Sgs-Thomson Microelectronics S.A. Monolithic component associating a high-voltage component and logic components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330680A (en) * 1980-10-28 1982-05-18 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Integrated series-connected solar cell
US5982016A (en) * 1996-07-26 1999-11-09 Sgs-Thomson Microelectronics S.A. Monolithic component associating a high-voltage component and logic components

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JORDI VEIRMAN, SÉBASTIEN DUBOIS, NICOLAS ENJALBERT, MUSTAPHA LEM: "A Fast and Easily Implemented Method for Interstitial Oxygen Concentration Mapping Through the Activation of Thermal Donors in Silicon", 《ENERGY PROCEDIA》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108963018A (zh) * 2018-07-23 2018-12-07 英利能源（中国）有限公司 太阳能电池的制备方法及太阳能电池组件
CN113921637A (zh) * 2020-07-07 2022-01-11 泰州隆基乐叶光伏科技有限公司 背接触电池及生产方法、电池组件
CN113921636A (zh) * 2020-07-07 2022-01-11 泰州隆基乐叶光伏科技有限公司 电池组件及生产方法
CN113972287A (zh) * 2020-07-07 2022-01-25 泰州隆基乐叶光伏科技有限公司 Mwt太阳能电池及生产方法、电池组件及制备方法

Also Published As

Publication number Publication date
WO2014136083A1 (fr) 2014-09-12
FR3003085A1 (fr) 2014-09-12
EP2965350A1 (fr) 2016-01-13
FR3003085B1 (fr) 2015-03-27

Similar Documents

Publication Publication Date Title
JP6321861B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
TW318286B (zh)
KR101627217B1 (ko) 태양전지 및 그 제조방법
US8257995B2 (en) Microwave anneal of a thin lamina for use in a photovoltaic cell
US20110073175A1 (en) Photovoltaic cell comprising a thin lamina having emitter formed at light-facing and back surfaces
KR101902887B1 (ko) 태양 전지의 제조 방법
JP2020129666A (ja) 太陽電池内の相対的ドーパント濃度レベル
CN117374169B (zh) 背接触太阳能电池的制备方法及背接触太阳能电池
US20100229928A1 (en) Back-contact photovoltaic cell comprising a thin lamina having a superstrate receiver element
JP2009164544A (ja) 太陽電池のパッシベーション層構造およびその製造方法
EP2662898B1 (en) Solar cell and method for manufacturing the same
CN105190864A (zh) 分成子单元的基于硅的单片半导体基板
WO2010019379A1 (en) Photovoltaic cell comprising a thin lamina having a rear junction and method of making
US10141467B2 (en) Solar cell and method for manufacturing the same
US20100224238A1 (en) Photovoltaic cell comprising an mis-type tunnel diode
Bultman et al. Methods of emitter formation for crystalline silicon solar cells
JP5623131B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
KR20140128374A (ko) 태양 전지와 그 제작방법
CN102683504B (zh) 通过离子注入砷改进晶体硅太阳能电池制作工艺的方法
US8148189B2 (en) Formed ceramic receiver element adhered to a semiconductor lamina
CN105190863A (zh) 具有交替的n掺杂区域和p掺杂区域的单片硅晶圆
JP4185246B2 (ja) 積層型太陽電池及びその製造方法
KR20090019600A (ko) 고효율 태양전지 및 그의 제조방법
Singh Fabrication of n+-poly-Si/p+-c-Si tunnel diode using low-pressure chemical vapor deposition for photovoltaic applications
JP2007019259A (ja) 太陽電池およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151223