CN105340141B - Esd保护装置 - Google Patents

Esd保护装置 Download PDF

Info

Publication number
CN105340141B
CN105340141B CN201480037402.7A CN201480037402A CN105340141B CN 105340141 B CN105340141 B CN 105340141B CN 201480037402 A CN201480037402 A CN 201480037402A CN 105340141 B CN105340141 B CN 105340141B
Authority
CN
China
Prior art keywords
substrate
conductor
protection device
esd protection
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480037402.7A
Other languages
English (en)
Other versions
CN105340141A (zh
Inventor
安中雄海
足立淳
筑泽孝之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105340141A publication Critical patent/CN105340141A/zh
Application granted granted Critical
Publication of CN105340141B publication Critical patent/CN105340141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/02Details

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

本发明提供能降低放电开始电压的ESD保护装置。该ESD保护装置(1)中,在基板(2)隔开放电间隙(G)设有第一、第二放电电极(3、4),放电间隙(G)周围配置有导体(9),在沿着将基板(2)的第一主面(2a)与第二主面(2b)连接的方向且通过放电间隙(G)的截面上,导体(9)的截面形状为非直线形状。

Description

ESD保护装置
技术领域
本发明涉及用于保护元器件、电子设备免受静电(electro-static-discharge:静电放电)影响的ESD保护装置,涉及第一、第二放电电极隔开放电间隙而配置的ESD保护装置。
背景技术
以往,为了保护电子设备不受静电影响,提出了各种ESD保护装置。例如在下述专利文献1所记载的ESD保护装置中,在陶瓷多层基板内形成有空洞部。第一放电电极与第二放电电极在空洞部内隔开间隙而相对。该空洞部内的间隙内设有辅助电极。辅助电极与第一、第二放电电极相连。辅助电极具有被不具有导电性的材料覆盖的导电性粒子。
现有技术文献
专利文献
专利文献1:WO2008/146514
发明内容
发明所要解决的技术问题
在ESD保护装置中,希望降低放电开始电压。因此,在专利文献1中设置了辅助电极。另外,要降低放电开始电压,缩小放电间隙即可。然而,若缩小放电间隙,则该间隙中存在的粒子数会变少。因此,各粒子在发生绝缘破坏时可能会形成导通路径。
此外,若缩小间隙,则必须提高印刷工序的精度,或使用光刻法等。在使用这种高精度印刷工艺或光刻法的情况下,成本可能会提高。
本发明的目的在于提供一种能降低放电开始电压的ESD保护装置。
解决技术问题所采用的技术手段
本发明所涉及的ESD保护装置包括基板、第一、第二放电电极、第一、第二外部电极、以及导体。基板具有第一主面、以及第一主面的相反侧的第二主面。所述第一、第二放电电极设置在所述基板上。第一、第二放电电极隔开放电间隙配置。所述第一、第二外部电极设置在所述基板的外表面。第一、第二外部电极分别与所述第一、第二放电电极电连接。所述导体配置在所述放电间隙的周围。
本发明中,在沿着将所述基板的所述第一主面和所述第二主面连接的方向且通过所述放电间隙的截面上,所述导体的截面形状为非直线形状。
本发明的ESD保护装置的某一特定方面在于,所述截面上,所述导体的截面形状具有沿第一方向延伸的第一导体部分、以及沿与所述第一方向不同的第二方向延伸的第二导体部分。
本发明的ESD保护装置的其它特定方面在于,所述导体设置成包围所述放电间隙、以及位于该放电间隙内的第一、第二放电电极部分。
本发明的ESD保护装置的其它特定方面在于,所述截面上,所述导体的截面形状为圆环或方环状。
本发明的ESD保护装置的其它特定方面在于,所述基板由低温烧结陶瓷构成。
本发明的ESD保护装置的其它特定方面在于,所述放电间隙位于所述基板内,所述第一、第二放电电极引出到将所述基板的第一主面和第二主面相连的某一个侧面。
本发明的ESD保护装置的其它特定方面在于,所述第一、第二放电电极设置在所述基板内的某一高度位置的平面上。
发明效果
根据本发明的ESD保护装置,由于设有上述导体,因此能有效降低放电开始电压。
附图说明
图1(a)是本发明实施方式1的ESD保护装置的正面剖视图,图1(b)是实施方式1所使用的基板的平面剖视图,是形成第一、第二放电电极的高度位置的平面剖视图,图1(c)是沿图1(a)中的I-I线的剖视图。
图2(a)~图2(e)是表示制造实施方式1的ESD保护装置时准备的陶瓷生片、以及形成在该陶瓷生片上的导体或电极图案的各俯视图。
图3是实施方式1的变形例所涉及的ESD保护装置的正面剖视图。
图4是本发明的实施方式2的ESD保护装置的横截面图。
图5是用于对本发明的ESD保护装置的其它变形例进行说明的横截面图。
图6是表示本发明的ESD保护装置的导体形状的其它变形例的示意剖视图。
图7(a)和图7(b)是表示本发明实施方式3的ESD保护装置所使用的基板于导体的关系的示意立体图、以及用于对设置在该基板内导体结构进行说明的示意横截面图。
具体实施方式
下面,参照附图,通过说明本发明的具体实施方式来阐明本发明。
图1(a)是本发明实施方式1的ESD保护装置的正面剖视图,(c)为沿(a)中的I-I线的剖视图。图1(b)是本实施方式所使用的基板的平面剖视图。
ESD保护装置1具有基板2。基板2具有第一主面2a、以及第一主面2a相反侧的第二主面2b。本实施方式中,基板2具有矩形板状的形状。然而,基板2的形状并不限于矩形板状。
基板2可以由适合的绝缘材料形成。作为这种绝缘材料,可以举出绝缘性的陶瓷、玻璃、合成树脂等。本实施方式中,基板2由包含Ba、Al以及Si为主成分的作为BAS材料而已知的低温烧结陶瓷(LTCC:Law Temperature Co-fired Ceramics)构成。通过使用该低温烧结陶瓷,能使用Cu、Ag等功函数较低的金属作为放电电极。在该情况下,能进一步降低放电开始电压。而且也不容易产生绝缘破坏。
在基板2内,第一放电电极3和第二放电电极4形成在基板2的某一高度位置的平面上。即,如图1(b)的平面剖视图所示,在基板2的某一高度位置的平面2e上,第一放电电极3与第二放电电极4隔开放电间隙G相对。另外,本实施方式中,第一放电电极3的侧边3a与第二放电电极4的侧边4a隔着放电间隙G相对。由此,侧边3a、4b彼此不需要相对。第一、第二放电电极3、4的前端也可以隔开放电间隙彼此相对。
第一、第二放电电极3、4能利用以Ag、Cu等合适的金属或以这些金属为主体的合金而形成。
此外,如图1所示,在基板2内形成有空洞部A。空洞部A的位置在图1(b)中用虚线表示。上述第一、第二放电电极3、4隔着放电间隙G相对的部分位于空洞部A内。空洞部A内设有辅助电极5。辅助电极5为了降低放电开始电压而设置。辅助电极5具有:被不具有绝缘性的材料覆盖的导电性粒子5a、以及半导体陶瓷粒子5b。辅助电极5形成为与放电电极3、4相连。
第一放电电极3引出至第一端面2c。第二放电电极4引出至第二端面2d。形成有第一、第二外部电极7、8以分别覆盖第一、第二端面2c、2d。第一、第二外部电极7、8由合适的导电材料构成。例如,能利用Ag、Cu等合适的金属形成。此外,第一、第二外部电极7、8也能利用层叠金属膜形成。例如可以使用在Ag膜上层叠有Ni膜、并进一步在其外侧层叠焊接性优异的Sn合金膜的层叠金属膜等。
ESD保护装置1中,在基板2内设有导体9,以将设置上述放电间隙G的部分包围。该导体9如图1(c)所示,在基板2的横截面上具有方环状、即矩形框状的形状。换言之,导体9具有方筒状的形状。上述放电间隙G、以及第一、第二放电电极3、4隔着放电间隙G相对的部分位于方筒状的形状内。通过设置上述导体9,由后述的实验例可知,采用本实施方式能有效降低放电开始电压。其原因在于电场集中到放电间隙部。
此外,本实施方式中,上述导体9引出到第二端面2d,并与第二外部电极8电连接。通过将第二外部电极8连接到接地电位,能使导体9连接到接地电位。在该情况下,能进一步降低放电开始电压。此外,能使放电间隙G附近产生的热量迅速从第二外部电极8释放。
上述导体9能利用适合的金属构成。作为这种金属,优选是与构成第一、第二放电电极3、4的金属相同的材料。该情况下,能减少材料的种类,并能简化制造工序。
上述导体9例如能通过对图2(a)~(e)所示的片材11~15进行层叠,并对得到的层叠体进行烧结来形成。片材11上设有贯穿片材11的导体图案9a。在片材12上也设有贯穿片材12的导体图案9b、9c。片材13上设有导体图案9d、9e以贯穿片材13。陶瓷生片上印刷有第一、第二放电电极3、4。
此外,图2(c)中虽然省略了图示,但构成辅助电极5的材料也设置有间隙G。
在图2(d)所示的片材14中,设有贯穿片材14的导体图案9f、9g。
图2(e)所示的片材15具有与图2(a)所示的片材11同样的结构。即,设有贯穿片材15的导体图案9h。
对上述片材11~15进行层叠,并在上下侧进一步层叠无图案的陶瓷生片。由此获得层叠体。通过对该层叠体进行烧结,从而能获得上述方筒状的导体9。
另外,通过对上述层叠体进行烧结来获得基板2。然后,利用导电糊料的煅烧、镀敷等合适的方法在该基板2的端面2c、2d上形成上述第一、第二外部电极7、8即可。
在上述实施方式中,导体9引出到第二端面2d,但也可以如图3所示的变形例的ESD保护装置21那样将导体9引出到第二端面2d。在该变形例中,导体9不与第二外部电极8电连接,而作为悬浮导体。该情况下也和实施方式1同样,能降低放电开始电压。
此外,在图1(c)中,上述导体9在基板2的横截面上具有方环状的形状,但也可以如图4所示的导体9A那样配置导体9A,使其在横截面上具有圆环状的形状。该情况下,导体9A在基板2内具有大致圆筒状的形状。
即,本发明中,导体在设置放电间隙的部分的周围,在上述横截面呈现的截面形状可以是方环或圆环状的任一种。更优选为圆环状、即导体9A那样的大致圆筒形。该情况下,在上述截面上,相对于放电间隙部分,能减少方向对导体位置的影响。
此外,本发明中,上述导体在基板2的截面上呈现的形状不一定要是方环状或圆环状。在图5所示的其它变形例的ESD保护装置22中,导体9C的截面形状是将矩形框的一条边去除后的形状。
也可以如图6所示的其它变形例那样,导体9D的横截面形状为L字形。
即,由图5和图6明确可知,本发明中,导体不一定要具有完全包围放电间隙的横截面形状。即,只要沿着将基板2的第一主面2a和第二主面2b连接的方向,且在通过放电间隙的截面上,上述导体具有非直线形状即可。因此,导体也可以如图6所示具有在第一方向上延伸的部分9D1、以及在与沿第一方向延伸的部分9D1不同的第二方向上延伸的部分9D2。
此外,也可以如图7(a)和(b)的示意立体图以及简要横截面图所示那样,在基板2内使用配置成构成螺旋形状的导体9E。图7(b)中,该螺旋形状的导体9E的一部分9E1在截面上露出。用虚线表示的部分9E2示意性表示较该截面向背面延伸的部分。此外,用单点划线表示的部分9E3示意性表示较在上述截面上露出的部分9E1配置在前侧的部分。此外,这种螺旋形状的导体9E能通过将图7(b)所示的导电膜9E4与过孔导体电极9E5相连而形成。
接着,对具体的实验例进行说明。
在下面的实验例中,制作实施方式1的ESD保护装置1、以及图4所示的具有圆筒状的导体9A的实施方式2的ESD保护装置。此外,为了进行比较,除了不具有导体以外,制作具有与实施方式1同样结构的比较例的ESD保护装置。
1)陶瓷生片
在用于构成BAS材料的陶瓷粉末中加入有机溶剂、粘接树脂和增塑剂并混合,得到陶瓷浆料。利用刮刀法使由此得到的陶瓷浆料成形,从而获得厚度为50μm的陶瓷生片。
2)放电电极糊料
在包含平均粒径约为2μm的Cu粉末80重量%、和由乙基纤维素构成的粘接树脂20重量%的混合物中添加有机溶剂并混合。由此得到放电电极糊料。
3)辅助电极糊料
准备用于形成辅助电极的辅助电极糊料。即,对由Al2O3覆盖的Cu粉末、平均粒径约为1μm的碳化硅粉末、粘接树脂以及有机溶剂进行混合,得到辅助电极糊料。另外,上述被Al2O3覆盖的Cu粉末的平均粒径约为2μm。此外,在上述辅助电极糊料中,上述被Al2O3覆盖的Cu粉末与碳化硅粉末总共占80重量%,粘接树脂和溶剂总共占20重量%。
4)制造工序
在如上述那样获得的由陶瓷生片构成的片材13上涂布辅助电极糊料,并印刷上述放电电极糊料,形成第一、第二放电电极。第一、第二放电电极的宽度为100μm,放电间隙G的尺寸设为20μm。此外,隔着上述放电间隙G相对的放电电极的侧边的长度设为150μm。此外,为了形成上述空洞部A,在放电间隙构成部分上涂布树脂糊料。
之后,利用激光形成贯通孔,向贯通孔中填充与形成上述放电电极相同的电极糊料,形成图2(c)所示的导体图案9d、9e。同样地,在陶瓷生片上分别形成图2(a)、(b)、(d)、(e)所示的导体图案9a,9b,9c,9f,9g,9h,从而准备片材11、12、14、15。
对上述片材11~15进行层叠,并在上下侧层叠无图案的陶瓷生片,得到层叠体。
在厚度方向上对上述层叠体进行加压,得到厚度0.3mm的层叠体。在厚度方向对由此得到的层叠体进行切割,准备1.0mm×0.5mm×厚度0.3mm的分别以ESD保护装置为1个单位的层叠体。
在基板2的两端面上涂布以Cu粉末为主体的导电糊料,进行煅烧,从而形成外部电极7、8。在外部电极7、8的表面上进一步形成镀Ni层以及镀Sn层。由此获得实施方式1的ESD保护装置1。
此外,不使用上述片材11~15,取而代之使用对导体图案进行了变更以形成图4的剖视图所示的大致圆筒状的导体9A的多个片材,其它与上述实施方式1同样,得到图4所示的实施方式2的ESD保护装置。
另外,作为上述比较例,除了未形成导体图案9a~9h以外,其它与上述实施方式1同样,从而制作出ESD保护装置。
通过由IEC标准、IEC61000-4-2规定的静电放电抗扰度试验来求出以上述方式得到的实施方式1、实施方式2以及比较例的ESD保护装置的放电开始电压。
结果如下表1中所示。
下表1中放电开始电压一栏的标记的意思如下。
×:在10个样品中分别进行10次放电试验,其负载电压下的放电概率不足30%。
△:在10个样品中分别进行10次放电试验,其负载电压下的放电概率为30%~60%。
○:在10个样品中分别进行10次放电试验,其负载电压下的放电概率在60%以上。
[表1]
[表1]
标号说明
1 ESD保护装置
2 基板
2a,2b 第一、第二主面
2c、2d 第一、第二端面
2e 平面
3、4 第1、第2放电电极
3a、4a 侧边
5 辅助电极
5a 导电性粒子
5b 半导体陶瓷粒子
7、8 第一、第二外部电极
9,9A,9C,9D,9E 导体
9a~9h 导电图案
11~15 片材
21、22 ESD保护装置

Claims (10)

1.一种ESD保护装置,其特征在于,包括:基板,该基板具有第一主面、以及所述第一主面的相反侧的第二主面;
设置于所述基板且隔开放电间隙配置的第一、第二放电电极;
设置于所述基板的外表面且分别与所述第一、第二放电电极电连接的第一、第二外部电极;以及
配置在所述放电间隙周围的导体,
在沿着将所述基板的所述第一主面和所述第二主面连接的方向且通过所述放电间隙的截面上,所述导体的截面形状为非直线形状。
2.如权利要求1所述的ESD保护装置,其特征在于,所述截面上,所述导体的截面形状具有沿第一方向延伸的第一导体部分、以及沿与所述第一方向不同的第二方向延伸的第二导体部分。
3.如权利要求1所述的ESD保护装置,其特征在于,所述导体设置成包围所述放电间隙、以及位于该放电间隙内的第一、第二放电电极部分。
4.如权利要求2所述的ESD保护装置,其特征在于,所述导体设置成包围所述放电间隙、以及位于该放电间隙内的第一、第二放电电极部分。
5.如权利要求3所述的ESD保护装置,其特征在于,所述截面上,所述导体的截面形状为圆环或方环状。
6.如权利要求4所述的ESD保护装置,其特征在于,所述截面上,所述导体的截面形状为圆环或方环状。
7.如权利要求1至6的任一项所述的ESD保护装置,其特征在于,所述基板由低温烧结陶瓷构成。
8.如权利要求1至6的任一项所述的ESD保护装置,其特征在于,所述放电间隙位于所述基板内,所述第一、第二放电电极引出到将所述基板的第一主面和第二主面相连的某一个侧面。
9.如权利要求7所述的ESD保护装置,其特征在于,所述放电间隙位于所述基板内,所述第一、第二放电电极引出到将所述基板的第一主面和第二主面相连的某一个侧面。
10.如权利要求9所述的ESD保护装置,其特征在于,所述第一、第二放电电极设置在所述基板内的某一高度位置的平面上。
CN201480037402.7A 2013-07-08 2014-06-20 Esd保护装置 Active CN105340141B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013142254 2013-07-08
JP2013-142254 2013-07-08
PCT/JP2014/066422 WO2015005100A1 (ja) 2013-07-08 2014-06-20 Esd保護装置

Publications (2)

Publication Number Publication Date
CN105340141A CN105340141A (zh) 2016-02-17
CN105340141B true CN105340141B (zh) 2017-03-15

Family

ID=52279786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480037402.7A Active CN105340141B (zh) 2013-07-08 2014-06-20 Esd保护装置

Country Status (4)

Country Link
US (1) US9780533B2 (zh)
JP (1) JP5884950B2 (zh)
CN (1) CN105340141B (zh)
WO (1) WO2015005100A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207719587U (zh) 2015-06-22 2018-08-10 株式会社村田制作所 Esd保护装置
WO2024206934A1 (en) * 2023-03-31 2024-10-03 Ppc Broadband, Inc. Printed circuit spark gap with enhanced spark over voltage to protect an electronic device connected to the spark gap

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123936A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2010129323A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd Esd保護デバイスの製造方法及びesd保護デバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542856B (zh) 2007-05-28 2012-05-30 株式会社村田制作所 静电放电保护装置
EP2352211B1 (en) * 2008-11-26 2017-12-20 Murata Manufacturing Co. Ltd. Esd protection device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123936A (ja) * 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
JP2010129323A (ja) * 2008-11-26 2010-06-10 Murata Mfg Co Ltd Esd保護デバイスの製造方法及びesd保護デバイス

Also Published As

Publication number Publication date
US20160104999A1 (en) 2016-04-14
WO2015005100A1 (ja) 2015-01-15
CN105340141A (zh) 2016-02-17
JPWO2015005100A1 (ja) 2017-03-02
US9780533B2 (en) 2017-10-03
JP5884950B2 (ja) 2016-03-15

Similar Documents

Publication Publication Date Title
JP5459295B2 (ja) Esd保護デバイスおよびその製造方法
CN102576586B (zh) Esd保护器件及其制造方法
JP6107945B2 (ja) Esd保護装置
CN105340141B (zh) Esd保护装置
CN204947321U (zh) Esd保护器件
CN207834827U (zh) Esd保护器件
CN204947322U (zh) Esd保护器件
WO2013115054A1 (ja) Esd保護装置
JP5605413B2 (ja) Esd保護デバイスとその製造方法
CN207834826U (zh) Esd保护装置
JP6079880B2 (ja) Esd保護装置
JP6075447B2 (ja) Esd保護装置
JP6048055B2 (ja) Esd保護デバイスとその製造方法
JP6406450B2 (ja) Esd保護装置およびesd保護装置の製造方法
CN207368416U (zh) Esd保护装置
JPWO2015002045A1 (ja) サージ保護デバイス、その製造方法、および、それを含む電子部品
JP5644829B2 (ja) Esd保護デバイスとその製造方法
JP2014235987A (ja) Esd保護装置の製造方法及びesd保護装置
WO2014168141A1 (ja) Esd保護装置
CN107438355A (zh) 积层式电子冲击保护电磁干扰滤波组件及其制造方法
WO2017006689A1 (ja) Esd保護装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant