CN105355604B - 薄膜晶体管阵列基板 - Google Patents

薄膜晶体管阵列基板 Download PDF

Info

Publication number
CN105355604B
CN105355604B CN201510660307.9A CN201510660307A CN105355604B CN 105355604 B CN105355604 B CN 105355604B CN 201510660307 A CN201510660307 A CN 201510660307A CN 105355604 B CN105355604 B CN 105355604B
Authority
CN
China
Prior art keywords
layer
gate
array substrate
insulating layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510660307.9A
Other languages
English (en)
Other versions
CN105355604A (zh
Inventor
王明宗
梅文淋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Century Technology Shenzhen Corp Ltd
Original Assignee
Century Technology Shenzhen Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Technology Shenzhen Corp Ltd filed Critical Century Technology Shenzhen Corp Ltd
Priority to CN201510660307.9A priority Critical patent/CN105355604B/zh
Priority to US14/928,711 priority patent/US20170103720A1/en
Publication of CN105355604A publication Critical patent/CN105355604A/zh
Application granted granted Critical
Publication of CN105355604B publication Critical patent/CN105355604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管阵列基板，具有显示区及围绕该显示区设置的非显示区。该薄膜晶体管阵列基板包括设置于该非显示区用于为该显示区输出栅极信号的栅极驱动器；该栅极驱动器包括：多个电容；多个阵列基板栅极驱动结构；多条连接于该多个电容与该多个阵列基板栅极驱动结构之间的传输线；至少一与该多个电容绝缘的保护层，该至少一保护层形成于该多个电容、阵列基板栅极驱动结构及传输线上。

Description

薄膜晶体管阵列基板
技术领域
本发明涉及一种薄膜晶体管阵列基板，尤其是一种具有保护面板上栅极驱动器(Gate Driver on Panel,GOP)功能的薄膜晶体管阵列基板。
背景技术
薄膜晶体管阵列基板包括用于显示图像的有源区及设置有栅极驱动器的非显示区，该栅极驱动器用于该显示区供电与信号。在薄膜晶体管液晶显示器的制造过程中，该栅极驱动器通过密封胶设置于彩色滤光片基板，该密封胶包括纤维与金球。通过密封胶由薄膜晶体管基板方向施加至彩色滤光片基板的力上保证该薄膜晶体管基板与该彩色滤片片基板紧密贴合。施加至该彩色滤光片基板的力可引起纤维或金球进入该栅极驱动器损伤元件、及该栅极驱动器的电容信号线等从而引起薄膜晶体管阵列基板功能异常。
发明内容
有鉴于此，有必要提供一种解决现有薄膜晶体管阵列基板上栅极驱动器易损坏的薄膜晶体管阵列基板。
一种薄膜晶体管阵列基板，具有显示区及围绕该显示区设置的非显示区，该薄膜晶体管阵列基板包括设置于该非显示区用于为该显示区输出栅极信号的栅极驱动器；该栅极驱动器包括：
多个电容；
多个阵列基板栅极驱动结构；
多条连接于该多个电容与该多个阵列基板栅极驱动结构之间的传输线；
至少一与该多个电容绝缘的保护层，该至少一保护层形成于该多个电容、阵列基板栅极驱动结构及传输线上。
优选的，该至少一保护层由氧化铟锡制成。
优选的，该至少一保护层覆盖所有电容、阵列基板栅极驱动结构及传输线。
优选的，每一阵列基板栅极驱动结构包括至少一栅极，覆盖该至少一栅极的绝缘层，形成在该绝缘层上与该栅极对应的半导体层，一源极形成于绝缘层上且与该半导体层的一端连接，一漏极形成于绝缘层上且与该半导体层的另一端连接、一钝化层覆盖该源、漏极与该半导体层，该至少一保护层形成于该钝化层上。
优选的，源极与漏极呈梳状且相互交错设置。
优选的，每一电容的其中一电极为该栅极，一绝缘层覆盖该栅极，一电极设置在该绝缘层上与该栅极相对设置，及一钝化层设置在该绝缘层上覆盖该电极，该至少一保护层形成于每一电容的钝化层上。
优选的，每传输线包括绝缘层，设置在绝缘层上的导线，设置在该绝缘层上覆盖该导线的钝化层，该至少一保护层形成于该每一传输线的钝化层上。
优选的，该至少一保护层覆盖一选择的阵列基板栅极驱动结构，该选择的阵列基板栅极驱动包括包括至少一栅极，覆盖该至少一栅极的绝缘层，形成在该绝缘层上与该栅极对应的半导体层，一源极形成于绝缘层上且与该半导体层的一端连接，一漏极形成于绝缘层上且与该半导体层的另一端连接、一钝化层覆盖该源、漏极与该半导体层，该至少一保护层形成于该选择的阵列基板栅极驱动结构的钝化层上，且不占据其他阵列基板栅极驱动结构。
优选的，源极与漏极呈梳状且相互交错设置。
优选的，该至少一保护层覆盖一选择的电容，该选择的电容的其中一电极为该栅极，一绝缘层覆盖该栅极，一电极设置在该绝缘层上与该栅极相对设置，及一钝化层设置在该绝缘层上覆盖该电极，该至少一保护层形成于选择的电容的钝化层上，且不覆盖其他电容结构。
优选的，该至少一保护层覆盖一选择的传输线，该选择的传输线包括绝缘层，设置在绝缘层上的导线，设置在该绝缘层上覆盖该导线的钝化层，该至少一保护层形成于该选择的传输线的钝化层上，且不覆盖其他传输线。
相较于先前技术，本发明的薄膜晶体管阵列基板的栅极驱动器上覆盖保护层，从而可避免密封胶中的纤维或金球对栅极驱动器中元件的损坏。
附图说明
图1是本发明薄膜晶体管阵列基板的栅极驱动器第一实施方式的剖面示意图。
图2是本发明薄膜晶体管阵列基板的栅极驱动器第二实施方式的第一部分的平面示意图。
图3是图2所示的栅极驱动器沿IV-IV线的剖面示意图。
图4是本发明薄膜晶体管阵列基板的栅极驱动器第二实施方式的第二部分的平面示意图。
图5是图4所示的栅极驱动器沿VI-VI线的剖面示意图。
图6是本发明薄膜晶体管阵列基板的栅极驱动器第二实施方式的第三部分的平面示意图。
图7是图6所示的栅极驱动器沿VIII-VIII线的剖面示意图。
图8是不同条件下导电线的刮伤实验表。
主要元件符号说明
基板 18
传输线 16
电容 14
阵列基板栅极驱动结构 12
保护层 20、22、24、26
栅极 122
绝缘层 124
通孔 126
半导体层 127
源极 128
漏极 130
钝化层 132
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，薄膜晶体管阵列基板的栅极驱动器通过GOP(Gate On Panel)技术设置在该薄膜晶体管阵列基板的非显示区。该栅极驱动器包括基板18与设置在该基板18的多条源极线。该基板18可以是，但不限于玻璃基板。多条传输线16与该多条源极线垂直相交。该栅极驱动器还包括一驱动电路(图未示)为该多条源极线供电及传递信号，该多条传输线16将信号传输至多个电容14与阵列基板栅极驱动(Gate driver on array,GOA)结构12。该多个电容14用于为该栅极驱动器保持稳定电压。该多个阵列基板栅极驱动结构12输入控制信号至该薄膜晶体管阵列基板的显示区以控制薄膜晶体管导通或关断。保护层20覆盖该多条传输线16、该多个电容14与该GOA结构12以避免密封胶中的纤维或金球对该栅极驱动器中元件的损坏。该保护层20为导电层，可由氧化铟锡(Indium Tin Oxide,ITO)制成。
每一GOA结构12包括源极线、栅极122、一绝缘层124、一通孔126、一半导体层127、源极128、漏极130及钝化层132。该源极线与该栅极122形成于基板18上，该绝缘层124形成于该基板18上且覆盖该二栅极122。该绝缘层124上定义该通孔126。该半导体层127形成于该绝缘层124且对应该栅极122设置。在本实施方式中，该半导体层127为掺杂硼离子的多晶硅(Amorphous Silicon,a-Si)制成。该源极128与漏极130形成在该绝缘层124上并与该半导体层127的两端连接。在本实施方式中，该栅极122、源极128及该漏极130金属材料或金属合金，如钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钕(Nd)等。该源极128经该通孔126延伸与该源极线连接。该钝化层132覆盖该绝缘层124、该半导体层127、该源极128与该漏极130。该钝化层132由氧化硅或氮化硅制成。该保护层20形成于该钝化层132上。该钝化层132覆盖整体个栅极驱动器。由于该源极128经设置在该绝缘层124上的通孔126与该源极线连接，因此该保护层20将不会导致二GOA结构12短路。该保护层20与该源极线、该GOA结构12、该电容14及该传输线16绝缘。
本发明第一实施方式的的栅极驱动器中的每一GOA结构12的源极均通过该通孔126与源极线连接。但在某些栅极驱动器中，一些GOA结构依赖顶层的导电层经钝化层、绝缘层与源极、栅极连接，因此该保护层就可能全部覆盖该栅极驱动器，在此种栅极驱动器中，该保护层20需要选择性覆盖部分GOA结构、电容及传输线。
请一并参阅图2与图3，一保护层22覆盖GOA结构12。与第一实施方式的GOA结构12相似，该GOA结构12包括栅极122、绝缘层124、半导体层127、源极128、漏极130及钝化层132。该栅极122形成于基板18上。该绝缘层124形成于该基板18上且覆盖该栅极122。该半导体层127形成于该绝缘层124且与该栅极122对应设置。该源极128与该漏极130呈梳状设置，且相互交错。该钝化层132形成于该绝缘层124上以覆盖该半导体层127、该源极128及该漏极130。该保护层22覆盖该钝化层132以避免密封胶中的纤维或金球对栅极驱动器中元件的损坏。在本实施方式中，该保护层22位于该半导体层27、该源极128与该漏极130的右侧，且该保护层22的面积大于该半导体层127的面积，且该保护层22不超出该GOA结构12延伸。
请一并参阅图4与图5，保护层24仅覆盖该栅极驱动器的电容14。该电容14形成于基板18上。该电容14的其中一电极为该栅极122。该电容14还包括设置在该栅极122上的绝缘层124与设置在该绝缘层124上的电极134。一钝化层132形成于该绝缘层124上并覆盖该电极134。该保护层24形成于该钝化层132上并覆盖该电极134。该栅极122与该电极134构成该电容14的二电极。该保护层24位于该电极134的右侧，且该保护层24的面积大于该电极134的面积。该保护层24不超出该电容14。
请一并参阅图6与图7，保护层26仅覆盖该传输线16。该传输线16形成于基板18上。绝缘层124覆盖该基板，一导线136形成于该绝缘层124上。钝化层132形成于该绝缘层124上且覆盖该导线136。该保护层26设置该钝化层132上且位于该导线136的右侧，且该保护层26的面积大于该导线136的面积。该保护层26不超出该导线16。
请一并参阅图8，图8为测试保护层20、22、24、26保护效果测试表。本测试通过预定按压力使用铅笔刮擦多条导电线。每条导电线的宽度为4μm。二相邻导电线之间的距离为4μm。由测试表可以看出通过铅笔施加至导电线的力达到150g时，没有覆盖保护层的导电线断线。当通过铅笔施加至导电线的力为150g时，覆盖有a-Si保护层的导电线断线，当通过铅笔往回至导电线的力为250g进，覆盖有ITO保护层的导电线断线。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (11)

1.一种薄膜晶体管阵列基板，具有显示区及围绕该显示区设置的非显示区，该薄膜晶体管阵列基板包括设置于该非显示区用于为该显示区输出栅极信号的栅极驱动器；该栅极驱动器包括：
多个电容；
多个阵列基板栅极驱动结构；
多条连接于该多个电容与该多个阵列基板栅极驱动结构之间的传输线；
至少覆盖该多个电容、阵列基板栅极驱动结构及传输线其中一个的一钝化层；
至少一与该多个电容、阵列基板栅极驱动结构及传输线绝缘的保护层，该至少一保护层形成于该钝化层上并覆盖该多个电容、阵列基板栅极驱动结构及传输线的至少一个。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，该至少一保护层由氧化铟锡制成。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该至少一保护层覆盖所有电容、阵列基板栅极驱动结构及传输线。
4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，每一阵列基板栅极驱动结构包括至少一栅极，覆盖该至少一栅极的绝缘层，形成在该绝缘层上与该栅极对应的半导体层，一源极形成于绝缘层上且与该半导体层的一端连接，一漏极形成于绝缘层上且与该半导体层的另一端连接，该钝化层覆盖该源、漏极与该半导体层，该至少一保护层形成于该钝化层上并覆盖该源、漏极与该半导体层。
5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，源极与漏极呈梳状且相互交错设置。
6.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，每一电容的其中一电极为栅极，一绝缘层覆盖该栅极，该每一电容的另一电极设置在该绝缘层上与该栅极相对设置，该钝化层设置在该绝缘层上覆盖该另一电极，该至少一保护层形成于每一电容的钝化层上。
7.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，每一传输线包括绝缘层，设置在绝缘层上的导线，设置在该绝缘层上覆盖该导线的该钝化层，该至少一保护层形成于该每一传输线的该钝化层上。
8.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该至少一保护层覆盖一选择的阵列基板栅极驱动结构，该选择的阵列基板栅极驱动包括至少一栅极，覆盖该至少一栅极的绝缘层，形成在该绝缘层上与该栅极对应的半导体层，一源极形成于绝缘层上且与该半导体层的一端连接，一漏极形成于绝缘层上且与该半导体层的另一端连接，该钝化层覆盖该源、漏极与该半导体层，该至少一保护层形成于该选择的阵列基板栅极驱动结构的钝化层上，且不占据其他阵列基板栅极驱动结构。
9.如权利要求8所述的薄膜晶体管阵列基板，其特征在于，源极与漏极呈梳状且相互交错设置。
10.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该至少一保护层覆盖一选择的电容，该选择的电容的其中一电极为栅极，一绝缘层覆盖该栅极，该选择的电容的另一电极设置在该绝缘层上与该栅极相对设置，该钝化层设置在该绝缘层上覆盖该另一电极，该至少一保护层形成于选择的电容的钝化层上，且不覆盖其他电容结构。
11.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，该至少一保护层覆盖一选择的传输线，该选择的传输线包括绝缘层，设置在绝缘层上的导线，该钝化层设置在该绝缘层上覆盖该导线，该至少一保护层形成于该选择的传输线的该钝化层上，且不覆盖其他传输线。
CN201510660307.9A 2015-10-12 2015-10-12 薄膜晶体管阵列基板 Active CN105355604B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510660307.9A CN105355604B (zh) 2015-10-12 2015-10-12 薄膜晶体管阵列基板
US14/928,711 US20170103720A1 (en) 2015-10-12 2015-10-30 Protection of gate driver on panel of thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510660307.9A CN105355604B (zh) 2015-10-12 2015-10-12 薄膜晶体管阵列基板

Publications (2)

Publication Number Publication Date
CN105355604A CN105355604A (zh) 2016-02-24
CN105355604B true CN105355604B (zh) 2018-04-20

Family

ID=55331543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510660307.9A Active CN105355604B (zh) 2015-10-12 2015-10-12 薄膜晶体管阵列基板

Country Status (2)

Country Link
US (1) US20170103720A1 (zh)
CN (1) CN105355604B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10690978B2 (en) * 2018-05-28 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359206A (en) * 1989-08-14 1994-10-25 Hitachi, Ltd. Thin film transistor substrate, liquid crystal display panel and liquid crystal display equipment
US6458613B1 (en) * 1997-10-31 2002-10-01 Lg Electronics, Inc. Method for manufacturing a liquid crystal display using a selective etching method
CN101241911A (zh) * 2008-03-21 2008-08-13 友达光电股份有限公司 整合于显示面板的栅极驱动电路及其制作方法
CN102929059A (zh) * 2012-11-14 2013-02-13 信利半导体有限公司 一种薄膜晶体管液晶显示屏

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198123B1 (en) * 1997-08-29 2001-03-06 Cardiac Pacemakers, Inc. Shielded integrated circuit capacitor connected to a lateral transistor
US7289179B2 (en) * 2002-11-08 2007-10-30 Samsung Electronics Co., Ltd. Liquid crystal display
US8334960B2 (en) * 2006-01-18 2012-12-18 Samsung Display Co., Ltd. Liquid crystal display having gate driver with multiple regions
KR100799125B1 (ko) * 2006-05-30 2008-01-29 주식회사 하이닉스반도체 캐패시터를 구비한 반도체 소자의 제조방법
CN101772842B (zh) * 2007-08-07 2011-08-17 松下电器产业株式会社 半导体装置及其制造方法以及图像显示装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
KR101323412B1 (ko) * 2009-12-30 2013-10-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
CN103676386B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种显示面板及显示装置
CN104091785A (zh) * 2014-07-22 2014-10-08 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359206A (en) * 1989-08-14 1994-10-25 Hitachi, Ltd. Thin film transistor substrate, liquid crystal display panel and liquid crystal display equipment
US6458613B1 (en) * 1997-10-31 2002-10-01 Lg Electronics, Inc. Method for manufacturing a liquid crystal display using a selective etching method
CN101241911A (zh) * 2008-03-21 2008-08-13 友达光电股份有限公司 整合于显示面板的栅极驱动电路及其制作方法
CN102929059A (zh) * 2012-11-14 2013-02-13 信利半导体有限公司 一种薄膜晶体管液晶显示屏

Also Published As

Publication number Publication date
US20170103720A1 (en) 2017-04-13
CN105355604A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
CN206301112U (zh) 一种阵列基板及显示装置
US9653494B2 (en) Array substrate, display panel and display apparatus
CN104423110B (zh) 液晶显示器的阵列基板
US9478567B1 (en) Thin-film transistor, array substrate and display apparatus
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
CN102394247B (zh) 薄膜晶体管元件及显示面板的像素结构与驱动电路
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
US20180101076A1 (en) Display device
CN108020945A (zh) 触摸式显示面板及其短路修复方法
JP2003149675A5 (zh)
US9659925B2 (en) Display panel
CN104749844A (zh) 静电防护电路、阵列基板、显示面板和显示装置
US20110170045A1 (en) Liquid crystal display and method for repairing the same
JP4410912B2 (ja) 静電保護回路
US20190006477A1 (en) Thin film transistor, goa circuit, display substrate and display device
JP6718988B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
CN106886107A (zh) 显示面板
CN103869512A (zh) 一种阵列基板、显示装置
CN106154649A (zh) 显示装置与其制造方法
CN109075122B (zh) 有源矩阵基板、其制造方法和显示装置
CN202548496U (zh) 画素阵列基板
CN105514034A (zh) Tft基板的制作方法
CN101135820A (zh) 一种tft lcd面板静电放电保护电路
CN203950504U (zh) 有源矩阵型显示装置
CN101154670A (zh) 像素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant