CN1053775C

CN1053775C - 数字模拟转换器装置

Info

Publication number: CN1053775C
Application number: CN95102003A
Authority: CN
Inventors: 邓永佳
Original assignee: United Microelectronics Corp
Current assignee: United Microelectronics Corp
Priority date: 1995-02-14
Filing date: 1995-02-14
Publication date: 2000-06-21
Anticipated expiration: 2015-02-14
Also published as: CN1142141A

Abstract

一种数字模拟转换器装置，具有相互串联的第一型除法器组合装置和第二型除法器组合装置，依序对应数字信号的相应位，并受其控制，以于信号为高电平时，提供一恒定电流与前级的输出电流相加，共同作为输入电流而进入除法器内做除法处理，累加各除法器的结果再与数字信号最高位控制的电流值相加，形成模拟信号输出，以达到数字模拟转换目的；上述装置以较少元件组成，可以减少布局面积，并具有降低功率损耗的优点。

Description

数字模拟转换器装置

本发明有关于电子电路，特别是有关于一种数字模拟转换器装置。

数字模拟转换器常用于数据信号的输出未端，使易于利用电脑系统处理运算的数字信号转换为模拟信号，如语音、色彩影像等。数字模拟转换器具有多种类型，包括电压型和电流型等，而以电流型的特性较佳，因其具有线性递增及低输出阻抗的优点。

一般电流型数字模拟转换器装置是利用电流镜(current mirr-or)阵列制造，电流镜结构的基本组成单元需要较多数量的晶体管元件，依照沟道宽度的设计配置形成。并且，在实际工作时，本身就是等效电流源，不断地消耗功率，造成能源浪费。因此，熟知的数字模拟转换器装置在较大的布局面积和较高的功率损耗两问题未能解决情况下，成为信号输出部分急需改良的重点所在。

本发明的主要目的是提出一种数字模拟转换器装置，用以缩小装置的布局面积。

本发明的另一目的是提出一种数字模拟转换器装置，用以减少电源功率损耗。

本发明是一种数字模拟转换器装置，用以将由高电平信号和低电平信号形成的数字信号转换为模拟信号；该数字信号由一第一位至一次高位，再加上最高位所形成的，具有一第一自然数的位数；该数字模拟转换器装置包括：

一第一恒定电流源装置，受数字信号的最高位控制，以于该位为高电平信号时提供一恒定电源；

至少一第二自然数的第一型除法器组合装置，具有电流的输入端与输出端，用以将输入电流除以一常数后输出；

至少一第二自然数的第二型除法器组合装置，具有电流的输入端与输出端，用以将输入电流除以一常数后输出；所述第二型除法器组合装置是以其输入端连接一所述第一型除法器组合装置的输出端，以所述第二型除法器组合装置的输出端连接另一所述第一型除法器组合装置的输入端，而形成相互串联结构；再者，所述除法器组合装置是顺序对应且接受所述数字信号自第一位至次高位的各位控制，以于该对应位为高电平信号时，使恒定电流与前一除法器组合装置的电流相加，作为输入电流，而于对应位为低电平信号时，仅以前一除法器组合装置输出电流为输入电流；以及

一模拟输出端，连接所述恒定电流源装置与对应次高位的所述除法器组合装置的输出端，使两者的电流相加形成模拟信号输出，以达到数字模拟转换目的。

上述装置因以较少元件组成，可以减小布局面积，也具有降低功率损耗的优点。

为让本发明的上述目的、特征和优点能更明显易懂，本文特举一较佳实施例，并配合附图，作详细说明如下：

附图简要说明：

图1是本发明一较佳实施例的电路图。

图2A和图2B是依照图1的本发明一较佳实施例的除法器的电路图。

图3A和图3B是依照图1的本发明一较佳实施例的恒定电流源电路图。

图4是依照本发明一较佳实施例的参考电压装置电路图。

本发明的较佳实施例请参照图1。

在图1中，P型除法器31、33、35和N型除法器32、34都具有一输入端与一输出端。除法器本身具有将输入信号的电流值除以一常数并输出的功能。例如图2A所示的P型除2除法器结构，其中P型MOS场效应晶体管MP1、MP2、MP3三者具有相同的沟道宽度。MP1、MP2二者并联，即其源极均接至高电压电源VDD，其栅极和漏极全接至除法器的输入端。MP3则以源极接至VDD，栅极接至输入端，而漏极形成输出端。于是图2A的P型除2除法器在输入端产生一特定电流值时，因各晶体管的沟道宽度相同，其各晶体管在相同条件下形成相同的沟道电流值，所以输出端的电流值是输入端特定电流值的1/2，而达到除以2的效果。

除法器亦可由N型除法器构成，如图2B所示。其中，N型MOS场效应晶体管MN1、MN2、MN3具有相同沟道宽度。以MN1和MN2互相并联，即其源极接地，其漏极和栅极互相连接共同形成输入端，而以MN3的源极接地，栅极接至输入端，以漏极提供输出端，形成一N型除2除法器。

再将上述N型除法器的输入端与P型除法器的输出端连接，而P型除法器的输入端与N型除法器的输出端连接，构成一串联组合，如图1所示。除法器的电流输入除了由前一级所提供，也由一恒定电流源Iref供应，此电流Iref受数字信号控制，只在必要时提供。

由除法器、恒定电流源Iref和控制开关所形成的除法器组合装置个数比数字信号具有的位数少1，以致除了数字信号的最高位外，其余自第一位至次高位都对应一组除法器组合装置。

数字模拟转换器的工作过程如下：

首先，一具有n位的数字信号送至此转换器，其各位依序表示为b(0)、b(1)、b(2)......到b(n)，而以b(0)为第1位，b(n)为最高位。根据上述装置的说明，从第1位至次高位是各对应一组除法器组合装置，如图1所示，用以控制是否接通恒定电流源。至于最高位，亦控制一恒定电流源Iref的开关装置，只有这个电流源直接连接至模拟信号输出端K(n)，与前述除法器串联组合的最末一级输出端相连。

于是，通过数字信号各位的控制，对于其高电平的位，将使开关接通，提供恒定电流Iref至节点K，与前级输出电流相加，共同形成输入电流，而对于其低电平信号的位，将使开关断开，恒定电流Iref不能提供至节点K，仅以前级输出电流作为输入电流。

经由除法器的作用，上述装置各个节点将具有下列关系：

节点K(1)：I1＝b(1)×Iref+1/2×b(0)×Iref

节点K(2)：I2＝b(2)×Iref+1/2×I1

节点K(3)：I3＝b(3)×Iref+1/2×I2

：

节点K(n)：In＝b(n)×Iref+1/2×In-1

其中若第i位为高电平信号则b(i)＝1，若为低电平信号则b(i)＝0。于是在节点K(n)，即模拟输出端产生的电流值为：Iout＝In＝[b(n)+1/2b(n-1)+1/22^b(n-2)+......+1/2^n-1b(0)]×Iref

此即数字信号到模拟信号的转换式。

依照本较佳实施例的设计，恒定电流源Iref可采用图3A和图3B的简单结构做成，其仅需提供单一P型MOS场效应晶体管，以源极接至高压电源VDD，作为N型除法器的电流源；或提供单一N型MOS场效应晶体管以源极接地，作为P型除法器的电流源。不过，为了精确控制电流的恒定值，作为电流源的PMOS和NMOS栅极分别以一参考电源Vref1和Vref2控制，因Vref1和Vref2皆为恒定电位，其将使作为电流源的N型及P型MOS场效应晶体管在一特定工作状态下工作，而产生恒定的电流输出，成为恒定电流源。

至于参考电压Vref1和Vref2则可利用熟知参考电压产生器产生，请参照图4。在此一参考电压装置中通过调整电阻R的电阻值，控制N型MOS场效应晶体管MN4的沟道电流，因N型MOS场效应晶体管MN5与MN4有相同沟道宽度，可以在MN5形成相同的沟道电流，通过调整R值产生沟道电流Iref，即可产生适当的参考电压Vref1和Vref2值，供图3A和图3B电流源使用，进而具有恒定电流Iref。

本发明的数字模拟转换器因以单一晶体管作为恒定电流源，与除法器串联，可以使装置布局面积大幅缩小，增加数字模拟转换器的适用性。又因可以通过适当调整除法器结构中的场效应管的沟道宽度，使流通电流值降低，减少功率损耗，达到节省能源的目的。

本发明虽以一较佳实施例揭示如上，但它并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，应可作少许的更改与润饰，例如，对于串联的除法器组合，并非必须用除2除法器，其它固定的除数也可以利用于本发明之中，因此本发明的保护范围应以后附的权利要求书所限定的范围为准。

Claims

1、一种数字模拟转换器装置，用以将由高电平信号和低电平信号形成的数字信号转换为模拟信号；该数字信号由一第一位至一次高位，再加上最高位所形成的，具有一第一自然数的位数；该数字模拟转换器装置包括：

一模拟输出端，连接所述恒定电流源装置与对应次高位的所述除法器组合装置的输出端，使两者的电流相加形成模拟信号输出。

2、如权利要求1所述的装置，其中，所述第一自然数是小于等于2倍所述第二自然数加一。

3、如权利要求2所述的装置，其中，所述第一型除法器组合装置包括：

一第一型除法器，具有输入端与输出端，用以将输入电流除以所述常数后输出；以及

一第一恒定电流源装置，连接所述除法器输入端，受所述数字信号的相应位控制，以于该位为高电平信号时，提供所述恒定电流。

4、如权利要求2所述的装置，其中，所述第二型除法器组合装置包括：

一第二型除法器，具有输入端与输出端，用以将输入电流除以所述常数后输出；以及

一第二恒定电流源装置，连接所述除法器输入端，受所述数字信号的相应位控制，以于该位为高电平信号时，提供所述恒定电流。

5、如权利要求3或权利要求4所述的装置，其中，所述常数为2。

6、如权利要求5所述的装置，其中，所述第一型除法器包括：

一第一P型MOS场效应晶体管，源极接至高电压电源，栅极和漏极形成所述输入端；

一第二P型MOS场效应晶体管，源极接至高电压电源，栅极和漏极接至所述输入端；以及

一第三P型MOS场效应晶体管，源极接至高电压电源，栅极与所述第一P型MOS场效应晶体管的栅极相连，漏极形成所述输出端；

其中，所述P型MOS场效应晶体管具有相同的沟道宽度。

7、如权利要求5所述的装置，其中，所述第二型除法器包括：

一第一N型MOS场效应晶体管，源极接至低电压电源，漏极与栅极形成输入端；

一第二N型MOS场效应晶体管，源极接至低电压电源，栅极与漏极接至所述第一N型MOS场效应晶体管的栅极，漏极接至所述输入端；以及

一第三N型MOS场效应晶体管，源极接至低电压电源，栅极接至所述第一N型MOS场效应晶体管的栅极，漏极形成所述输出端；

其中，所述N型MOS场效应晶体管具有相同的沟道宽度。

8、如权利要求2所述的装置，其中，还包括一参考电压装置，产生第一参考电压与第二参考电压。

9、如权利要求8所述的装置，其中，所述第一恒定电流源是一P型MOS场效应晶体管，其源极接至高电压电源，其栅极接至所述参考电压装置而接受所述第一参考电压，以及其漏极提供恒定电流。

10、如权利要求8所述的装置，其中，所述第一恒定电流源是一N型MOS场效应晶体管，其源极接地，其栅极接至所述参考电压装置而接受所述第二参考电压，以及其漏极提供恒定电流。

11、如权利要求6所述的装置，其中，所述第二恒定电流源装置是一N型MOS场效应晶体管，其源极接地，其栅极接至所述参考电压装置而接受所述第二参考电压，以及其漏极提供所述恒定电流。

12、如权利要求7所述的装置，其中，所述第二恒定电流源装置是一P型MOS场效应晶体管，其源极接至高电压电源，其栅极接至所述参考电压装置而接受所述第一参考电压，以及其漏极提供所述恒定电流。