CN105655352B - 低温多晶硅tft阵列基板的制作方法 - Google Patents

低温多晶硅tft阵列基板的制作方法 Download PDF

Info

Publication number
CN105655352B
CN105655352B CN201610024267.3A CN201610024267A CN105655352B CN 105655352 B CN105655352 B CN 105655352B CN 201610024267 A CN201610024267 A CN 201610024267A CN 105655352 B CN105655352 B CN 105655352B
Authority
CN
China
Prior art keywords
layer
low
temperature polysilicon
photoresist
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610024267.3A
Other languages
English (en)
Other versions
CN105655352A (zh
Inventor
赵瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610024267.3A priority Critical patent/CN105655352B/zh
Publication of CN105655352A publication Critical patent/CN105655352A/zh
Application granted granted Critical
Publication of CN105655352B publication Critical patent/CN105655352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种低温多晶硅TFT阵列基板的制作方法，该方法通过连续两次光阻灰化和去光阻处理将离子掺杂后残留的固化光阻完全去除干净，有效解决光阻层在第一次灰化处理之前某些区域可能覆盖有杂质颗粒而阻挡第一次灰化处理造成的固化光阻残留的问题，能够改善栅极绝缘层和层间绝缘层的界面清洁度，避免界面问题导致的产品良率下降。

Description

低温多晶硅TFT阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅TFT阵列基板的制作方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，AMOLED)中的主要驱动元件，直接关系平板显示装置的显示性能。
薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，低温多晶硅(Low Temperature Poly-silicon，LTPS)材料是其中较为优选的一种，由于低温多晶硅的原子规则排列，载流子迁移率高，对电压驱动式的液晶显示装置而言，低温多晶硅薄膜晶体管由于其具有较高的迁移率，可以使用体积较小的薄膜晶体管实现对液晶分子的偏转驱动，在很大程度上缩小了薄膜晶体管所占的体积，增加透光面积，得到更高的亮度和解析度；对于电流驱动式的有源矩阵驱动式有机电致发光显示装置而言，低温多晶硅薄膜晶体管可以更好的满足驱动电流要求。
不论是LCD还是AMOLED均包括一TFT阵列基板。
现有的低温多晶硅TFT阵列基板的制作过程通常为：在衬底基板上从下至上依次制作遮光层、绝缘缓冲层、低温多晶硅半导体层、栅极绝缘层、栅极、层间绝缘层、源/漏极、平坦层、底层电极、保护层、和顶层电极。其中，低温多晶硅半导体层又包括位于中间的对应于栅极的沟道区、和位于两端的对应于源/漏极的离子掺杂区。
制作离子掺杂区的具体过程为：首先在低温多晶硅层上涂布光阻，对光阻进行曝光、显影、烘烤后得到图案化的光阻层，以暴露出低温多晶硅层的两端区域；然后以光阻层为遮蔽层，对低温多晶硅层的两端区域进行离子掺杂；接下来先后进行光阻灰化和去光阻。在这一过程中，光阻层的某些区域可能覆盖有杂质颗粒，阻挡了光阻灰化，导致无法完全去除光阻层，引起固化光阻残留，进而影响到后续制作的栅极绝缘层、层间绝缘层的界面质量，造成栅极绝缘层、层间绝缘层产生剥落和裂纹等问题，最终导致产品质量下降。
目前现有的改善栅极绝缘层、层间绝缘层界面的措施有：在成膜前更改清洗条件或进行等离子处理，但这些措施作用有限且都忽视了因离子掺杂所用到的光阻层在灰化处理之前某些区域可能覆盖有杂质颗粒而造成的固化光阻残留的问题。
发明内容
本发明的目的在于提供一种低温多晶硅TFT阵列基板的制作方法，能够完全去除离子掺杂后残留的固化光阻，改善栅极绝缘层和层间绝缘层的界面清洁度，避免界面问题导致的产品良率下降。
为实现上述目的，本发明提供了一种低温多晶硅TFT阵列基板的制作方法，包括如下步骤：
步骤1、提供一衬底基板，在所述衬底基板上形成图案化的遮光层，在所述遮光层与衬底基板上沉积覆盖绝缘缓冲层；
步骤2、在所述绝缘缓冲层上形成对应于所述遮光层的图案化的低温多晶硅层；
步骤3、在所述低温多晶硅层与缓冲层上涂布光阻材料，图案化所述光阻材料，形成光阻层，暴露出至少部分低温多晶硅层的两端区域；
步骤4、以所述光阻层为遮蔽层，对相应低温多晶硅层的两端区域进行一种类型的离子掺杂，形成低温多晶硅半导体层；
步骤5、进行第一次光阻灰化和去光阻处理；
步骤6、进行第二次光阻灰化和去光阻处理，以完全去除光阻层；
步骤7、在所述低温多晶硅半导体层及绝缘缓冲层上依次制作栅极绝缘层、栅极、层间绝缘层、源/漏极、平坦层、底层电极、保护层、及顶层电极。
所述步骤7在完成制作栅极后，还包括在栅极与栅极绝缘层上涂布并图案化光阻材料，形成另一光阻层，以所述另一光阻层为遮蔽层，对未经步骤4进行离子掺杂的剩余的低温多晶硅层的两端区域进行另一种类型的离子掺杂，形成低温多晶硅半导体层，及连续两次的光阻灰化和去光阻处理的过程，之后再制作所述层间绝缘层。
所述步骤2中图案化的低温多晶硅层的具体制作过程为：先在所述绝缘缓冲层上沉积一层非晶硅，再对非晶硅进行晶化处理，制得低温多晶硅，然后通过光刻制程得到图案化的低温多晶硅层。
所述步骤3中通过曝光、显影制程图案化所述光阻材料得到所述光阻层。
步骤4中所述的一种类型的离子掺杂为掺杂磷离子的N型离子掺杂或掺杂硼离子的P型离子掺杂；步骤7中所述另一种类型的离子掺杂为不同于步骤4的P型离子掺杂或N型离子掺杂。
所述源/漏极分别通过贯穿层间绝缘层和栅极绝缘层的过孔与所述低温多晶硅半导体层的两端相接触。
所述绝缘缓冲层、栅极绝缘层、层间绝缘层、平坦层、及保护层的材料均为氧化硅、氮化硅中的一种或两种的复合。
所述顶层电极通过贯穿所述保护层、底层电极、及平坦层的过孔与所述漏极接触。
所述顶层电极和底层电极的材料均为ITO。
本发明的有益效果：本发明提供的一种低温多晶硅TFT阵列基板的制作方法通过连续两次光阻灰化和去光阻处理将离子掺杂后残留的固化光阻完全去除干净，有效解决光阻层在第一次灰化处理之前某些区域可能覆盖有杂质颗粒而阻挡第一次灰化处理造成的固化光阻残留的问题，能够改善栅极绝缘层和层间绝缘层的界面清洁度，避免界面问题导致的产品良率下降。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的低温多晶硅TFT阵列基板的制作方法的流程图；
图2为本发明的低温多晶硅TFT阵列基板的制作方法的步骤1的示意图；
图3为本发明的低温多晶硅TFT阵列基板的制作方法的步骤2的示意图；
图4为本发明的低温多晶硅TFT阵列基板的制作方法的步骤3的示意图；
图5为本发明的低温多晶硅TFT阵列基板的制作方法的步骤4的示意图；
图6为本发明的低温多晶硅TFT阵列基板的制作方法的步骤5的示意图；
图7为本发明的低温多晶硅TFT阵列基板的制作方法的步骤6的示意图；
图8为本发明的低温多晶硅TFT阵列基板的制作方法的步骤7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种低温多晶硅TFT阵列基板的制作方法，包括如下步骤：
步骤1、如图2所示，提供一衬底基板10，在所述衬底基板10上形成图案化的遮光层11，在所述遮光层11与衬底基板10上沉积覆盖绝缘缓冲层12。
具体地，所述衬底基板10优选为玻璃基板；所述遮光层11的材料为不透光的金属；所述绝缘缓冲层12的材料为氧化硅(SiOx)、氮化硅(SiNx)中的一种或两种的复合，优选的，所述绝缘缓冲层12包括自下而上层叠设置的氮化硅层和氧化硅层。
步骤2、如图3所示，在所述绝缘缓冲层12上形成对应于所述遮光层11的图案化的低温多晶硅层20。
具体地，该步骤2的详细过程为：先在所述绝缘缓冲层12上沉积一层非晶硅，再通过准分子激光退火(Excimer Laser Annealing，ELA)、或固相结晶(Solid PhaseCrystallization，SPC)等方式对非晶硅进行晶化处理，使非晶硅结晶转变为低温多晶硅，然后通过光刻制程得到所述图案化的低温多晶硅层20。
步骤3、如图4所示，在所述低温多晶硅层20与绝缘缓冲层12上涂布光阻材料，通过曝光、显影制程图案化所述光阻材料，形成光阻层30，暴露出至少部分低温多晶硅层20的两端区域。
值得一提的是，若设计最终制得的低温多晶硅TFT阵列基板仅包括N型或P型的单型TFT，则该步骤3中图案化的光阻层30应暴露出全部低温多晶硅层20的两端区域；若设计最终制得的低温多晶硅TFT阵列基板既包括N型TFT又包括P型TFT，则该步骤3中图案化的光阻层30应暴露出部分低温多晶硅层20的两端区域。
步骤4、如图5所示，以所述光阻层30为遮蔽层，对相应低温多晶硅层20的两端区域进行一种类型的离子掺杂，形成低温多晶硅半导体层20’，其中经过离子掺杂的区域成为多晶硅半导体层20’的源/漏极接触区，未经离子掺杂的区域成为多晶硅半导体层20’的沟道区。
值得一提的是，若设计最终制得的低温多晶硅TFT阵列基板仅包括N型TFT，则该步骤4所述的一种类型的离子掺杂为掺杂磷(P)离子的N型离子掺杂；若设计最终制得的低温多晶硅TFT阵列基板仅包括P型TFT，则该步骤4所述的一种类型的离子掺杂为掺杂硼(B)离子的P型离子掺杂；若设计最终制得的低温多晶硅TFT阵列基板既包括N型TFT又包括P型TFT，则该步骤4中所述的一种类型的离子掺杂为N型离子掺杂、P型离子掺杂的其中一种。
由图5可知，该步骤4的离子掺杂过程会造成杂质颗粒覆盖光阻层30的某些区域。
步骤5、进行第一次光阻灰化和去光阻处理。
如图6所示，该步骤5完成第一次光阻灰化和去光阻处理后，会将上述步骤4中产生的杂质颗粒及未被杂质颗粒覆盖的那部分光阻层30去除，但光阻层30被杂质颗粒覆盖的区域由于杂质颗粒阻挡了光阻灰化则会残留有固化光阻。
步骤6、进行第二次光阻灰化和去光阻处理。
如图7所述，该步骤6再次进行光阻灰化和去光阻处理能够去除第一次光阻灰化和去光阻处理后残留的固化光阻，从而完全去除了光阻层30，为后续的栅极绝缘层成膜提供了清洁的界面，避免界面问题导致栅极绝缘层出现剥落和裂纹等。
步骤7、如图8所示，在所述低温多晶硅半导体层20’及绝缘缓冲层12上依次制作栅极绝缘层31、栅极41、层间绝缘层32、源/漏极42、平坦层50、底层电极60、保护层70、及顶层电极80。
值得一提的是，若设计最终制得的低温多晶硅TFT阵列基板仅包括N型TFT或P型TFT，则该步骤7仅依次制作上述各膜层即可；若设计最终制得的低温多晶硅TFT阵列基板既包括N型TFT又包括P型TFT，则该步骤7在完成制作栅极41后，还包括在栅极41与栅极绝缘层31上涂布并图案化光阻材料，形成另一光阻层，以所述另一光阻层为遮蔽层，对未经步骤4进行离子掺杂的剩余的低温多晶硅层20的两端区域进行另一种类型的离子掺杂，形成低温多晶硅半导体层，及连续两次的光阻灰化和去光阻处理的过程，为后续的层间绝缘层32成膜提供清洁的界面，避免界面问题导致层间绝缘层32出现剥落和裂纹等，之后再制作所述层间绝缘层32。进一步地，若所述步骤4中进行的是N型离子掺杂，则该步骤7中进行P型离子掺杂；若所述步骤4中进行的是P型离子掺杂，则该步骤7中进行N型离子掺杂。
具体地，所述源/漏极42分别通过贯穿层间绝缘层32和栅极绝缘层31的过孔与所述低温多晶硅半导体层20’的两端相接触。
所述顶层电极80通过贯穿所述保护层70、底层电极60、及平坦层50的过孔81与所述漏极接触。
所述栅极绝缘层31、层间绝缘层32、平坦层50、及保护层70的材料均为氧化硅、氮化硅中的一种或两种的复合。
所述顶层电极80和底层电极60的材料均为氧化铟锡(Indium Tin Oxide，ITO)。
综上所述，本发明的低温多晶硅TFT阵列基板的制作方法通过连续两次光阻灰化和去光阻处理将离子掺杂后残留的固化光阻完全去除干净，有效解决光阻层在第一次灰化处理之前某些区域可能覆盖有杂质颗粒而阻挡第一次灰化处理造成的固化光阻残留的问题，能够改善栅极绝缘层和层间绝缘层的界面清洁度，避免界面问题导致的产品良率下降。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种低温多晶硅TFT阵列基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一衬底基板(10)，在所述衬底基板(10)上形成图案化的遮光层(11)，在所述遮光层(11)与衬底基板(10)上沉积覆盖绝缘缓冲层(12)；
步骤2、在所述绝缘缓冲层(12)上形成对应于所述遮光层(11)的图案化的低温多晶硅层(20)；
步骤3、在所述低温多晶硅层(20)与绝缘缓冲层(12)上涂布光阻材料，图案化所述光阻材料，形成光阻层(30)，暴露出至少部分低温多晶硅层(20)的两端区域；
步骤4、以所述光阻层(30)为遮蔽层，对相应低温多晶硅层(20)的两端区域进行一种类型的离子掺杂，形成低温多晶硅半导体层(20’)；
步骤5、进行第一次光阻灰化和去光阻处理；
步骤6、进行第二次光阻灰化和去光阻处理，以完全去除光阻层(30)；
步骤7、在所述低温多晶硅半导体层(20’)及绝缘缓冲层(12)上依次制作栅极绝缘层(31)、栅极(41)、层间绝缘层(32)、源/漏极(42)、平坦层(50)、底层电极(60)、保护层(70)、及顶层电极(80)；
所述绝缘缓冲层(12)、栅极绝缘层(31)、层间绝缘层(32)、平坦层(50)、及保护层(70)的材料均为氧化硅、氮化硅中的一种或两种的复合。
2.如权利要求1所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，所述步骤7在完成制作栅极(41)后，还包括在栅极(41)与栅极绝缘层(31)上涂布并图案化光阻材料，形成另一光阻层，以所述另一光阻层为遮蔽层，对未经步骤4进行离子掺杂的剩余的低温多晶硅层(20)的两端区域进行另一种类型的离子掺杂，形成低温多晶硅半导体层(20’)，及连续两次的光阻灰化和去光阻处理的过程，之后再制作所述层间绝缘层(32)。
3.如权利要求1所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，所述步骤2中图案化的低温多晶硅层(20)的具体制作过程为：先在所述绝缘缓冲层(12)上沉积一层非晶硅，再对非晶硅进行晶化处理，制得低温多晶硅，然后通过光刻制程得到图案化的低温多晶硅层(20)。
4.如权利要求1所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，所述步骤3中通过曝光、显影制程图案化所述光阻材料得到所述光阻层(30)。
5.如权利要求2所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，步骤4中所述的一种类型的离子掺杂为掺杂磷离子的N型离子掺杂或掺杂硼离子的P型离子掺杂；步骤7中所述另一种类型的离子掺杂为不同于步骤4的P型离子掺杂或N型离子掺杂。
6.如权利要求1所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，所述源/漏极(42)分别通过贯穿层间绝缘层(32)和栅极绝缘层(31)的过孔与所述低温多晶硅半导体层(20’)的两端相接触。
7.如权利要求1所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，所述顶层电极(80)通过贯穿所述保护层(70)、底层电极(60)、及平坦层(50)的过孔(81)与所述漏极接触。
8.如权利要求1所述的低温多晶硅TFT阵列基板的制作方法，其特征在于，所述顶层电极(80)和底层电极(60)的材料均为ITO。
CN201610024267.3A 2016-01-14 2016-01-14 低温多晶硅tft阵列基板的制作方法 Active CN105655352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610024267.3A CN105655352B (zh) 2016-01-14 2016-01-14 低温多晶硅tft阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610024267.3A CN105655352B (zh) 2016-01-14 2016-01-14 低温多晶硅tft阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN105655352A CN105655352A (zh) 2016-06-08
CN105655352B true CN105655352B (zh) 2018-08-14

Family

ID=56487473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610024267.3A Active CN105655352B (zh) 2016-01-14 2016-01-14 低温多晶硅tft阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN105655352B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666218A (zh) * 2017-03-29 2018-10-16 京东方科技集团股份有限公司 薄膜晶体管和显示基板及其制作方法、显示装置
CN109643657B (zh) * 2017-06-22 2022-08-16 深圳市柔宇科技股份有限公司 阵列基板的制作设备及阵列基板的制作方法
CN107611139B (zh) * 2017-08-10 2020-06-30 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及制作方法
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
CN108538860B (zh) * 2018-04-27 2021-06-25 武汉华星光电技术有限公司 顶栅型非晶硅tft基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426544A (zh) * 2000-04-26 2003-06-25 东进瑟弥侃株式会社 光刻胶剥离剂组合物
CN105206568A (zh) * 2015-10-16 2015-12-30 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制备方法及其阵列基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426544A (zh) * 2000-04-26 2003-06-25 东进瑟弥侃株式会社 光刻胶剥离剂组合物
CN105206568A (zh) * 2015-10-16 2015-12-30 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制备方法及其阵列基板

Also Published As

Publication number Publication date
CN105655352A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN104332477B (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN102280466B (zh) 显示设备及其制造方法
CN108538860B (zh) 顶栅型非晶硅tft基板的制作方法
US9825069B2 (en) Array substrate manufacturing method
CN105304500B (zh) N型tft的制作方法
CN104282769A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105702623B (zh) Tft阵列基板的制作方法
CN103022145B (zh) 阵列基板、显示装置及制备方法
CN105489552A (zh) Ltps阵列基板的制作方法
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN103383989B (zh) 像素结构的制造方法及其结构
CN105655352B (zh) 低温多晶硅tft阵列基板的制作方法
CN104240633A (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
CN102544070A (zh) 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN105097552A (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US20210366942A1 (en) Array substrate and manufacturing method thereof
CN102437196B (zh) 低温多晶硅薄膜晶体管的制造方法
CN104599959A (zh) 低温多晶硅tft基板的制作方法及其结构
CN104157608B (zh) Tft基板的制作方法及其结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
WO2017067336A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
CN102709283A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN104466020B (zh) 一种ltps像素单元及其制造方法
WO2016026177A1 (zh) Tft基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant