CN106910770B - 氮化镓基反相器芯片及其形成方法 - Google Patents

氮化镓基反相器芯片及其形成方法 Download PDF

Info

Publication number
CN106910770B
CN106910770B CN201710122934.6A CN201710122934A CN106910770B CN 106910770 B CN106910770 B CN 106910770B CN 201710122934 A CN201710122934 A CN 201710122934A CN 106910770 B CN106910770 B CN 106910770B
Authority
CN
China
Prior art keywords
layer
electrode
gallium nitride
nitride
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710122934.6A
Other languages
English (en)
Other versions
CN106910770A (zh
Inventor
刘春雪
闫发旺
张峰
赵倍吉
李晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201710122934.6A priority Critical patent/CN106910770B/zh
Publication of CN106910770A publication Critical patent/CN106910770A/zh
Application granted granted Critical
Publication of CN106910770B publication Critical patent/CN106910770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一种氮化镓基反相器芯片及其形成方法，所述氮化镓基反相器芯片包括：衬底；位于所述衬底上的氮化镓沟道层；位于所述氮化镓沟道层上的势垒层；位于部分势垒层表面的P型III族金属氮化物层；位于所述P型III族金属氮化物层表面的第一电极；位于所述势垒层表面第二电极、第三电极和第四电极。所述氮化镓基反相器芯片具有良好的传输性和强的带负载能力。

Description

氮化镓基反相器芯片及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种氮化镓基反相器芯片及其形成方法。
背景技术
氮化镓(GaN)作为第三代半导体材料的代表，具有禁带宽度大、电子漂移速度大、热传导率高、耐高压、耐热分解、耐腐蚀和耐放射性辐照等特性。
由于AlGaN/GaN异质结构中AlGaN的禁带宽度大于GaN禁带宽度，在相交的界面处，AlGaN一侧形成势垒，在GaN一侧形成准三角形势阱，使得界面处的电子在水平方向可自由移动，而在垂直于界面方向被限制在准三角形势阱中，称为二维电子气(2DEG)。
2DEG的电特性如迁移率、面密度等受势垒AlGaN层和沟道层GaN间存在的强压电及自发极化效应影响。同时，2DEG的导通或截止受其上的栅极电压所控制：当栅极电压小于最小导通电压即阈值电压时，由于2DEG被耗尽，导电通道截止；反之，当栅极电压大于最小导通电压即阈值电压时，由于2DEG的高导电性，导电通道开启。
反相器是一种可以将输入信号相位反转180度的半导体电路或芯片，多应用在模拟电路，比如说音频放大，时钟振荡器等。当前的反相器多利用电路方式、硅CMOS管芯片、GaAs基HEMT芯片等结构来实现。但普遍存在电路复杂、集成度低、功率低、工作频率低、频带低、传输性差、带负载能力不强等缺点，需要形成性能更高的反相器。
发明内容
本发明所要解决的技术问题是，提供一种氮化镓基反相器芯片及其形成方法，提高反相器的性能。
为了解决上述问题，本发明提供了一种氮化镓基反相器芯片，包括：衬底；位于所述衬底上的氮化镓沟道层；位于所述氮化镓沟道层上的势垒层；位于部分势垒层表面的P型III族金属氮化物层；位于所述P型III族金属氮化物层表面的第一电极；位于所述势垒层表面第二电极、第三电极和第四电极。
可选的，所述衬底与氮化镓沟道层之间还具有成核层、位于所述成核层表面的渐变层和位于所述渐变层表面的缓冲层。
可选的，所述氮化镓沟道层与势垒层之间还具有插入层。
可选的，所述成核层的材料为氮化镓、氮化铝或氮化镓铝；所述渐变层的材料为氮化铝镓；所述缓冲层的材料为氮化镓；所述插入层的材料为氮化铝；所述势垒层的材料为氮化铝镓或氮化铝铟；所述P型III族金属氮化物层的材料为氮化铝、氮化镓或氮化铝镓中的一种或多种。
可选的，所述第一电极为信号输入端、第二电极为接地端、第三电极为电源端、第四电极为信号输出端。
可选的，所述P型III族金属氮化物层的厚度为1nm～500nm。
为解决上述问题，本发明还提供一种氮化镓基反相器芯片的形成方法，包括：提供衬底；在所述衬底上形成氮化镓沟道层、位于所述氮化镓沟道层上的势垒层；在所述势垒层表面形成P型III族金属氮化物材料层；刻蚀所述P型III族金属氮化物材料层，形成P型III族金属氮化物层，所述P型III族金属氮化物层覆盖部分势垒层表面；在所述P型III族金属氮化物层表面形成第一电极，同时在所述势垒层表面形成第二电极、第三电极和第四电极。
可选的，采用低损伤的反应离子刻蚀或感应耦合等离子工艺。
可选的，还包括：在所述衬底与氮化镓沟道层之间形成成核层、位于所述成核层表面的渐变层和位于所述渐变层表面的缓冲层；在所述氮化镓沟道层与势垒层之间形成插入层。
可选的，所述成核层的材料为氮化镓、氮化铝或氮化镓铝；所述渐变层的材料为氮化铝镓；所述缓冲层的材料为氮化镓；所述插入层的材料为氮化铝；所述势垒层的材料为氮化铝镓或氮化铝铟；所述P型III族金属氮化物层的材料为氮化铝、氮化镓或氮化铝镓中的一种或多种。
本发明在势垒层表面形成P型III族金属氮化物层，以P型III族金属氮化物层与势垒层异质结形成的二维电子气为导电通道，通过所述P型III族金属氮化物层作为栅电极肖特基势垒来调制二维电子气的导通和截止，实现反相器功能。由于氮化镓基异质结产生的二维电子气具有低导通电阻、高功率、宽的工作频率和高的开关速率等优良特性，使得所述氮化镓基反相器芯片具有良好的传输性和强的带负载能力，可以用于优质的音响、音频等模拟电路领域。
附图说明
图1为本发明一具体实施方式的氮化镓基反相器芯片的形成方法的流程示意图；
图2至图6为本发明一具体实施方式的氮化镓基反相器芯片的形成过程的剖面结构示意图。
具体实施方式
下面结合附图对本发明提供的氮化镓基反相器芯片及其形成方法的具体实施方式做详细说明。
请参考图1，为本发明一具体实施方式的氮化镓基反相器芯片的形成方法的流程示意图。
所述氮化镓基反相器芯片的形成方法包括：步骤S101：提供衬底；步骤S102：在所述衬底上形成氮化镓沟道层、位于所述氮化镓沟道层上的势垒层；步骤S103：在所述势垒层表面形成P型III族金属氮化物材料层；步骤S104：刻蚀所述P型III族金属氮化物材料层，形成P型III族金属氮化物层，所述P型III族金属氮化物层覆盖部分势垒层表面；步骤S105：在所述P型III族金属氮化物层表面形成第一电极，同时在所述势垒层表面形成第二电极、第三电极和第四电极。
请参考图2至图6，本发明一具体实施方式的氮化镓基反相器芯片的形成过程的剖面结构示意图。
请参考图2，提供衬底200。
所述衬底200的材料可以是蓝宝石、碳化硅、硅、氧化锌、铝酸锂、氮化铝或氮化镓等。
请参考图3，在所述衬底200上依次形成沟道层304、位于所述沟道层304上的势垒层306。
所述沟道层304作为二维电子气的传输通道，需要有较高的晶体质量，以降低所述沟道内的背景浓度，从而减少散射和提高二维电子气的迁移率。可以采用非掺杂的III族金属氮化物作为所述沟道层304的材料，例如非掺杂的GaN层。
所述势垒层306与所述沟道层304形成异质结，所述异质结界面上的能带带阶不连续及压电极化和自发极化可产生高浓度的二维电子气。所述势垒层306的材料包括氮化铝镓或氮化铝铟，可以是单层也可以是多层结构。
在本发明的具体实施方式中，还包括：在所述衬底200与沟道层304之间形成成核层301、位于所述成核层301表面的渐变层302和位于所述渐变层302表面的缓冲层303。
所述成核层301的主要作用是为后续外延层的生长提供有效的成核中心，同时通过大量位错和缺陷的形成，释放成核层301和衬底200之间的失配应力，可显著提高在所述成核层301上外延生长的III族金属氮化物层的质量。所述成核层301的材料包括氮化镓、氮化铝或氮化铝镓。
所述渐变层302的材料为氮化铝镓，作为后续生长缓冲层303的晶格过渡层，以提高待形成的缓冲层303质量。在本发明的具体实施方式中，所述渐变层302内铝的百分比可以随所述渐变层302的厚度逐渐发生变化。
所述缓冲层303具有较高的电阻率，以阻止沟道层304内的电子向缓冲层303泄漏。通常要求所述缓冲层304的电阻率在106Ω·cm以上。所述缓冲层303的材料可以为氮化镓，可以通过离子注入在所述缓冲层303中产生深能级缺陷来形成高阻，或者引入P型杂质掺杂通过与N型背景浓度互相补偿得到高阻。在本发明的其他具体方式中，也可以采用其他方式获得高阻的缓冲层303。
在本发明的具体实施方式中，还包括：在所述沟道层304与势垒层306之间形成插入层305。所述插入层305用于提高所述势垒层306晶体质量，所述插入层305的材料可以为氮化铝。
上述成核层301、渐变层302、缓冲层303、沟道层304、插入层305和势垒层306可以采用原子层沉积工艺、金属有机物化学气相沉积工艺、分子束外延工艺或氢化物气相外延工艺等沉积工艺形成。
在本发明的其他具体实施方式中，也可以仅形成所述成核层301、渐变层302、缓冲层303或插入层305中的部分结构。
请参考图4，在所述势垒层306表面形成P型III族金属氮化物材料层307。
所述P型III族金属氮化物材料层307的材料可以为氮化铝、氮化镓或氮化铝镓中的一种或多种，可以为单层或多层结构。可以采用原子层沉积工艺、金属有机物化学气相沉积工艺、分子束外延工艺或氢化物气相外延工艺等沉积工艺形成所述III族金属氮化物材料层。可以在外延形成III族金属氮化物材料层的过程中，通入P型掺杂源，形成所述P型III族金属氮化物材料层307；或者在外延形成所述III族金属氮化物材料层之后，通过离子注入，形成P型III族金属氮化物材料层307。
由于所述P型III族金属氮化物材料层307与势垒层306构成异质结，在界面处产生二维电子气。所述P型III族金属氮化物材料层307内的P型受主杂质能够耗尽界面上的二维电子气，形成肖特基势垒。在本发明的具体实施方式中，所述P型掺杂离子可以是Mg、Be、C、Zn等受主杂质，所述P型掺杂浓度必须足够高，以使得P型III族金属氮化物材料层307与势垒层306界面上的二维电子气能够被耗尽；但是所述掺杂浓度如果过高又会导致P型III族金属氮化物材料层307的电阻过高。在本发明的具体实施方式中，所述P型掺杂浓度可以为1E17cm-3～1E18cm-3，厚度为1nm～500nm。在确保耗尽二维电子气的同时，避免所述P型III族金属氮化物材料层307的电阻过高。
请参考图5，刻蚀所述P型III族金属氮化物材料层307，形成P型III族金属氮化物层307a，所述P型III族金属氮化物层307a覆盖部分势垒层306表面。
可以采用干法刻蚀工艺对所述P型III族金属氮化物材料层307进行刻蚀。进一步，为了避免对所述P型III族金属氮化物材料层307造成较大损伤，影响所述P型III族金属氮化物材料层307与后续形成的第一电极界面质量，可以采用低损伤的干法刻蚀工艺对所述P型III族金属氮化物材料层307进行刻蚀。在本发明的具体实施方式中，可以采用反应离子刻蚀工艺或感应耦合等离子刻蚀工艺刻蚀所述P型III族金属氮化物材料层307，形成覆盖部分势垒层306表面的P型III族金属氮化物层307a，可以采用Cl2和BCl3作为刻蚀气体。
请参考图6，在所述P型III族金属氮化物层307a表面形成第一电极601，同时在所述势垒层表面形成第二电极602、第三电极603和第四电极604。
形成所述第一电极601、第二电极602、第三电极603和第四电极604的方法包括：形成覆盖所述势垒层306和P型III族金属氮化物层307a的金属层，例如Ti、Al、Cu、Au或Ag等；对所述金属层进行图形化刻蚀，形成位于所述势垒层306表面的第二电极602、第三电极603和第四电极604，以及位于所述P型III族金属氮化物层307a表面的第一电极601。
在本发明的具体实施方式中，所述第一电极601作为信号输入端；所述第二电极位于所述第一电极601一侧，作为接地端；所述第三电极603位于所述第一电极601另一侧，作为电源端，用于输入工作电压，对所述势垒层306施加极化电压；所述第四电极604位于所述第三电极603另一侧，与所述第一电极601相对，作为信号输出端，用于输出输入信号的反相信号。
上述氮化镓基反相器芯片的形成方法，在势垒层上形成P型III族金属氮化物层，与所述势垒层构成异质结，通过P型III族金属氮化物层内的P型掺杂耗尽异质结界面上的二维电子气，形成肖特基势垒，处于截止状态。可以通过在P型III族金属氮化物层上外加电压，控制导电通道的开启与关闭，从而实现反相器功能。上述氮化镓基反相器芯片的形成方法制造工艺简单，正阈值电压高，有效提高的器件的稳定性和可靠性。
在本发明的一个实施例中，采用8英寸的晶向为<111>的硅作为衬底，然后，利用金属有机物化学气相沉积(MOCVD)依次外延生长氮化铝成核层、氮化铝镓渐变层、氮化镓缓冲层、氮化镓沟道层、氮化铝插入层、氮化铝镓势垒层和P型氮化铝层。所述金属有机物化学气相沉积的生长温度为1100～1150℃，三甲基铝(TMAl)其流量为50μmol/min～180μmol/min；三甲基镓(TMGa)，流量为80μmol/min～220μmol/min。氨气为V族原材料供应，流量为5slm～50slm。氢气和氮气为载气，流量为10slm～80slm。所述P型氮化铝层的厚度是100nm，掺杂元素为Mg，掺杂浓度为5E17cm-3；然后利用感应耦合等离子刻蚀(ICP)工艺刻蚀所述P型氮化铝层，保留第一电极下方区域，所述ICP工艺采用的刻蚀气体为三氯化硼(BCl3)和Cl2，BCl3流量为100sccm，Cl2流量为5sccm，刻蚀功率为50W。之后，形成第一电极、第二电极、第三电极和第四电极，其中，利用电子束沉积Ti层和Al层的复合层作为电极金属，其中Ti层厚度为20nm，Al层厚度为200nm，并在氮气下退火处理，温度为850℃，时间30s。
本发明的具体实施方式，还提供一种氮化镓基反相器芯片。
请参考图6，所述氮化镓基反相器芯片包括：衬底200；位于所述衬底200上的沟道层304；位于所述沟道层304上的势垒层306；位于部分势垒层306表面的P型III族金属氮化物层307a；位于所述P型III族金属氮化物层307a表面的第一电极601；位于所述势垒层306表面第二电极602、第三电极603和第四电极604。
所述衬底200的材料可以是蓝宝石、碳化硅、硅、氧化锌、铝酸锂、氮化铝或氮化镓等。
所述沟道层304作为二维电子气的传输通道，需要有较高的晶体质量，以降低所述沟道内的背景浓度，从而减少散射和提高二维电子气的迁移率。可以采用非掺杂的III族金属氮化物作为所述沟道层304的材料，例如非掺杂的GaN层。
所述势垒层306的材料包括氮化铝镓或氮化铝铟，可以是单层也可以是多层结构。所述第一势垒层306与所述沟道层304形成异质结，产生二维电子气。
在本发明的一个具体实施方式中，所述衬底200与沟道层304之间还具有成核层301、位于所述成核层301表面的渐变层302和位于所述渐变层302表面的缓冲层303。所述成核层301可显著提高在所述成核层301上外延生长的III族金属氮化物层的质量，所述成核层301的材料包括GaN、AlN或AlGaN。所述渐变层302的材料为氮化铝镓，作为生长缓冲层303的晶格过渡层，以提高缓冲层303质量。在本发明的具体实施方式中，所述渐变层302内铝的百分比可以随所述渐变层302的厚度逐渐发生变化。所述缓冲层303具有较高的电阻率，所述缓冲层303的材料可以为氮化镓。
在本发明的一个具体实施方式中，还包括位于沟道层304和势垒层306之间的插入层305，所述插入层305用于提高所述势垒层306晶体质量，所述插入层306的材料可以为氮化铝。
在本发明的其他具体实施方式，所述氮化镓基反相器芯也可以仅具备上述成核层301、渐变层302、缓冲层303和插入层305中的部分结构。
所述P型III族金属氮化物层307a的材料为氮化铝、氮化镓或氮化铝镓中的一种或多种，可以为单层或多层结构。在本发明的具体实施方式中，所述P型掺杂离子可以是Mg、Be、C、Zn等受主杂质，所述P型掺杂浓度必须足够高，以使得P型III族金属氮化物层307a与势垒层306界面上的二维电子气能够被耗尽；但是所述掺杂浓度如果过高又会导致P型III族金属氮化物层307a的电阻过高。在本发明的具体实施方式中，所述P型掺杂浓度可以为1E17cm-3～1E18cm-3，厚度为1nm～500nm。在确保耗尽二维电子气的同时，避免所述P型III族金属氮化物层307a的电阻过高。
在本发明的具体实施方式中，所述第一电极601作为信号输入端；所述第二电极位于所述第一电极601一侧，作为接地端；所述第三电极603位于所述第一电极601另一侧，作为电源端，用于输入工作电压，对所述势垒层306施加极化电压；所述第四电极604位于所述第三电极603另一侧，与所述第一电极601相对，作为信号输出端，用于输出输入信号的反相信号。
所述氮化镓基反相器芯片中，由于所述势垒层306与所述P型III族金属氮化物层307a构成异质结，通过P型III族金属氮化物层307a内的P型掺杂耗尽异质结界面上的二维电子气，形成肖特基势垒，处于截止状态。当所述第一电极601接低电平时，由于所述P型III族金属氮化物层307a耗尽了界面上的二维电子气，在第一电极601信号输入端接的低电平小于所述二维电子气的开启阈值电压时，导电通道截止，因此，第三电极603与第四电极604是等电平的，即第四电极604作为信号输出端是处于高电平状态，所述第二电极602与第四电极604之间可以连接负载，此时电流通过负载，到接地端第二电极602形成回路。这样，当第一电极601作为信号输入端接的低电平小于阈值电压，二维电子气通道截止，第四电极604作为信号输出端是输出高电平的，形成了180度相位反转。
当第一电极601作为信号输入端高电平时，当所接高电平大于二维电子气的开启阈值电压时，导电通道开启，因此，第四电极604直接通过势垒层306到第二电极602形成电流回路，即第四电极604是处于低电平状态，电流不通过负载。这样，第一电极601作为信号输入端接的高电平大于阈值电压时，所述二维电子气通道开启，所述第四电极604接地，输出低电平，形成了180度相位反转，实现反相器功能。
所述氮化镓基反相器芯片以P型III族金属氮化物层与势垒层异质结形成的二维电子气为导电通道，通过所述P型III族金属氮化物层作为栅电极肖特基势垒来调制二维电子气的导通和截止。由于氮化镓基异质结产生的二维电子气具有低导通电阻、高功率、宽的工作频率和高的开关速率等优良特性，使得所述氮化镓基反相器芯片具有良好的传输性的强的带负载能力，可以用于优质的音响、音频等模拟电路领域。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种氮化镓基反相器芯片，其特征在于，包括：
衬底；
位于所述衬底上的氮化镓沟道层；
位于所述氮化镓沟道层上的势垒层；
位于部分势垒层表面的P型III族金属氮化物层；
位于所述P型III族金属氮化物层表面的第一电极；
位于所述势垒层表面第二电极、第三电极和第四电极；
所述第一电极作为信号输入端；所述第二电极位于所述第一电极一侧，作为接地端；所述第三电极位于所述第一电极另一侧，作为电源端，用于输入工作电压，对所述势垒层施加极化电压；所述第四电极位于所述第三电极另一侧，与所述第一电极相对，作为信号输出端，用于输出输入信号的反相信号。
2.根据权利要求1所述的氮化镓基反相器芯片，其特征在于，所述衬底与氮化镓沟道层之间还具有成核层、位于所述成核层表面的渐变层和位于所述渐变层表面的缓冲层。
3.根据权利要求2所述的氮化镓基反相器芯片，其特征在于，所述氮化镓沟道层与势垒层之间还具有插入层。
4.根据权利要求3所述的氮化镓基反相器芯片，其特征在于，所述成核层的材料为氮化镓、氮化铝或氮化镓铝；所述渐变层的材料为氮化铝镓；所述缓冲层的材料为氮化镓；所述插入层的材料为氮化铝；所述势垒层的材料为氮化铝镓或氮化铝铟；所述P型III族金属氮化物层的材料为氮化铝、氮化镓或氮化铝镓中的一种或多种。
5.根据权利要求1所述的氮化镓基反相器芯片，其特征在于，所述P型III族金属氮化物层的厚度为1nm～500nm。
6.一种氮化镓基反相器芯片的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成氮化镓沟道层、位于所述氮化镓沟道层上的势垒层；
在所述势垒层表面形成P型III族金属氮化物材料层；
刻蚀所述P型III族金属氮化物材料层，形成P型III族金属氮化物层，所述P型III族金属氮化物层覆盖部分势垒层表面；
在所述P型III族金属氮化物层表面形成第一电极，同时在所述势垒层表面形成第二电极、第三电极和第四电极；
所述第一电极作为信号输入端；所述第二电极位于所述第一电极一侧，作为接地端；所述第三电极位于所述第一电极另一侧，作为电源端，用于输入工作电压，对所述势垒层施加极化电压；所述第四电极位于所述第三电极另一侧，与所述第一电极相对，作为信号输出端，用于输出输入信号的反相信号。
7.根据权利要求6所述的氮化镓基反相器芯片的形成方法，其特征在于，采用低损伤的反应离子刻蚀或感应耦合等离子工艺。
8.根据权利要求6所述的氮化镓基反相器芯片的形成方法，其特征在于，还包括：在所述衬底与氮化镓沟道层之间形成成核层、位于所述成核层表面的渐变层和位于所述渐变层表面的缓冲层；在所述氮化镓沟道层与势垒层之间形成插入层。
9.根据权利要求8所述的氮化镓基反相器芯片的形成方法，其特征在于，所述成核层的材料为氮化镓、氮化铝或氮化镓铝；所述渐变层的材料为氮化铝镓；所述缓冲层的材料为氮化镓；所述插入层的材料为氮化铝；所述势垒层的材料为氮化铝镓或氮化铝铟；所述P型III族金属氮化物层的材料为氮化铝、氮化镓或氮化铝镓中的一种或多种。
CN201710122934.6A 2017-03-03 2017-03-03 氮化镓基反相器芯片及其形成方法 Active CN106910770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710122934.6A CN106910770B (zh) 2017-03-03 2017-03-03 氮化镓基反相器芯片及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710122934.6A CN106910770B (zh) 2017-03-03 2017-03-03 氮化镓基反相器芯片及其形成方法

Publications (2)

Publication Number Publication Date
CN106910770A CN106910770A (zh) 2017-06-30
CN106910770B true CN106910770B (zh) 2020-05-15

Family

ID=59186604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710122934.6A Active CN106910770B (zh) 2017-03-03 2017-03-03 氮化镓基反相器芯片及其形成方法

Country Status (1)

Country Link
CN (1) CN106910770B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
CN109887818B (zh) * 2019-03-13 2024-03-12 西安众力为半导体科技有限公司 一种电子束器件及其制作方法
CN115799179B (zh) * 2022-11-10 2025-08-19 电子科技大学 一种采用选择性外延工艺的GaN CMOS反相器的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147165A (ja) * 1982-02-26 1983-09-01 Fujitsu Ltd 半導体装置
JP5400266B2 (ja) * 2006-04-17 2014-01-29 パナソニック株式会社 電界効果トランジスタ
JP4514063B2 (ja) * 2007-08-30 2010-07-28 古河電気工業株式会社 Ｅｄ型インバータ回路および集積回路素子
CN103872044B (zh) * 2014-03-28 2016-07-06 长安大学 GaN基超薄势垒增强模式反相器、环振及其制作方法

Also Published As

Publication number Publication date
CN106910770A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
US9166033B2 (en) Methods of passivating surfaces of wide bandgap semiconductor devices
JP5533661B2 (ja) 化合物半導体装置及びその製造方法
EP3501033B1 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
JP6882503B2 (ja) 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
CN111900203A (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN116490979B (zh) 半导体结构及其制作方法
JP2019021873A (ja) 基板生産物の製造方法
CN117936578A (zh) 一种增强和耗尽型可切换的Ga2O3场效应晶体管及其制备方法
CN106972058A (zh) 一种半导体器件及其制备方法
CN106910770B (zh) 氮化镓基反相器芯片及其形成方法
US20230106052A1 (en) Semiconductor device and manufacturing method thereof
JP4748501B2 (ja) 高電子移動度トランジスタ
CN117199124A (zh) 功率器件外延结构及其制备方法、功率器件
CN113826212B (zh) 一种半导体结构的制备方法
CN116391259A (zh) 半导体结构的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170630

Assignee: Shanghai Xinwei Semiconductor Co.,Ltd.

Assignor: SHANGHAI SIMGUI TECHNOLOGY Co.,Ltd.

Contract record no.: X2024980043759

Denomination of invention: Gallium Nitride Based Inverter Chip and Its Formation Method

Granted publication date: 20200515

License type: Common License

Record date: 20241231