CN106922201B - 对于高迁移率沟道器件的载流子限制 - Google Patents

对于高迁移率沟道器件的载流子限制 Download PDF

Info

Publication number
CN106922201B
CN106922201B CN201480083476.4A CN201480083476A CN106922201B CN 106922201 B CN106922201 B CN 106922201B CN 201480083476 A CN201480083476 A CN 201480083476A CN 106922201 B CN106922201 B CN 106922201B
Authority
CN
China
Prior art keywords
trench
barrier layer
channel
lattice constant
bulk lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480083476.4A
Other languages
English (en)
Other versions
CN106922201A (zh
Inventor
G·杜威
M·V·梅茨
J·T·卡瓦列罗斯
W·拉赫马迪
T·加尼
A·S·默西
C·S·莫哈帕特拉
H·W·肯内尔
G·A·格拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106922201A publication Critical patent/CN106922201A/zh
Application granted granted Critical
Publication of CN106922201B publication Critical patent/CN106922201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施例包括一种器件，该器件包括掺杂沟槽材料，所述掺杂沟槽材料具有：(a)(ⅰ)第一体晶格常数以及(a)(ⅱ)Ⅲ‑Ⅴ族材料和Ⅳ族材料中的至少一种；鳍状物结构，其直接位于所述沟槽之上，该鳍状物结构包括鳍状物材料，所述鳍状物材料具有：(b)(ⅱ)第二体晶格常数以及(b)(ⅱ)Ⅲ‑Ⅴ族材料和Ⅳ族材料中的至少一种；阻挡层，其位于所述沟槽内并直接接触所述鳍状物的底表面，所述阻挡层包括具有第三体晶格常数的阻挡层材料；其中，(a)所述沟槽具有至少1.5：1的高宽比(深度比宽度)，并且(b)所述阻挡层具有的高度不大于所述阻挡层材料的临界厚度。本文中描述了其它实施例。

Description

对于高迁移率沟道器件的载流子限制
技术领域
本发明的实施例属于半导体器件的领域，并且具体而言，属于非平面晶体管的领域。
背景技术
FinFET是围绕半导体材料的薄条带(被称为“鳍状物”)构建的晶体管。晶体管包括标准场效应晶体管(FET)节点/部件：栅极、栅极电介质、源极区和漏极区。器件的导电沟道处于栅极电介质之下、在鳍状物的外侧上。具体地，电流沿着鳍状物的两个“侧壁”以及沿着鳍状物的顶侧流动。由于导电沟道实质上沿着鳍状部的三个不同的外部平面区域存在，因此这种FinFET通常被称为“三栅极”FinFET。存在其它类型的FinFET(例如“双栅极”FinFET，在其中导电沟道主要仅沿着鳍状物的两个侧壁而不沿鳍状物的顶侧存在)。
附图说明
根据所附权利要求、一个或多个示例性实施例的以下具体实施方式和对应的附图，本发明的实施例的特征和优点将变得显而易见。在认为适当的情况下，在附图中重复附图标记以指示对应的或类似的元件。
图1描绘了在本发明的实施例中的关于硅鳍状物形成的处理步骤。
图2描绘了在本发明的实施例中的关于沟槽形成的处理步骤。
图3描绘了在本发明的实施例中的关于沟槽填充、阻挡层形成以及沟道形成的处理步骤。
图4描绘了在本发明的实施例中的关于氧化物去除和鳍状物暴露的处理步骤。
图5包括本发明的实施例的截面视图。
图6包括本发明的实施例的侧视图。
具体实施方式
现在将参考附图，其中，类似的结构可以被提供有类似的后缀附图标记。为了更清楚地显示各种实施例的结构，被包括在本文中的附图是半导体/电路结构的图解表示。因此，所制造的集成电路结构的实际外观(例如在显微照片中)可能显得不同，然而仍然包含所例示的实施例的所要求保护的结构。此外，附图可以仅示出对理解所例示的实施例有用的结构。可能不包括现有技术中已知的额外结构以保持附图的清晰。例如，不一定要示出半导体器件的每一层。“实施例”、“各种实施例”等指示这样描述的(多个)实施例可以包括特定特征、结构或特性，但不是每个实施例都必须包括特定特征、结构或特性。一些实施例可以具有针对其他实施例描述的一些、全部特征或没有任何特征。“第一”、“第二”、“第三”等描述了共同的对象，并指示正在引用的类似对象的不同实例。这样的形容词并不暗示这样描述的对象必须在时间上、空间上、排名上或以任何其它方式处于给定顺序。“连接”可以指示元件彼此直接物理接触或电接触，并且“耦合”可以指示元件彼此协作或交互作用，但它们可以或可以不直接物理接触或电接触。
在高迁移率的沟道(例如，包括Ⅲ-Ⅴ族材料(例如GaAs)或Ⅳ族材料(例如Ge或SiGe)的沟道)中可能需要对载流子(例如，电子和空穴)进行限制。载流子限制可产生期望的器件特性，例如良好的静电性。可以使用若干方法来获得载流子限制。一个这种方法包括在沟道与“子鳍状物”之间(位于鳍状物正下方的诸如沟槽中的区域)使用异质结能带偏移。另一个这种方法使用对子鳍状物材料的掺杂来获得载流子限制。然而，这两种方法都具有缺点。可以限制沟道中的载流子并与沟道晶格匹配的宽带隙材料可能无法在具有高的高宽比(例如，高比宽大于或等于2：1)的沟槽中良好生长，这是由于这样的材料倾向于具有与沟槽侧壁的生长交互作用从而导致沿着沟槽侧壁的缺陷形成(即，堆叠晶体中的缺陷)。此外，这样的材料倾向于从沟槽的侧壁生长，从而形成了接缝，在该接缝处从相对的沟槽侧壁生长的材料与另一种材料相交。此外，不考虑在沟槽内生长材料的能力，选择与沟道材料晶格匹配的沟槽填充材料(以在沟道/沟槽或沟道/子鳍状物材料界面处避免不期望的缺陷)限制了对宽带隙材料的选择，这可能对真正限制载流子的能力进行限制。另外，高度掺杂可能导致掺杂剂扩散或迁移到沟道中并降低载流子的迁移率。
然而，实施例通过将薄的以及在一些实施例中宽的带隙材料定位在沟道的正下方来避免或限制这些不足之处(例如，沟槽内材料的不良生长、在沟槽内生长的材料的有限选择、不期望的掺杂剂迁移到沟道中)。材料的薄层可以位于沟道下方并且位于沟槽中其它材料上方。该薄的“阻挡”层由于其带隙与沟道材料的差别而限制了沟道中的载流子。实施例解决了不足之处，因为例如阻挡层的薄降低了对于沟道与阻挡层之间晶格匹配的需求(例如，如果薄层比薄层材料的临界厚度薄并且薄层不填充整个沟槽)，从而增加了可以在阻挡层中使用的不同类型的材料以及填充阻挡层下方的沟槽的材料。实施例还解决了不足之处，因为例如阻挡层的薄去除/减少了关于接缝形成的考虑，由于阻挡层不用于填充深沟槽。实施例还解决了不足之处，因为例如一些宽带隙材料起防止掺杂剂移动到沟道中的掺杂剂扩散阻挡部的作用。因此，实施例包括位于高迁移率沟道下方的宽带隙材料的薄层以限制沟道中的载流子并防止掺杂剂扩散到沟道中。这提高了晶体管静电性并保留了高迁移率沟道性能。
作为附注，带隙(还被称为能隙或能带隙)是固体中不存在电子态之处的能量范围。在固体的电子带结构的图中，带隙通常指的是材料的价带的顶部与导带的底部之间的能量差(以电子伏或eV为单位)。带隙能量等效于从原子核周围的外层电子轨道释放该外层电子以成为能够在固体材料内自由移动的移动电荷载流子所需的能量。
作为另一附注，特定材料在另一种材料上的生长呈现出许多挑战。晶体缺陷是由两层之间的晶格失配、极性-非极性(polar-on-nonpolar)失配以及热失配产生的。当例如层与衬底之间的晶格失配超过几个百分比时，由失配引起的应变变得太大，并且通过使上层/膜弛豫在上方的层中产生了缺陷。一旦膜厚度大于临界厚度(即，膜在该厚度之下完全应变并且在该厚度之上部分弛豫)，通过在膜和衬底界面处以及在上部膜中创建错配位错来使应变弛豫。关于临界层厚度，如果层的厚度保持足够小以将弹性应变能量维持在位错形成的能量以下，则应变层结构将在热力学上相对位错形成是稳定的，并且被认为在其临界层厚度以下。超过临界层厚度导致由缺陷引起的弛豫。晶体缺陷可以是穿透位错、堆叠层错和孪晶的形式。许多缺陷(尤其是穿透位错和孪晶)趋向于传播到制造半导体器件的“器件层”中。通常，缺陷产生的严重程度与层之间的晶格失配的量相关。
作为又一附注，实施例可以使用提供高宽比捕获(ART)的沟槽。ART基于以特定角度向上传播的穿透位错。ART沟槽将所引起的材料缺陷(例如，位错)限制到沟道区下方的层和沟槽内，从而产生比如果沟道包括缺陷的情况下更有效地操作的相对无缺陷的沟道。
图1包括硅衬底105和位于绝缘材料(例如，层间电介质(ILD))141内的硅鳍状物105’，绝缘材料141也被称为浅沟槽隔离(STI)。图2描绘了关于在ILD 141和衬底105内形成沟槽109的处理步骤。图3描绘了关于沟槽填充的处理步骤，由此在沟槽109内形成了沟槽填充材料108以相对沟槽109的侧壁捕获位错/缺陷106。缺陷由于衬底105(例如Si)与填充材料108(例如，Ⅲ-Ⅴ材料)之间的晶格失配而产生。位于填充材料108顶部的是阻挡层112和沟道107。以下针对图5更加充分地涵盖了关于图3的大多数细节。图4描绘了关于去除氧化物141和暴露鳍状物(以暴露沟道107)的处理步骤。
图5包括具有形成在ILD 141内和衬底105的顶部上的ART沟槽109的器件100。衬底105可以包括例如Si。在ART中，在第一半导体(105)中制造具有足够高的高宽比的沟槽，以使得位于沟槽中的第二半导体(108)中的缺陷106终止于沟槽的侧壁，并且终止点上方的任何层(例如，层107)是相对无缺陷的。
本领域普通技术人员将理解“大体上无缺陷”或“相对无缺陷”不是绝对性术语，而相反是例如由用于使层成像的成像源(例如，透射电子显微镜(TEM))的分辨率决定的相对性术语。例如，“大体上无缺陷”可以被解释为小于百万分之(ppm)1。
宽带隙材料(例如，AlAs)使掺杂剂的扩散变慢。在薄的阻挡层112中包含这样的材料允许Ⅲ-Ⅴ材料体系108(以及在一些实施例中的Ⅳ材料体系)的宽泛选择被选取，以填充位于沟道107下方的沟槽109的大部分。沟槽填充材料108可以被高度掺杂以消除寄生子鳍状物泄漏。此外，位于沟道107正下方的宽带隙材料112限制了沟道中的载流子，并被用作针对掺杂材料108的掺杂剂扩散阻挡部，而不必利用掺杂剂扩散阻挡部112填充整个沟槽109或使阻挡层112与沟道107精确地晶格匹配。
图5的实施例具有许多益处。例如，在不考虑与沟道107的晶格匹配的情况下，子鳍状物填充材料108可被选取为最佳的填充或掺杂特性。在宽带隙材料112内包含Al的实施例是有效的掺杂剂扩散阻挡部(例如，AlAs、InAlAs)。另外，在实施例中，如果这样的材料不超过其临界层厚度，则扩散阻挡部112是薄的并且实现了非晶格匹配材料(即，材料112不与沟道材料107晶格匹配)。在实施例中，氧化物去除的凹槽不必像针对载流子限制必须单独使用掺杂一样来精确控制子鳍状物泄漏。结果，这实现了鳍状物处理的可重复性，从而提供了更好的产品产量。另外，图1的实施例包括未掺杂的宽带隙材料112(或至少没有像材料108那样重掺杂)，结电容将减小，从而产生器件100更好的静电性。此外，宽带隙材料112不仅限制了沟道中的载流子，这样的材料还减慢了掺杂剂从材料108向上到沟道107的扩散。
因此，实施例提供了良好的静电性，这产生了更好的晶体管控制(例如，接通/关断状态)，同时全部保留了沟道的高迁移率特性以及进一步同时允许沟槽材料108的大范围的可行Ⅲ-Ⅴ和/或Ⅳ材料(其有助于限制沟道107中的载流子)。
尽管图5公开了三栅极，但其它实施例可以包括双栅极(bigate)(双重栅极)晶体管结构。例如，可以沿着沟道层107的侧壁但不沿着沟道层107的顶部形成双栅极。
在实施例中，栅极电介质110的材料包括例如绝缘材料，该绝缘材料例如是二氧化硅(SiO2)、氮氧化硅、氮化硅、和/或高k电介质材料。通常，高k电介质是介电常数大于SiO2的介电常数的电介质材料。示例性的高k电介质材料包括二氧化铪(HfO2)、铪硅氧化物、氧化镧、镧铝氧化物、二氧化锆(ZrO2)、锆硅氧化物、二氧化钛(TiO2)、五氧化钽(Ta2O5)、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物、铌锌酸铅、以及半导体领域中已知的其它材料。
在实施例中，栅极电极111的材料包括例如以下材料，例如：Ti、W、Ta、Al、及其合金、和与稀土元素(例如，Er、Dy)或贵金属(例如，Pt)的合金、以及氮化物(例如，TaN和TiN)。
在实施例中，源极和/或漏极的材料包括例如：用于NMOS的Si、碳掺杂的Si、以及磷掺杂的Si；以及用于PMOS应用的硼掺杂的SiXGe1-x、硼掺杂的Ge、硼掺杂的GexSn1-x、以及p掺杂的Ⅲ-Ⅴ化合物。
图6包括实施例的侧视图，该实施例包括凹起的源极150、漏极151以及接触部152、153。阻挡层112位于沟道107下方。金属栅极111和栅极氧化物110位于沟道107上。填充材料108位于衬底105上。
用于电介质层141、特征、和/或ILD的典型电介质材料包括二氧化硅和低k电介质材料。可以使用的附加电介质材料包括：碳掺杂的氧化物(CDO)、氮化硅、氮氧化硅、碳化硅、有机聚合物(例如，全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃(FSG))、和/或有机硅酸盐(例如，倍半硅氧烷、硅氧烷或有机硅酸盐玻璃)。电介质层可以包括用于进一步减小介电常数的毛孔。
本文中所示的器件可以包括附加的结构，例如围绕器件的绝缘层、附加的衬底层、金属沟槽以及将源极和漏极连接到IC器件的其它部件的通孔、以及其它附加的层和/或器件。例如，根据在构造器件和器件的期望特性时所采用的制造工艺，为简单起见而被示为一层的部件可以包括相同或不同材料的多层。
在衬底105(例如，半导体晶片)上安置本发明的实施方式。衬底表面(根据本发明的实施例，晶体管结构可以形成在该衬底表面上)包括例如：H封端的硅、二氧化硅、硅、硅锗、Ⅲ-Ⅴ族(或在附加的周期表列编号方案中的13-14族)化合物半导体、主族氧化物、金属、和/或二元或混合金属氧化物。层和包括器件的层也可以被描述为在其上制造本发明的实施例的衬底或衬底的部分。在其上构建半导体器件的衬底基部典型地是被切割开以产生单个IC芯片的半导体晶片。在其上构建芯片的基部衬底典型地是硅晶片，虽然本发明的实施例不取决于所使用的衬底的类型。衬底也可以包括单独或与硅或二氧化硅或其它绝缘材料组合的锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、锑化镓、和/或其它Ⅲ-Ⅴ族材料。衬底可以是作为晶片的部分的体半导体材料。在实施例中，半导体衬底是作为已从晶片分割下来的芯片的部分的体半导体材料。在实施例中，半导体衬底是在绝缘体上方形成的半导体材料，例如绝缘体上半导体(SOI)衬底。在实施例中，半导体衬底是突出结构，例如在体半导体材料上方延伸的鳍状物。
以下的示例涉及进一步的实施例。
示例1包括一种器件，该器件包括：具有沟槽的硅衬底，所述沟槽包括具有第一体晶格常数和Ⅲ-Ⅴ族材料的掺杂沟槽材料；鳍状物结构，其直接位于沟槽之上，所述鳍状物结构包括具有Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种以及第二体晶格常数的鳍状物材料；阻挡层，其位于所述沟槽内并直接接触所述鳍状物的底表面，所述阻挡层包括具有第三体晶格常数的阻挡层材料；其中，(a)所述沟槽具有至少2：1的高宽比(深度比宽度)，并且(b)所述阻挡层具有的高度不大于阻挡层材料的临界厚度。
例如，如图1中所示，沟槽109可以形成在衬底105中。衬底105本身可以形成在其它层上，例如绝缘层或衬底基部。另外，关于“体晶格常数”，如果“晶格常数”是立方晶胞晶体中的原子之间的距离，则“体晶格常数”涉及处于体状态(bulk state)而不受周围层的影响的材料。因此，当层112受到层108和/或107的影响时，层112的材料可具有不等于层107的晶格常数的体晶格常数。
实施例包括沟槽109，该沟槽109包括掺杂沟槽材料。该掺杂沟槽材料具有第一体晶格常数并且包括Ⅲ-Ⅴ族材料，例如GaAs、InP、GaP和GaN等。实施例包括鳍状物材料，该鳍状物材料具有Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种以及第二体晶格常数。因此，鳍状物材料可以包括GaAs、InP、GaP、GaN、SiGe、Ge等。
在实施例中，沟槽具有至少2：1的高宽比，但在其它实施例中，比为1.3:1、1.4:1、1.5:1、1.6:1、1.7:1、1.8:1、1.9:1、2.1:1、2.2:1以及更大。
在示例2中，示例1的主题可以任选地包括：其中，所述衬底具有的衬底体晶格常数不等于第一体晶格常数，并且第一体晶格常数总体上等于第三体晶格常数。
例如，Si衬底将具有与材料108中的GaAs的体晶格常数不等的体晶格常数。例如，通过总体上相等，第一和第三体晶格常数可以彼此在1％以内。因此，部分107、108可以包括相同的材料，例如：GaAs、InP、GaP、GaN、SiGe、Ge等。
在示例3中，示例1-2的主题可以任选地包括：其中，第一体晶格常数、第二体晶格常数和第三体晶格常数全部互不相等。
例如，部分107可以包括SiGe或Ge，部分108可以包括GaAs、InP、GaP和/或GaN，并且部分112可以包括AlAs、InAlAs等。
在示例4中，示例1-3的主题可以任选地包括：其中，第二体晶格常数和第三体晶格常数互不相等。
例如，部分107可以包括SiGe或Ge，并且部分112可以包括AlAs、InAlAs等。这提供了优点，因为部分112具有的高度不大于阻挡层材料的临界厚度，在112/107界面处将没有或很少导致沟道107的问题的缺陷。
在示例5中，示例1-4的主题可以任选地包括：其中，掺杂沟槽材料比阻挡层材料更重掺杂。
例如，阻挡层112可由于掺杂剂从部分108的迁移而具有一些掺杂。
在示例6中，示例1-5的主题可以任选地包括：其中，阻挡层材料未被掺杂。
在示例7中，示例1-6的主题可以任选地包括：其中(a)鳍状物包括沟道、源极和漏极，(b)沟道包括沟道材料，所述沟道材料包括鳍状物材料，并且(c)阻挡层材料具有的带隙大于沟道材料的带隙。
因此，实施例使用材料112来防止掺杂剂从部分108迁移到沟道107中并且还为沟道107中的载流子提供牵制作用。
在示例8中，示例1-7的主题可以任选地包括：其中，阻挡层材料相对于所述沟道的导带对于所述沟道中的电子具有大于0.3eV的导带偏移，并且对于所述沟道中的空穴具有大于0.3eV的价带偏移。
在示例9中，示例1-8的主题可以任选地包括：其中，沟道直接位于沟槽之上，垂直轴与沟道和沟槽相交，并且与衬底共平面的水平轴正交于垂直轴。
例如，轴120与沟道107和沟槽109相交。轴120正交于轴121。
在示例10中，示例1-9的主题可以任选地包括：其中，鳍状物与衬底不是一体的。
例如，考虑到材料108是替代了被去除的并与衬底105一体的原始鳍状物部分的沟槽填充材料，所以材料108与衬底105不是一体的。
在示例11中，示例1-10的主题可以任选地包括：其中，阻挡层材料包括铝。
在各种实施例中，材料112可以包括例如：InP、GaAs、AIAs、InAIAs、GaSb、AIGaSb、GaP等(其中，Al：As、In：Al：As等的比例是变化的)。
在示例12中，示例1-11的主题可以任选地包括：其中，鳍状物包括沟道、源极和漏极，并且沟道是外延的。
在示例13中，示例1-12的主题可以任选地包括：其中，阻挡层材料位于沟槽的上半部分而不位于沟槽的下半部分。
例如，沟槽109具有上半部分130和下半部分131，并且层112处于上半部分130。
在示例14中，示例1-13的主题可以任选地包括：其中，沟槽的上半部分具有的缺陷少于沟槽的下半部分具有的缺陷。
例如，相比于下半部分131，在上半部分130中少到不存在缺陷106。
在示例15中，示例1-14的主题可以任选地包括：其中，阻挡层直接接触沟槽材料的顶表面。
在示例16中，示例1-15的主题可以任选地包括：其中，沟道直接位于沟槽之上，第一垂直轴与沟道和阻挡层相交，第二垂直轴与阻挡层和对应于沟道的源极相交，第三垂直轴与阻挡层和对应于沟道的漏极相交，并且与衬底共平面的水平轴正交于第一垂直轴、第二垂直轴和第三垂直轴。
例如，轴120与沟道107、阻挡层112以及沟槽109(未示出)内的沟槽填充材料108相交。轴120正交于轴121。垂直轴122与源极150和阻挡层112相交。垂直轴123与漏极151和阻挡层112相交。
在示例17中，示例1-16的主题可以任选地包括：其中，阻挡层包括从阻挡层的底表面延伸到阻挡层的顶表面的不超过30nm的最大深度。
然而，在各种实施例中，该层可以薄至2nm并且厚至30nm。例如，层112可以包括深度132。
在示例18中，示例1-17的主题可以任选地包括：其中，沟槽的最底部包括1：1：1平面，并且沟槽的中间部分包括1：0：0平面。
例如，沟槽109的底部可以包括1：1：1平面136、1：0：0平面135或由多个平面组成的圆形底部。
在示例19中，示例1-18的主题可以任选地包括：其中，第二体晶格常数与第三体晶格常数互不相等，第一体晶格常数总体上等于第三体晶格常数，并且沟道是应变的。
因此，在实施例中，材料112可以不同于材料108、107，并且材料107、108可以是相同的。
示例20包括一种器件，该器件包括沟槽，该沟槽包括掺杂沟槽材料，所述掺杂沟槽材料具有：(a)(ⅰ)第一体晶格常数以及(a)(ⅱ)Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种；鳍状物结构，其直接位于沟槽之上，所述鳍状物结构包括鳍状物材料，所述鳍状物材料具有：(b)(ⅱ)第二体晶格常数以及(b)(ⅱ)Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种；阻挡层，其位于沟槽内并直接接触鳍状物的底表面，所述阻挡层包括具有第三体晶格常数的阻挡层材料；其中，(a)沟槽具有至少1.5：1的高宽比(深度比宽度)，并且(b)阻挡层具有的高度不大于阻挡层材料的临界厚度。
无论是否超过了临界厚度，都可以在成像(例如，TEM)中由应变示出。对于不同种类的结构和鳍状物宽度，临界厚度可显著变化。
因此，并非具有Si衬底和材料108的所有实施例都局限于Ⅲ-Ⅴ材料。
在示例21中，示例20的主题可以任选地包括：其中，第二体晶格常数与第三体晶格常数互不相等。
在示例22中，示例20-21的主题可以任选地包括：其中，掺杂沟槽材料比阻挡层材料被更重掺杂。
在示例23中，示例20-22的主题可以任选地包括：其中(a)鳍状物包括沟道、源极和漏极，(b)沟道包括沟道材料，所述沟道材料包括鳍状物材料，并且(c)阻挡层材料具有的带隙大于沟道材料的带隙。
在示例24中，示例20-23的主题可以任选地包括：其中，阻挡层材料包括铝。
在示例25中，示例20-24的主题可以任选地包括：其中，阻挡层直接接触沟槽材料的顶表面。
已经出于说明和描述的目的呈现了本发明的实施例的前述描述。其并非旨在穷举或将本发明限制于所公开的精确形式。该说明书和所附权利要求包括术语，例如左、右、顶部、底部、之上、之下、上层、下层、第一、第二等，它们仅用于描述的目的并且不能被解释为进行限制。例如，指定相对垂直位置的术语指的是如下情况：衬底或集成电路的器件侧(或有源表面)是该衬底的“顶”表面；衬底实际上可以采用任何取向，以使得在标准地面参照系中衬底的“顶部”侧可以低于“底部”侧，并且仍然落在术语“顶部”的含义内。本文中(包括在权利要求中)使用的术语“在……上”不指示“在”第二层“上”的第一层直接位于第二层上并且与第二层直接接触，除非特别说明；第一层与第一层上的第二层之间可以存在第三层或其它结构。可以采用多个位置和取向来制造、使用或运送本文中描述的器件或物品的实施例。相关领域中的技术人员可以意识到，根据以上教导，许多修改和变型都是可行的。本领域技术人员将认识到对图中所示的各种部件的各种等同组合和替换。因此，本发明的范围不由该具体实施方式限制，而是由所附权利要求限制。

Claims (25)

1.一种器件，包括：
具有沟槽的硅衬底，所述沟槽包括具有第一体晶格常数和Ⅲ-Ⅴ族材料的掺杂沟槽材料；
鳍状物结构，其直接位于所述沟槽之上，所述鳍状物结构包括鳍状物材料，所述鳍状物材料具有Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种以及第二体晶格常数；
阻挡层，其位于所述沟槽内并直接接触所述鳍状物的底表面，所述阻挡层包括具有第三体晶格常数的阻挡层材料；
其中，(a)所述沟槽具有至少2：1的高宽比(深度比宽度)，并且(b)所述阻挡层具有的高度不大于所述阻挡层材料的临界厚度，
其中，所述阻挡层材料被配置成在所述阻挡层材料的临界厚度之下应变，并且将弹性应变能量维持在位错形成的能量以下以相对于位错形成是稳定的。
2.根据权利要求1所述的器件，其中，所述第二体晶格常数和所述第三体晶格常数互不相等。
3.根据权利要求1所述的器件，其中，所述第一体晶格常数、所述第二体晶格常数和所述第三体晶格常数全部互不相等。
4.根据权利要求1所述的器件，其中，所述衬底具有的衬底体晶格常数不等于所述第一体晶格常数，并且所述第一体晶格常数总体上等于所述第三体晶格常数。
5.根据权利要求4所述的器件，其中，所述掺杂沟槽材料比所述阻挡层材料被更重掺杂。
6.根据权利要求5所述的器件，其中，所述阻挡层材料未被掺杂。
7.根据权利要求4所述的器件，其中(a)所述鳍状物包括沟道、源极和漏极，(b)所述沟道包括沟道材料，所述沟道材料包括所述鳍状物材料，并且(c)所述阻挡层材料具有的带隙大于所述沟道材料的带隙。
8.根据权利要求7所述的器件，其中，所述阻挡层材料相对于所述沟道材料的导带对于所述沟道中的电子具有大于0.3eV的导带偏移，并且对于所述沟道中的空穴具有大于0.3eV的价带偏移。
9.根据权利要求8所述的器件，其中，所述沟道直接位于所述沟槽之上，垂直轴与所述沟道和所述沟槽相交，并且与所述衬底共平面的水平轴正交于所述垂直轴。
10.根据权利要求4所述的器件，其中，所述鳍状物与所述衬底不是一体的。
11.根据权利要求4所述的器件，其中，所述阻挡层材料包括铝。
12.根据权利要求1所述的器件，其中，所述鳍状物包括沟道、源极和漏极，并且所述沟道是外延的。
13.根据权利要求1所述的器件，其中，阻挡层材料位于所述沟槽的上半部分而不位于所述沟槽的下半部分。
14.根据权利要求13所述的器件，其中，所述沟槽的所述上半部分具有的缺陷少于所述沟槽的所述下半部分具有的缺陷。
15.根据权利要求1所述的器件，其中，所述阻挡层直接接触所述沟槽材料的顶表面。
16.根据权利要求7所述的器件，其中，所述沟道直接位于所述沟槽之上，第一垂直轴与所述沟道和所述阻挡层相交，第二垂直轴与所述阻挡层和对应于所述沟道的源极相交，第三垂直轴与所述阻挡层和对应于所述沟道的漏极相交，并且与所述衬底共平面的水平轴正交于所述第一垂直轴、所述第二垂直轴和所述第三垂直轴。
17.根据权利要求1所述的器件，其中，所述阻挡层包括从所述阻挡层的底表面延伸到所述阻挡层的顶表面的、不超过30nm的最大深度。
18.根据权利要求1所述的器件，其中，所述沟槽的最底部包括1：1：1平面，并且所述沟槽的中间部分包括1：0：0平面。
19.根据权利要求7所述的器件，其中，所述第二体晶格常数与所述第三体晶格常数互不相等，所述第一体晶格常数总体上等于所述第三体晶格常数，并且所述沟道是应变的。
20.一种器件，包括：
包括掺杂沟槽材料的沟槽，所述掺杂沟槽材料具有：(a)(ⅰ)第一体晶格常数以及(a)(ⅱ)Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种；
鳍状物结构，其直接位于所述沟槽之上，所述鳍状物结构包括鳍状物材料，所述鳍状物材料具有：(b)(ⅰ)第二体晶格常数以及(b)(ⅱ)Ⅲ-Ⅴ族材料和Ⅳ族材料中的至少一种；
阻挡层，其位于所述沟槽内并直接接触所述鳍状物的底表面，所述阻挡层包括具有第三体晶格常数的阻挡层材料；
其中，(a)所述沟槽具有至少1.5：1的高宽比(深度比宽度)，并且(b)所述阻挡层具有的高度不大于所述阻挡层材料的临界厚度，
其中，所述阻挡层材料被配置成在所述阻挡层材料的临界厚度之下应变，并且将弹性应变能量维持在位错形成的能量以下以相对于位错形成是稳定的。
21.根据权利要求20所述的器件，其中，所述器件中包括的衬底具有的衬底体晶格常数不等于所述第一体晶格常数，并且所述第一体晶格常数总体上等于所述第三体晶格常数。
22.根据权利要求21所述的器件，其中，所述掺杂沟槽材料比所述阻挡层材料被更重掺杂。
23.根据权利要求21所述的器件，其中(a)所述鳍状物包括沟道、源极和漏极，(b)所述沟道包括沟道材料，所述沟道材料包括所述鳍状物材料，并且(c)所述阻挡层材料具有的带隙大于所述沟道材料的带隙。
24.根据权利要求21所述的器件，其中，所述阻挡层材料包括铝。
25.根据权利要求21所述的器件，其中，所述阻挡层直接接触所述沟槽材料的顶表面。
CN201480083476.4A 2014-12-17 2014-12-17 对于高迁移率沟道器件的载流子限制 Active CN106922201B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/070792 WO2016099475A1 (en) 2014-12-17 2014-12-17 Carrier confinement for high mobility channel devices

Publications (2)

Publication Number Publication Date
CN106922201A CN106922201A (zh) 2017-07-04
CN106922201B true CN106922201B (zh) 2021-03-09

Family

ID=56127130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083476.4A Active CN106922201B (zh) 2014-12-17 2014-12-17 对于高迁移率沟道器件的载流子限制

Country Status (6)

Country Link
US (1) US10243078B2 (zh)
EP (1) EP3235007A4 (zh)
KR (1) KR20170095195A (zh)
CN (1) CN106922201B (zh)
TW (1) TWI664733B (zh)
WO (1) WO2016099475A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004571A1 (en) * 2016-06-29 2018-01-04 Intel Corporation Wide bandgap group iv subfin to reduce leakage
WO2018009169A1 (en) * 2016-07-02 2018-01-11 Intel Corporation Engineering tensile strain buffer in art for high quality ge channel
US10644111B2 (en) 2016-09-30 2020-05-05 Intel Corporation Strained silicon layer with relaxed underlayer
US10163628B1 (en) 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Lattice-mismatched semiconductor substrates with defect reduction
KR102715509B1 (ko) * 2019-11-08 2024-10-11 삼성전자주식회사 액티브 패턴 구조물 및 이를 포함하는 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000664A (zh) * 2011-09-08 2013-03-27 中国科学院微电子研究所 半导体器件及其制造方法
CN103140930A (zh) * 2010-09-24 2013-06-05 英特尔公司 具有界面层的非平面量子阱器件及其形成方法
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN104037227A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有沟道背面钝化层器件的FinFET和方法
TW201436213A (zh) * 2013-03-12 2014-09-16 Taiwan Semiconductor Mfg 積體電路元件及其製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476940B1 (ko) * 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
TWI229414B (en) * 2003-10-03 2005-03-11 Promos Technologies Inc Method of fabricating deep trench capacitor
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
JP5193583B2 (ja) 2007-12-17 2013-05-08 株式会社東芝 フィン型トランジスタ
CN102810476B (zh) 2011-05-31 2016-08-03 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
US8618556B2 (en) * 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8609518B2 (en) * 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8674449B2 (en) * 2011-09-08 2014-03-18 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and method for manufacturing the same
CN106847875B (zh) 2011-12-23 2021-04-20 索尼公司 非平面栅极全包围器件及其制造方法
US8836016B2 (en) * 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8673718B2 (en) * 2012-07-09 2014-03-18 Globalfoundries Inc. Methods of forming FinFET devices with alternative channel materials
US8872225B2 (en) * 2012-12-20 2014-10-28 Intel Corporation Defect transferred and lattice mismatched epitaxial film
US9391181B2 (en) * 2012-12-21 2016-07-12 Intel Corporation Lattice mismatched hetero-epitaxial film
US9385198B2 (en) * 2013-03-12 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructures for semiconductor devices and methods of forming the same
US9159554B2 (en) * 2013-05-01 2015-10-13 Applied Materials, Inc. Structure and method of forming metamorphic heteroepi materials and III-V channel structures on si
US9355920B2 (en) * 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices and FinFET devices, and FinFET devices
US9520498B2 (en) * 2014-03-17 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structure and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140930A (zh) * 2010-09-24 2013-06-05 英特尔公司 具有界面层的非平面量子阱器件及其形成方法
CN103000664A (zh) * 2011-09-08 2013-03-27 中国科学院微电子研究所 半导体器件及其制造方法
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN104037227A (zh) * 2013-03-08 2014-09-10 台湾积体电路制造股份有限公司 具有沟道背面钝化层器件的FinFET和方法
TW201436213A (zh) * 2013-03-12 2014-09-16 Taiwan Semiconductor Mfg 積體電路元件及其製造方法

Also Published As

Publication number Publication date
EP3235007A4 (en) 2018-12-26
EP3235007A1 (en) 2017-10-25
US20170323962A1 (en) 2017-11-09
WO2016099475A1 (en) 2016-06-23
KR20170095195A (ko) 2017-08-22
TW201633546A (zh) 2016-09-16
US10243078B2 (en) 2019-03-26
TWI664733B (zh) 2019-07-01
CN106922201A (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
US11855090B2 (en) High performance MOSFETs having varying channel structures
US9159822B2 (en) III-V semiconductor device having self-aligned contacts
US9059267B1 (en) III-V device with overlapped extension regions using replacement gate
US9583590B2 (en) Integrated circuit devices including FinFETs and methods of forming the same
US20150035055A1 (en) Semiconductor device and manufacturing method therefor
US9425042B2 (en) Hybrid silicon germanium substrate for device fabrication
US9064946B1 (en) III-V FET device with overlapped extension regions using gate last
CN105185712B (zh) 包括鳍式场效应晶体管的集成电路器件及其形成方法
CN106922201B (zh) 对于高迁移率沟道器件的载流子限制
US9818884B2 (en) Strain compensation in transistors
KR20170031606A (ko) 수직 전계 효과 장치 및 이의 제조 방법
US9312128B2 (en) Compound semiconductor integrated circuit and method to fabricate same
US9837406B1 (en) III-V FINFET devices having multiple threshold voltages
TWI660508B (zh) 形成鰭片場效電晶體的方法
HK1175887A1 (zh) 用於形成与量子阱晶体管的接触的技术
HK1175887B (zh) 用於形成与量子阱晶体管的接触的技术
CN106558613A (zh) 一种n型鳍式场效应晶体管及制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant