CN106935498B - 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 - Google Patents
绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 Download PDFInfo
- Publication number
- CN106935498B CN106935498B CN201511020961.XA CN201511020961A CN106935498B CN 106935498 B CN106935498 B CN 106935498B CN 201511020961 A CN201511020961 A CN 201511020961A CN 106935498 B CN106935498 B CN 106935498B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive type
- pattern
- bipolar transistor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000004888 barrier function Effects 0.000 title abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002513 implantation Methods 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 238000005224 laser annealing Methods 0.000 claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- 239000007943 implant Substances 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 168
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，先在一第一导电型基板的一正面制作正面元件及正面金属层。于第一导电型基板的背面制作多重凹槽结构，于每一凹槽外侧具有一第一导电型杂质植入层图案，于多重凹槽结构底部具有一第一导电型杂质植入层。以沉积方式于该多重凹槽结构内填入多层第一导电型多晶硅层，且这些第一导电型多晶硅层分别与这些第一导电型杂质植入层图案对齐。于第一导电型基板底部表面植入一第二导电型杂质层。以激光退火工艺对所得结构的各杂质层退火，以制作多个场截止层。
Description
技术领域
本发明涉及一种绝缘栅双极晶体管的制作方法，尤涉及一种绝缘栅双极晶体管的背面场栏的低温氧化层制作方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)是一种结合金氧半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)和双载子接面晶体管(bipolar junction transistor，BJT)的复合结构。IGBT因为结合了MOSET易于利用栅极控制的特性，以及BJT具低导通电压压降的特性，因此广泛应用于高电压高功率的应用领域。
一般的IGBT(例如一穿透型IGBT)主要包含一P+型半导体基底，于其上形成一N-型缓冲层，然后再于N-型缓冲层上形成一N型外延层，作为IGBT中寄生MOSFET的漏极。接着，于N型外延层内形成栅极结构(gate)及射极结构(emitter)，并于P+型半导体基底的底部形成集极(collector)。在上述的穿透型IGBT中，崩溃电压(breakdown voltage)主要是由P+型半导体基极及N-型缓冲层决定，在此两层间会有最大值电场产生。
另一种IGBT为非穿透型(Non Punch Through,NPT)IGBT则没有N-型缓冲层，因此崩溃电压由N型外延层(N型漂移区)的雪崩现象所决定。为了提高崩溃电压，场截止层(Field Stop)IGBT是以场截止离子布植取代在穿透型IGBT中的N型缓冲层，藉此以渐变(graded)或是线性渐进(linearly graded)N型剖面取代原有穿透型IGBT的陡峭接面(abrupt junction)，以降低电场最大值，进而提升崩溃电压。
现有的场截止层IGBT中，通常是在制作正面电极(大多包含铝材料)之前就必须在元件背面制作场截止层。这是由于铝电极的熔点在摄氏630度左右，而场截止层须在离子布植后再进行高温的热驱入步骤(高温约在摄氏900度以上)，此高温过程会破坏已经在正面形成的正面电极。然而上述的现有背面制作场截止层涉及以保护层先保护未制作正面电极的绝缘栅双极晶体管正面，再制作背面的场截止层，这样会增加工艺的复杂度。
发明内容
为了克服现有技术问题，本发明的一目的为提供可以简化工序的绝缘栅双极晶体管的低温氧化制作方法。
为达成上述目的，本发明提供一种绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，包含：(a)提供一第一导电型基板，并在该第一导电型基板的一正面制作绝缘栅双极晶体管的正面元件及正面金属层；(b)于第一导电型基板的背面制作多重凹槽结构，且多重凹槽结构具有多个凹槽，且这些凹槽的宽度沿深度方向渐缩，每一该凹槽外侧具有一第一导电型杂质植入层图案，于多重凹槽结构底部具有一最底层第一导电型杂质植入层；(c)以沉积方式于该多重凹槽内填入多层第一导电型非晶硅层，且这些第一导电型非晶硅层分别与这些第一导电型杂质植入层图案对齐；(d)于第一导电型基板底部表面植入一第二导电型杂质植入层或沉积一第二导电型非晶硅层；(e)以激光退火工艺对所得结构的各非晶硅层退火，以形成多层场截止层(亦即背面场栏)；(f)于第一导电型基板底部表面制作一集极金属层。
藉由上述的工艺，由于场截止层在正面金属完成之后制作，因此可以减少工序，降低成本。
再者，藉由本发明的方法，可以制作多层具有不同杂质掺杂浓度的场截止层，有效提高崩溃电压。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1-图16，为说明依据本发明一实施方式的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法各步骤的侧视图；
图17为说明本发明一实施方式的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法流程图。
其中，附图标记
10 N型基板
60 正面元件
62 正面金属层
20 低温沉积氧化层
20A-20D 低温沉积氧化层图案
22A 侧壁
26 光阻图案
30A-30D 杂质植入层
32A-32D 杂质植入层图案
50A-50C 掺磷非晶硅层
70A-70D 场截止层
60 硼掺杂硅层
80 集极金属层
S10-S20 步骤
具体实施方式
下面结合附图对本发明的结构原理和工作原理作具体的描述：
参见图1-图16，为说明依据本发明一实施方式的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法各步骤的侧视图。再者，参见图17，为说明依据本发明一实施方式的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法流程图。如图17所示，本发明的方法包含下列步骤：(S10)提供一第一导电型基板，并在该第一导电型基板的一正面制作绝缘栅双极晶体管的正面元件及正面金属层；(S12)于第一导电型基板的背面制作多重凹槽结构，且多重凹槽结构具有多个凹槽，且这些凹槽的宽度沿深度方向渐缩，每一该凹槽外侧具有一第一导电型杂质植入层图案，于多重凹槽结构底部具有一最底层第一导电型杂质植入层；(S14)以沉积方式于该多重凹槽结构内填入多层第一导电型非晶硅层，且这些第一导电型非晶硅层分别与这些第一导电型杂质植入层图案对齐；(S16)于第一导电型基板底部表面植入一第二导电型杂质植入层或沉积一第二导电型非晶硅层；(S18)以激光退火工艺对所得结构的各非晶硅层退火，以形成多层场截止层；(S20)于第一导电型基板底部表面制作一背部金属层。下面即配合图1-16详细说明上述步骤的细节。
如图1所示，首先在一N型基板(第一导电型基板)10上依据传统工艺完成MOSFET正面元件60，及正面金属层62。随后如图2所示，在该N型基板10进行背面研磨，并且进行应变去除湿侵蚀(stress release wet etch)及洁净(clean)步骤，以薄化N型基板10，其中该N型基板10在薄化之后所剩余的厚度是和此IGBT元件所设计的耐压相关。在薄化N型基板10之后，随即以低温氧化工艺(LTO)，例如以PECVD工艺在N型基板10的背面制作一低温沉积氧化层20，且此低温工艺的温度可在摄氏450度之下，以避免破坏正面金属层62。
如图3所示，随后以光阻布形工艺于低温沉积氧化层20上界定光阻图案26，此光阻图案26可作为蚀刻掩膜，以使未被光阻图案40遮住的低温沉积氧化层20可在后续工艺中被去除。
如图4所示，以非等向性蚀刻工艺(例如对氧化物的干蚀刻工艺)及使用此光阻图案26作为蚀刻掩膜，去除未被光阻图案26遮住的低温沉积氧化层20部分被去除，以剩下第一低温沉积氧化层图案20A。随后以此第一低温沉积氧化层图案20A作为掩膜进行磷(P)离子布植，以在N型基板10背面未被第一低温沉积氧化层图案20A遮盖的部分植入N型第一杂质植入层(第一导电型第一杂质植入层)30A。随后移除光阻图案26(图5)，并如图6所示，继续对于此第一低温沉积氧化层图案20A进行处理以制作侧向延伸的第一侧壁(spacer)22A，且此第一侧壁(spacer)22A遮蔽此N型第一杂质植入层30A的一边缘部分。更详细而言，在此处对于第一侧壁(spacer)22A制作，可先以低温氧化工艺沉积氧化层覆盖在所有结构表面上，然后再由蚀刻(例如等向性蚀刻)工艺蚀刻出如图6所示的缺口，亦即制作出如图6所示的第一侧壁(spacer)22A。
如图7所示，随后以此第一低温沉积氧化层图案20A作为蚀刻掩膜，并对于此N型基板10的背面进行蚀刻，以移除未被第一低温沉积氧化层图案20A所覆盖的N型基板10背面部分，且蚀刻后形成第一凹槽40A，此第一凹槽40的深度足以使未被第一低温沉积氧化层图案20A所覆盖的N型第一杂质植入层30A部分移除，使得第一杂质植入层30A仅剩下N型第一杂质植入层图案(第一导电型杂质植入层图案)32A。
如图8所示，在形成第一凹槽40A之后，即在第一凹槽40A的周遭部分形成第二低温沉积氧化层图案20B，并随后对于N型基板10的背面再进行磷(P)离子布植，以在第一凹槽40A底部之下植入N型第二杂质植入层30B(图9)。更详细而言，此第二低温沉积氧化层图案20B的制作方式可类似如图6所示方式制作，亦即以低温氧化工艺沉积氧化层覆盖在所有结构表面上，然后再由蚀刻(例如等向性蚀刻)工艺蚀刻出如图8所示的结构，亦即制作出如图8所示的具有侧壁的第二低温沉积氧化层图案20B。在离子布植之后，随即以第一低温沉积氧化层图案20A及第二低温沉积氧化层图案20B作为蚀刻掩膜，且对未被第一低温沉积氧化层图案20A及第二低温沉积氧化层图案20B遮盖的部分进行蚀刻，以形成第二凹槽40B。如图10所示，此第二凹槽40B的深度足以使未被第二低温沉积氧化层图案20B所覆盖的N型第二杂质植入层30B部分移除，使得N型第二杂质植入层30B仅剩下N型第二杂质植入层图案32B。
随后重复图8-图10的步骤，以制作其他层的杂质植入层图案，亦即N型第三杂质植入层图案32C及制作N型第四杂质植入层30D，如图11所示。
随后，以干蚀刻或是湿蚀刻方式移除剩余的低温沉积氧化层图案，亦即第一低温沉积氧化层图案20A、第二低温沉积氧化层图案20B、第三低温沉积氧化层图案20C及第四低温沉积氧化层图案20D。如图12所示，所得结构为在背面具有多重凹槽结构40(包含第一凹槽40A、第二凹槽40B及第三凹槽40C)的N型基板10，且在第一凹槽40A外侧具有N型第一杂质植入层图案32A、在第二凹槽40B外侧具有N型第二杂质植入层图案32B、在第三凹槽40C外侧具有N型第三杂质植入层图案32C、在第三凹槽40C底部具有N型第四杂质植入层30D。
如图13所示，随后即以PECVD工艺制作多层的掺磷非晶硅层，亦即第一掺磷非晶硅层50A、第二掺磷非晶硅层50B及第三掺磷非晶硅层50C。此外，第一掺磷非晶硅层50A的杂质浓度大体与N型第一杂质植入层图案32A的杂质浓度相同；第二掺磷非晶硅层50B的杂质浓度大体与N型第二杂质植入层图案32B的杂质浓度相同；第三掺磷非晶硅层50C的杂质浓度大体与N型第三杂质植入层图案32C的杂质浓度相同。
如图14所示，在形成第一掺磷非晶硅层50A、第二掺磷非晶硅层50B及第三掺磷非晶硅层50C之后，即以PECVD工艺制作硼掺杂硅层(第二导电型非晶硅层)60，或是以离子布植方式植入此硼掺杂硅层(第二导电型杂质植入层)60。
如图15所示，随后以激光退火对于第一掺磷非晶硅层50A、第二掺磷非多晶硅层50B及第三掺磷非硅层50C及硼掺杂硅层60进行退火。因为在图12所示结构在第一凹槽40A外侧具有第一杂质植入层图案32A、在第二凹槽40B外侧具有第二杂质植入层图案32B、在第三凹槽40C外侧具有第三杂质植入层图案32C，这些杂质植入层图案可作为晶种(seed)，而使第一掺磷非晶硅层50A、第二掺磷非晶硅层50B及第三掺磷非晶硅层50C为在退火之后成为掺有杂质的单晶硅层。换言之，在退火之后，即可在所得结构形成由浅至深的第一场截止层70A(包含原本第一掺磷非晶硅层50A及第一杂质植入层图案32A)、第二场截止层70B(包含原本第二掺磷非晶硅层50B及第二杂质植入层图案32B)、第三场截止层70C(包含原本第三掺磷非晶硅层50C及第三杂质植入层图案32C)、及第四场截止层70D(由第四杂质植入层30D经激光退火后形成)。再者，在第一场截止层70A及N型基板10背部表面之间具有一硼掺杂硅层60以提供绝缘栅双极晶体管底部的P型半导体层。复参见此图，从底部由浅至深分布的第一场截止层70A、第二场截止层70B、第三场截止层70C、及第四场截止层70D较佳者沿着背面向深度方向浓度逐渐降低；换言之，第一场截止层70A的浓度最高，其次为第二场截止层70B，再其次为第三场截止层70C，而第四场截止层70D的浓度最低。此外，此四层场截止层70A-70D的杂质浓度的范围为1X 1013cm-3至1X 1016cm-3；也就是说，第一场截止层70A的浓度最高，但是浓度仍低于1X 1016cm-3；第四场截止层70D的浓度最低，但是浓度仍高于1X1013cm-3，以达成元件所需功效。
如图16所示，最后在N型基板10底部制作一背部金属层，以作为此绝缘栅双极晶体管的集极金属层80，此集极金属层80的材质可以(但是不限于)铝(Al)、氮化钛(TiN)、或是钨(W)。
藉由上述的工艺，由于场截止层在正面金属完成之后制作，因此可以减少工序，降低成本。
再者，藉由本发明的方法，可以制作多层具有不同杂质掺杂浓度的场截止层，有效提高崩溃电压。
上述的实施例仅为本发明部分实施方式说明，对此技术知悉者可知本发明仍有其余实施方式，例如上述的N型基板10可由P型基板取代，而连带的N型掺杂由P型掺杂取代、P型掺杂由N型掺杂取代，仍可达成避免形成稽纳二极体的功效。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (7)
1.一种绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，包含下列步骤：
(a)提供一第一导电型基板，并在该第一导电型基板的一正面制作绝缘栅双极晶体管的正面元件及正面金属层；
(b)于第一导电型基板的背面制作多重凹槽结构，该多重凹槽结构具有多个凹槽，且这些凹槽的宽度为沿深度方向渐缩，每一该凹槽外侧具有一第一导电型杂质植入层图案，于该多重凹槽结构底部具有一最底层第一导电型杂质植入层；
(c)以沉积方式于该多重凹槽结构内填入多层第一导电型非晶硅层，且这些第一导电型非晶硅层分别与这些第一导电型杂质植入层图案对齐；
(d)于第一导电型基板底部表面植入一第二导电型杂质植入层或沉积一第二导电型非晶硅层；
(e)以激光退火工艺对所得结构的各非晶硅层退火，以形成多层场截止层；
(f)于第一导电型基板底部表面制作一集极金属层；
其中，步骤(b)更包含
(b1)界定一第一凹槽及于该第一凹槽底部布植一第一导电型杂质植入层；
(b2)于该第一导电型基板的背面制作具有侧壁的第一低温沉积氧化图案，且此侧壁部分与第一导电型杂质植入层重叠；
(b3)以该第一低温沉积氧化图案为蚀刻掩膜，移除未被该第一低温沉积氧化图案遮盖的第一导电型杂质植入层部分，以形成一第一导电型杂质植入层图案；
(b4)于所得结构制作有侧壁的第二低温沉积氧化图案，且该第二低温沉积氧化图案较该第一低温沉积氧化图案深；
(b5)在该第二低温沉积氧化图案之下布植另一第一导电型杂质植入层，且以该第二低温沉积氧化图案为蚀刻掩膜移除未被该第二低温沉积氧化图案遮蔽的该另一第一导电型杂质植入层，以形成另一第一导电型杂质植入层图案；
(b6)重复前述步骤(b4)及(b5)至所需的多层第一导电型杂质植入层图案完成为止。
2.根据权利要求1所述的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，该第一导电型为N型或是P型。
3.根据权利要求1所述的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，该步骤(c)是以PECVD工艺制作。
4.根据权利要求1所述的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，在步骤(d)之后形成四层场截止层。
5.根据权利要求4的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，所述四层场截止层的杂质浓度沿着背面向深度方向逐渐降低。
6.根据权利要求5所述的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，杂质浓度的范围为1X1013cm-3至1 X 1016cm-3。
7.根据权利要求1所述的绝缘栅双极晶体管的背面场栏的低温氧化层制作方法，其特征在于，该集极金属层的材质为铝、氮化钛或是钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511020961.XA CN106935498B (zh) | 2015-12-30 | 2015-12-30 | 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511020961.XA CN106935498B (zh) | 2015-12-30 | 2015-12-30 | 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106935498A CN106935498A (zh) | 2017-07-07 |
| CN106935498B true CN106935498B (zh) | 2019-09-13 |
Family
ID=59442400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511020961.XA Active CN106935498B (zh) | 2015-12-30 | 2015-12-30 | 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106935498B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054748A (en) * | 1997-03-18 | 2000-04-25 | Kabushiki Kaisha Toshiba | High voltage semiconductor power device |
| CN103871852A (zh) * | 2012-12-14 | 2014-06-18 | 中国科学院微电子研究所 | 一种带fs层的pt型功率器件的制作方法 |
| CN104040692A (zh) * | 2012-03-19 | 2014-09-10 | 富士电机株式会社 | 半导体装置的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5867484B2 (ja) * | 2013-11-14 | 2016-02-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-12-30 CN CN201511020961.XA patent/CN106935498B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054748A (en) * | 1997-03-18 | 2000-04-25 | Kabushiki Kaisha Toshiba | High voltage semiconductor power device |
| CN104040692A (zh) * | 2012-03-19 | 2014-09-10 | 富士电机株式会社 | 半导体装置的制造方法 |
| CN103871852A (zh) * | 2012-12-14 | 2014-06-18 | 中国科学院微电子研究所 | 一种带fs层的pt型功率器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106935498A (zh) | 2017-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201901960A (zh) | 具有二極體隔離之堆疊奈米片場效電晶體 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| TWI539577B (zh) | 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術 | |
| CN102629623B (zh) | 包含宽沟渠终端结构的半导体元件 | |
| US8802532B2 (en) | Bipolar transistor and method for manufacturing the same | |
| TW201737356A (zh) | 半導體裝置及其製造方法 | |
| JP7182850B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN109560142B (zh) | 新型碳化硅结势垒肖特基二极管及其制作方法 | |
| CN112713192A (zh) | 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法 | |
| TWI480951B (zh) | 用於半導體元件之寬溝渠終端結構 | |
| CN106783983A (zh) | 一种绝缘栅双极型晶体管器件及其制造方法 | |
| US9666682B2 (en) | Reverse conduction insulated gate bipolar transistor (IGBT) manufacturing method | |
| CN104253153A (zh) | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 | |
| CN111200008A (zh) | 超结器件及其制造方法 | |
| JP2013532379A (ja) | Ｖｄｍｏｓ装置およびその製造方法 | |
| JP6488204B2 (ja) | 半導体装置の製造方法 | |
| JP5700025B2 (ja) | 半導体装置とその製造方法 | |
| TW201405819A (zh) | 半導體裝置及其製造方法 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| TWI534911B (zh) | 高效能絕緣柵雙極電晶體及其製作方法 | |
| CN106684126A (zh) | 一种沟槽型晶体管器件结构及制作方法 | |
| CN103137688A (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN105225946A (zh) | 逆导型igbt结构及其形成方法 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN106935498B (zh) | 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220518 Address after: 1 / F and 4 / F, block B, No. 18, Sanle East Road, Beijiao Community Industrial Park, Beijiao Town, Shunde District, Foshan City, Guangdong Province Patentee after: Guangdong universal energy saving component Co.,Ltd. Address before: 1 F, shell Arts crafts emporium, 12 Zhong Jie street, Chai Wan, Hongkong, China Patentee before: PFC DEVICE HOLDING Ltd. |