CN106941103A - Nand存储器的形成方法 - Google Patents

Nand存储器的形成方法 Download PDF

Info

Publication number
CN106941103A
CN106941103A CN201610005469.3A CN201610005469A CN106941103A CN 106941103 A CN106941103 A CN 106941103A CN 201610005469 A CN201610005469 A CN 201610005469A CN 106941103 A CN106941103 A CN 106941103A
Authority
CN
China
Prior art keywords
gate
adjacent
layer
forming
nand memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610005469.3A
Other languages
English (en)
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610005469.3A priority Critical patent/CN106941103A/zh
Priority to US15/356,176 priority patent/US9741573B2/en
Priority to EP17150131.5A priority patent/EP3196937A3/en
Publication of CN106941103A publication Critical patent/CN106941103A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/66—Wet etching of conductive or resistive materials
    • H10P50/663—Wet etching of conductive or resistive materials by chemical means only
    • H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一种NAND存储器的形成方法，包括：提供半导体衬底；在半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；以硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。本发明方法形成的NAND存储器防止产生器件对器件的干扰。

Description

NAND存储器的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种NAND存储器的形成方法。
背景技术
近年来，闪存(flash memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(bit density)，同时减少位成本(bit cost)，提出了一种三维与非门(3D NAND)的闪存存储器。
请参考图1和图2，图2为图1中NAND存储器沿切割线AB方向的结构示意图，所述NAND存储器包括：衬底100；位于所述衬底100表面的隔离层103；位于隔离层103表面的底层选择栅104；位于所述底层选择栅104上的若干层堆叠的控制栅107；位于所述控制栅107上的顶层选择栅109；位于相邻两排重叠设置的底层选择栅104、控制栅107和顶层选择栅109之间的衬底内的源线掺杂区120；贯穿所述顶层选择栅109、控制栅107、底层选择栅104和隔离层103的沟道通孔(未标示)；位于所述沟道通孔侧壁表面的沟道层113；位于所述沟道通孔内的沟道层113表面的绝缘层115，所述绝缘层115填充满所述沟道通孔；位于所述若干沟道层113顶部表面的若干位线111；位于各层控制栅107表面的若干字线插塞117；位于若干字线插塞117顶部的若干字线119。
需要说明的是，相邻的底层选择栅104、控制栅107、顶层选择栅109和位线111之间均具有介质层相互隔离，而图1为忽略所述介质层的结构示意图。
然而，由于现有技术所形成NAND存储器的性能仍有待提升。
发明内容
本发明解决的问题是怎样防止形成的NAND存储器产生器件对器件的干扰。
为解决上述问题，本发明提供一种NAND存储器的形成方法，包括：
提供半导体衬底；在所述半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，每个栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。
可选的，所述选择栅和控制栅被回刻蚀的宽度为10～200埃。
可选的，回刻蚀去除部分宽度的选择栅和控制栅的工艺为湿法刻蚀或者各向同性的干法刻蚀。
可选的，所述湿法刻蚀采用的刻蚀溶液为TMAH溶液或者NH3H2O溶液。
可选的，TMAH溶液的质量百分比浓度为0.5％～20％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。
可选的，NH3H2O溶液的质量百分比浓度为1％～50％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。
可选的，各向同性的干法刻蚀采用的气体为HCl，HCl流量为5sccm～5slm，刻蚀腔温度为23～1100摄氏度，刻蚀腔压力为5托～760托，刻蚀时间为10～300秒。
可选的，所述介质层的材料为氧化硅、SiON、SiOCN或SiOBN。
可选的，所述沉积工艺为原子层沉积工艺。
可选的，所述介质层的材料为氧化硅时，所述原子层沉积工艺的过程为：通入硅源气体步骤；施加射频功率，解离硅源气体形成硅源等离子体，硅源等离子体在凹槽的侧壁和底部表面以及栅堆叠结构的表面形成第一反应物的步骤；排出腔室中残余硅源等离子体的步骤；通入氧源气体步骤；施加射频功率，解离氧源气体形成氧源等离子体，氧源等离子体与第一反应物反应形成氧化硅原子层的步骤；排出腔室中残余氧源等离子体和反应副产物的步骤；重复前述步骤，若干层堆叠的氧化硅原子层构成介质层。
可选的，所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷、正硅酸乙酯、SiH4、Si2H6、Si2Cl6或SiH2Cl2，硅源气体的流量为60sccm至800sccm，氧源气体为O2或O3，氧源气体的流量为20～300sccm，沉积腔室压强为0.1托至10托，沉积腔室射频功率为200瓦至3000瓦，沉积腔室温度为50～800摄氏度。
可选的，在形成介质层之前，在选择栅和控制栅的侧壁表面形成热氧化层。
可选的，形成所述热氧化层的工艺为快速热退火工艺、炉管氧化工艺。
可选的，所述选择栅和控制栅的材料为多晶硅。
可选的，所述选择栅与半导体衬底之间还形成有隔离层。
可选的，在回刻蚀去除部分宽度的选择栅和控制栅之前，在栅堆叠结构两侧的半导体衬底内形成源线掺杂区。
可选的，所述栅堆叠结构还包括位于控制栅上的顶层选择栅。
可选的，所述硬掩膜层位于顶层选择栅表面上。
可选的，进行回刻蚀时，同时回刻蚀去除部分宽度的顶层选择栅。
可选的，形成介质层时，相邻顶层选择栅之间的介质层中也会形成空隙。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的NAND存储器的形成方法，在形成栅堆叠结构后，以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，通过回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距，而硬掩膜层之间开口的宽度(或者相邻硬掩膜层之间的间距)以及相邻栅间介质层之间开口的宽度(或者相邻栅间介质层之间的间距)在回刻蚀步骤之前或之后保持一致或变化很小，在凹槽中采用沉积工艺形成介质层时，由于沉积过程中介质材料是一层一层沉积的，随着沉积过程的进行，间距较小的硬掩膜层之间的空间以及栅间介质层之间的空间会先填充满，而间距较大的相邻选择栅之间的空间以及相邻控制栅之间的空间则不会填充满，因而在相邻的相邻选择栅之间以及相邻控制栅之间的位置会较容易形成空气隙，从而有效的减小了相邻控制栅之间以及相邻选择栅之间的介质层介电常数的大小，减小了相邻控制栅之间以及相邻选择栅之间寄生电容，从而减小器件对相邻的器件(某一选择栅对相邻的选择栅或某一控制栅对相邻的控制栅)的RC延时，防止相邻存储单元在工作(如写出、读取或擦除数据等操作)时的相互影响；并且形成的空气隙的位置很准确，刚好位于相邻的相邻选择栅之间或者相邻控制栅之间。
进一步，所述选择栅和控制栅被回刻蚀的宽度为10～200埃，以利于沉积过程中空气隙的形成，并选择栅和控制栅的侧壁也容易被介质层覆盖。
进一步，所述沉积工艺为原子层沉积工艺，采用原子层沉积工艺时，由于介质材料是一层一层形成，直至最后形成介质层，因而工艺过程较好控制，通过相邻控制栅之间的间距(和相邻选择栅之间)的间距与相邻硬掩膜层之间的间距差异，可以较容易的在相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙，并且不同位置形成的空气隙的大小比较均匀并且位置精度较大，使得不同位置的相邻控制栅之间以及相邻选择栅之间介质层的介电常数保持一致，使得不同位置的存储单元性能保持一致。
附图说明
图1～图2为现有技术NAND存储器的结构示意图；
图3～图7为本发明实施例NAND存储器的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有技术所形成NAND存储器的性能仍有待提升，比如，现有的NAND存储器在工作时，相邻存储单元的工作状态会存在区别。
研究发现，为了达到较高的集成度，NAND存储器的相邻存储单元(比如相邻选择栅之间的间距或者相邻控制栅之间的间距)之间间距很小，相邻存储单元之间会产生器件对器件的RC延时，因而NAND存储器中的某个存储单元在工作(如写入、读取或擦除操作)时，会对相邻的存储单元的工作(如写入、读取或擦除操作)产生影响。
为此，本发明提供了一种NAND存储器的形成方法，在形成栅堆叠结构后，以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距；回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙，从而有效的减小了相邻控制栅之间以及相邻选择栅之间的介质层介电常数的大小，减小了相邻控制栅之间以及相邻选择栅之间寄生电容，从而减小器件对相邻的器件(某一选择栅对相邻的选择栅或某一控制栅对相邻的控制栅)的RC延时，防止相邻存储单元在工作(如写出、读取或擦除数据等操作)时的相互影响；并且形成的空气隙的位置很准确，刚好位于相邻的相邻选择栅之间或者相邻控制栅之间。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3～图7为本发明实施例NAND存储器的形成过程的结构示意图。
参考图3，提供半导体衬底200。
所述半导体衬底200作为后续工艺的载体。所述半导体衬底的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底200上还形成有隔离材料层203、位于隔离材料层上的选择栅材料层204、位于选择栅材料层204上的若干层相互交替堆叠的栅间介质材料层206和控制栅材料层207，每一层控制栅材料层207相应的位于栅间介质材料层的表面上。所述隔离材料层203后续用于形成隔离层，选择栅材料层204后续用于形成选择栅，所述栅间介质材料层206后续用于形成栅间介质层，所述控制栅材料层207后续用于形成控制栅。
所述隔离材料层203的材料为氧化硅。所述控制栅材料层207和选择栅材料层204的材料为多晶硅。
栅间介质材料层206可以为单层或多层(≥2层)堆叠结构。所述栅间介质材料层206为单层结构时，所述栅间介质材料层206的材料为氧化硅；栅间介质材料层206为多层(≥2层)堆叠结构时，在一实施例中，所述栅间介质材料层206为三层堆叠结构，包括第一氧化硅层、位于第一氧化硅层表面上的氮化硅层、位于氮化硅层表面上的第二氧化硅层。
所述栅间介质材料层206和控制栅材料层207的层数均至少为一层，本实施例中，以栅间介质材料层206和控制栅材料层207的层数均至少为两层，作为示例，栅间介质材料层206和控制栅材料层207相互交替堆叠，包括依次位于选择栅材料层204上的第一层栅间介质材料层、位于第一层栅间介质材料层上的第一层控制栅材料层、位于第一层控制栅材料层上的第二层栅间介质材料层、位于第二层栅间介质材料层上的第二层控制栅材料层。
在其他的实施例中，所述最上层的控制栅材料层207表面上还可以形成顶层栅间介质材料层和位于顶层栅间介质材料层上的顶层选择栅材料层，顶层栅间介质材料层用于形成顶层栅间介质层，顶层选择栅材料层用于形成顶层选择栅。
参考图4，在所述最上层的控制栅材料层207表面上形成硬掩膜层208，所述硬掩膜层208中具有暴露出最上层的控制栅材料层207表面的若干开口。
所述硬掩膜层208为单层或多层(≥2层)堆叠结构。硬掩膜层208为单层结构时所述硬掩膜层的材料为氮化硅、氧化硅、氮氧化硅、碳化硅。所述硬掩膜层208为多层(≥2层)堆叠结构时，以两层堆叠结构作为示例，包括第一掩膜层和位于第一掩膜层上的第二掩膜层，第一掩膜层的材料和第二掩膜层的材料不相同，第一掩膜层和第二掩膜层的材料为SiO2、SiN、SiON、SiCN、SiC、TiN或TaN。后续进行刻蚀时，使得硬掩膜层被刻蚀的量很小，以使得硬掩膜层中开口宽度在刻蚀前后保持一致，后续形成栅堆叠结构的宽度与硬掩膜层的宽度保持一致，后续在对选择栅和控制栅进行回刻蚀后，相邻选择栅之间的间距以及相邻控制栅之间的间距保持一致，在进行沉积工艺形成介质层时，有利于在相邻选择栅之间以及相邻控制栅之间形成空气隙。
通过沉积工艺形成硬掩膜层208，并通过光刻和刻蚀工艺在硬掩膜层中形成若干开口，所述硬掩膜层208的位置和宽度与后续形成栅堆叠结构的位置和宽度一致。
在其他实施例中，当形成有顶层选择栅材料层时，相应的所述硬掩膜层位于顶层选择栅材料层表面上。
参考图5，以所述硬掩膜层208为掩膜，依次刻蚀所述控制栅材料层207、栅间介质材料层206、选择栅材料层204、隔离材料层203，在所述半导体衬底200上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽216，每个栅堆叠结构包括位于半导体衬底上的选择栅210和位于选择栅210上的控制栅212，选择栅211和控制栅212之间通过栅间介质层211隔离，栅堆叠结构的宽度等于栅堆叠结构的顶部表面上的硬掩膜层的宽度。
刻蚀所述控制栅材料层207、栅间介质材料层206、选择栅材料层204、隔离材料层203采用各向异性的干法刻蚀工艺，以使得形成的栅堆叠结构的上下部分宽度保持一致。在一实施例中，各向异性的干法刻蚀工艺为等离子体刻蚀工艺，等离子刻蚀时，腔室压力为5-50mTorr；射频功率为500-1500W；温度为40-100℃，偏置功率为0～100W，CF4的气体流量为20-200sccm；HBr的气体流量为50-1000sccm；He的气体流量为200-1000sccm；O2的气体流量为5-20sccm。
所述形成的控制栅212的层数至少为1层，控制栅212的层数大于2层时，相邻层的控制栅212之间以及最下层的控制栅212与选择栅210之间通过隔离层211隔离。
在其他实施例中，当形成有顶层选择栅材料层时，相应的刻蚀所述顶层选择栅材料层，形成顶层选择栅，所述栅堆叠结构还包括位于最上层的控制栅上的顶层选择栅。
参考图6，以所述硬掩膜层208为掩膜，回刻蚀去除部分宽度的选择栅212和控制栅210，使得相邻选择栅210之间的间距b以及相邻控制栅212之间的间距a大于相邻硬掩膜层208之间的间距c。
本实施例中，通过回刻蚀去除部分宽度的选择栅212和控制栅210，使得相邻选择栅210之间的间距b以及相邻控制栅212之间的间距a大于相邻硬掩膜层208之间的间距c，且相邻选择栅210之间的间距b以及相邻控制栅212之间的间距a大于相邻栅间介质层211之间的间距c，而硬掩膜层208之间开口的宽度(或者相邻硬掩膜层208之间的间距)以及相邻栅间介质层211之间开口的宽度(或者相邻栅间介质层211之间的间距)在回刻蚀步骤之前或之后保持一致或变化很小，后续在凹槽216中采用沉积工艺形成介质层时，由于沉积过程中介质材料是一层一层沉积的，随着沉积过程的进行，间距较小的硬掩膜层208之间的空间以及栅间介质层211之间的空间会先填充满，而间距较大的相邻选择栅210之间的空间以及相邻控制栅212之间的空间则不会填充满，因而在相邻的相邻选择栅210之间以及相邻控制栅212之间的位置会较容易形成空气隙，并且形成的空气隙的位置很准确，刚好位于相邻的相邻选择栅210之间或者相邻控制栅212之间。
回刻蚀去除部分宽度的选择栅和控制栅的工艺为湿法刻蚀或者各向同性的干法刻蚀。
所述湿法刻蚀采用的刻蚀溶液为TMAH(四甲基氢氧化铵)溶液或者NH3H2O溶液，各向同性的干法刻蚀采用的气体为HCl。在一实施例中，采用TMAH溶液进行刻蚀时，TMAH溶液的质量百分比浓度为0.5％～20％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒；在另一实施例中，采用NH3H2O溶液进行刻蚀时，NH3H2O溶液的质量百分比浓度为1％～50％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒；在另一实施例中，HCl流量为5sccm～5slm，刻蚀腔温度为23～1100摄氏度，刻蚀腔压力为5托～760托，刻蚀时间为10～300秒。以准确的控制选择栅210和控制栅212被回刻蚀的宽度，特别是当具有多层的控制栅212，使得回刻蚀后多层控制栅212宽度保持一致，以保证不同位置的控制栅的性能保持一致；并且刻蚀过程对硬掩膜层208以及栅间介质层211的不会过刻蚀或者刻蚀量很小。
研究发现，选择栅210和控制栅212被回刻蚀的宽度不能太小，太小的话回刻蚀后相邻控制栅之间的间距(和相邻选择栅之间)的间距与相邻硬掩膜层208之间的间距差异太小，后续形成介质层时不利于空气隙的形成，选择栅210和控制栅212被回刻蚀的宽度也不能太大，太大的话，回刻蚀后剩余的选择栅和控制栅的宽度剩余较小，选择栅和控制栅的性能受到影响，并且剩余的选择栅和控制栅的侧壁也不容易被介质层覆盖，工艺难度增加。为此，在一实施例中，所述选择栅和控制栅被回刻蚀的宽度为10～200埃，可以为10埃、15埃、20埃、25埃、30埃、40埃、50埃、60埃、80埃、100埃、120埃、140埃、150埃、160埃、170埃、180埃、185埃、190埃、195埃、200埃。
在其他实施例中，当形成有顶层选择栅时，相应的回刻蚀部分宽度的顶层选择栅，使得顶层选择栅之间的间距大于相邻硬掩膜层208之间的间距。
参考图7，回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层214，相邻选择栅210之间的介质层214中以及相邻控制栅212之间的介质层214中形成有空气隙215。
所述沉积工艺为原子层沉积工艺，采用原子层沉积工艺时，由于介质材料是一层一层形成，直至最后形成介质层，因而工艺过程较好控制，通过相邻控制栅之间的间距(和相邻选择栅之间)的间距与相邻硬掩膜层208之间的间距差异，可以较容易的在相邻选择栅210之间的介质层214中以及相邻控制栅212之间的介质层214中形成有空气隙215，从而有效的减小了相邻控制栅212之间以及相邻选择栅210之间的介质层介电常数的大小，减小了相邻控制栅212之间以及相邻选择栅210之间寄生电容，从而减小器件对相邻的器件(某一选择栅对相邻的选择栅或某一控制栅对相邻的控制栅)的RC延时，防止相邻存储单元在工作(如写出、读取或擦除数据等操作)时的相互影响，并且不同位置形成的空气隙215的大小比较均匀并且位置精度较大，使得不同位置的相邻控制栅212之间以及相邻选择栅210之间介质层的介电常数保持一致，使得不同位置的存储单元性能保持一致。
所述介质层214的材料为氧化硅、SiON、SiOCN或SiOBN。本实施例中，所述介质层214的材料为氧化硅。
所述介质层的材料为氧化硅时，所述原子层沉积工艺的过程为：通入硅源气体步骤；施加射频功率，解离硅源气体形成硅源等离子体，硅源等离子体在凹槽的侧壁和底部表面以及栅堆叠结构的表面形成第一反应物的步骤；排出腔室中残余硅源等离子体的步骤；通入氧源气体步骤；施加射频功率，解离氧源气体形成氧源等离子体，氧源等离子体与第一反应物反应形成氧化硅原子层的步骤；排出腔室中残余氧源等离子体和反应副产物的步骤；重复前述步骤，若干层堆叠的氧化硅原子层构成介质层。
在一实施例中，所述原子层沉积工艺采用的硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷、正硅酸乙酯、SiH4、Si2H6、Si2Cl6或SiH2Cl2，硅源气体的流量为60sccm至800sccm，氧源气体为O2或O3，氧源气体的流量为20～300sccm，沉积腔室压强为0.1托至10托，沉积腔室射频功率为200瓦至3000瓦，沉积腔室温度为50～800摄氏度，以提高在相邻选择栅210之间的介质层214中以及相邻控制栅212之间的介质层214中形成有空气隙215容易度，以及提高形成空气隙的位置的精度和大小的均匀性。
在其他实施例中，在形成介质层214之前，在选择栅210和控制栅212的侧壁表面形成热氧化层，以修复回刻蚀可能造成的损伤。形成所述热氧化层的工艺为快速热退火工艺、炉管氧化工艺。
在其他实施例中，当形成有顶层选择栅时，相应相邻顶层选择栅之间的介质层中也会形成空气隙。
在其他实施例中，还包括：形成贯穿(顶层选择栅)控制栅、栅间介质层、选择栅和隔离层的沟道通孔(未标示)；在所述沟道通孔侧壁表面形成沟道层；在所述沟道通孔内的沟道层表面形成绝缘层，所述绝缘层填充满所述沟道通孔；在所述若干沟道层顶部表面的若干位线。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种NAND存储器的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成若干分立的栅堆叠结构，相邻栅堆叠结构之间具有凹槽，每个栅堆叠结构包括位于半导体衬底上的选择栅和位于选择栅上的控制栅，选择栅和控制栅之间通过栅间介质层隔离，栅堆叠结构的顶部表面上形成有硬掩膜层，硬掩膜层的宽度等于栅堆叠结构的宽度；
以所述硬掩膜层为掩膜，回刻蚀去除部分宽度的选择栅和控制栅，使得相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻硬掩膜层之间的间距，且相邻选择栅之间的间距以及相邻控制栅之间的间距大于相邻栅间介质层之间的间距；
回刻蚀工艺后，进行沉积工艺，形成填充满凹槽的介质层，相邻选择栅之间的介质层中以及相邻控制栅之间的介质层中形成有空气隙。
2.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述选择栅和控制栅被回刻蚀的宽度为10～200埃。
3.如权利要求1所述的NAND存储器的形成方法，其特征在于，回刻蚀去除部分宽度的选择栅和控制栅的工艺为湿法刻蚀或者各向同性的干法刻蚀。
4.如权利要求3所述的NAND存储器的形成方法，其特征在于，所述湿法刻蚀采用的刻蚀溶液为TMAH溶液或者NH3H2O溶液。
5.如权利要求4所述的NAND存储器的形成方法，其特征在于，TMAH溶液的质量百分比浓度为0.5％～20％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。
6.如权利要求4所述的NAND存储器的形成方法，其特征在于，NH3H2O溶液的质量百分比浓度为1％～50％，湿法刻蚀的温度为0～80摄氏度，刻蚀时间为10～300秒。
7.如权利要求3所述的NAND存储器的形成方法，其特征在于，各向同性的干法刻蚀采用的气体为HCl，HCl流量为5sccm～5slm，刻蚀腔温度为23～1100摄氏度，刻蚀腔压力为5托～760托，刻蚀时间为10～300秒。
8.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述介质层的材料为氧化硅、SiON、SiOCN或SiOBN。
9.如权利要求8所述的NAND存储器的形成方法，其特征在于，所述沉积工艺为原子层沉积工艺。
10.如权利要求9所述的NAND存储器的形成方法，其特征在于，所述介质层的材料为氧化硅时，所述原子层沉积工艺的过程为：通入硅源气体步骤；施加射频功率，解离硅源气体形成硅源等离子体，硅源等离子体在凹槽的侧壁和底部表面以及栅堆叠结构的表面形成第一反应物的步骤；排出腔室中残余硅源等离子体的步骤；通入氧源气体步骤；施加射频功率，解离氧源气体形成氧源等离子体，氧源等离子体与第一反应物反应形成氧化硅原子层的步骤；排出腔室中残余氧源等离子体和反应副产物的步骤；重复前述步骤，若干层堆叠的氧化硅原子层构成介质层。
11.如权利要求10所述的NAND存储器的形成方法，其特征在于，所述硅源气体为甲基二乙氧基硅烷、八甲基环四硅氧烷、正硅酸乙酯、SiH4、Si2H6、Si2Cl6或SiH2Cl2，硅源气体的流量为60sccm至800sccm，氧源气体为O2或O3，氧源气体的流量为20～300sccm，沉积腔室压强为0.1托至10托，沉积腔室射频功率为200瓦至3000瓦，沉积腔室温度为50～800摄氏度。
12.如权利要求1所述的NAND存储器的形成方法，其特征在于，在形成介质层之前，在选择栅和控制栅的侧壁表面形成热氧化层。
13.如权利要求12所述的NAND存储器的形成方法，其特征在于，形成所述热氧化层的工艺为快速热退火工艺、炉管氧化工艺。
14.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述选择栅和控制栅的材料为多晶硅。
15.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述选择栅与半导体衬底之间还形成有隔离层。
16.如权利要求1所述的NAND存储器的形成方法，其特征在于，在回刻蚀去除部分宽度的选择栅和控制栅之前，在栅堆叠结构两侧的半导体衬底内形成源线掺杂区。
17.如权利要求1所述的NAND存储器的形成方法，其特征在于，所述栅堆叠结构还包括位于控制栅上的顶层选择栅。
18.如权利要求17所述的NAND存储器的形成方法，其特征在于，所述硬掩膜层位于顶层选择栅表面上。
19.如权利要求18所述的NAND存储器的形成方法，其特征在于，进行回刻蚀时，同时回刻蚀去除部分宽度的顶层选择栅。
20.如权利要求19所述的NAND存储器的形成方法，其特征在于，形成介质层时，相邻顶层选择栅之间的介质层中也会形成空隙。
CN201610005469.3A 2016-01-04 2016-01-04 Nand存储器的形成方法 Pending CN106941103A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610005469.3A CN106941103A (zh) 2016-01-04 2016-01-04 Nand存储器的形成方法
US15/356,176 US9741573B2 (en) 2016-01-04 2016-11-18 NAND flash memory and fabrication method thereof
EP17150131.5A EP3196937A3 (en) 2016-01-04 2017-01-03 A nand flash memory and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610005469.3A CN106941103A (zh) 2016-01-04 2016-01-04 Nand存储器的形成方法

Publications (1)

Publication Number Publication Date
CN106941103A true CN106941103A (zh) 2017-07-11

Family

ID=57714513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610005469.3A Pending CN106941103A (zh) 2016-01-04 2016-01-04 Nand存储器的形成方法

Country Status (3)

Country Link
US (1) US9741573B2 (zh)
EP (1) EP3196937A3 (zh)
CN (1) CN106941103A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946311A (zh) * 2017-11-21 2018-04-20 长江存储科技有限责任公司 控制3d nand闪存结构中沟道关键尺寸的方法
CN107994020A (zh) * 2017-11-24 2018-05-04 长江存储科技有限责任公司 三维存储器形成方法
CN109411496A (zh) * 2018-10-29 2019-03-01 德淮半导体有限公司 半导体器件及其形成方法
CN109935547A (zh) * 2019-03-29 2019-06-25 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN110767659A (zh) * 2019-09-26 2020-02-07 长江存储科技有限责任公司 存储器及其形成方法
CN111863708A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法
CN114256410A (zh) * 2020-09-25 2022-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2026004517A1 (ja) * 2024-06-26 2026-01-02 東京エレクトロン株式会社 成膜方法、及び成膜装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978605B (zh) * 2017-11-16 2020-07-21 长江存储科技有限责任公司 3d nand栅极线狭缝沟槽的分步循环刻蚀方法
CN107895711B (zh) * 2017-12-07 2023-09-22 长鑫存储技术有限公司 半导体装置的内连结构及其制造方法
CN108511454B (zh) * 2018-03-30 2020-07-31 长江存储科技有限责任公司 一种3d nand存储器及其制备方法
CN109461740B (zh) * 2018-10-26 2021-02-02 长江存储科技有限责任公司 一种三维存储器件及其制备方法
WO2021051371A1 (en) * 2019-09-20 2021-03-25 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device and manufacturing method thereof
US11121142B2 (en) * 2019-12-31 2021-09-14 Winbond Electronics Corp. Memory structure and manufacturing method therefor
JP2022141009A (ja) 2021-03-15 2022-09-29 キオクシア株式会社 半導体記憶装置及びその製造方法
US12131794B2 (en) * 2022-08-23 2024-10-29 Micron Technology, Inc. Structures for word line multiplexing in three-dimensional memory arrays

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294828A1 (en) * 2008-06-02 2009-12-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20090302367A1 (en) * 2008-06-10 2009-12-10 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device and semiconductor device fabricated by the method
US20100240205A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional nonvolatile memory devices using expansions
US20130178044A1 (en) * 2005-10-31 2013-07-11 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162427A (ja) * 1994-12-01 1996-06-21 Mitsubishi Electric Corp 半導体装置の製造方法
KR100468729B1 (ko) * 2002-04-25 2005-01-29 삼성전자주식회사 Ｈｃｄ 소스를 이용하여 실리콘 산화막을 원자층 증착하는방법
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
US9484353B1 (en) * 2015-07-20 2016-11-01 Macronix International Co., Ltd. Memory device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130178044A1 (en) * 2005-10-31 2013-07-11 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures
US20090294828A1 (en) * 2008-06-02 2009-12-03 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
US20090302367A1 (en) * 2008-06-10 2009-12-10 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device and semiconductor device fabricated by the method
US20100240205A1 (en) * 2009-03-19 2010-09-23 Samsung Electronics Co., Ltd. Methods of fabricating three-dimensional nonvolatile memory devices using expansions

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946311A (zh) * 2017-11-21 2018-04-20 长江存储科技有限责任公司 控制3d nand闪存结构中沟道关键尺寸的方法
CN107994020A (zh) * 2017-11-24 2018-05-04 长江存储科技有限责任公司 三维存储器形成方法
CN107994020B (zh) * 2017-11-24 2019-01-01 长江存储科技有限责任公司 三维存储器形成方法
CN109411496A (zh) * 2018-10-29 2019-03-01 德淮半导体有限公司 半导体器件及其形成方法
CN109935547A (zh) * 2019-03-29 2019-06-25 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN109935547B (zh) * 2019-03-29 2021-04-09 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN111863708A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法
CN111863708B (zh) * 2019-04-24 2023-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及形成方法
CN110767659A (zh) * 2019-09-26 2020-02-07 长江存储科技有限责任公司 存储器及其形成方法
CN114256410A (zh) * 2020-09-25 2022-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2026004517A1 (ja) * 2024-06-26 2026-01-02 東京エレクトロン株式会社 成膜方法、及び成膜装置

Also Published As

Publication number Publication date
EP3196937A2 (en) 2017-07-26
US9741573B2 (en) 2017-08-22
US20170194154A1 (en) 2017-07-06
EP3196937A3 (en) 2017-11-22

Similar Documents

Publication Publication Date Title
CN106941103A (zh) Nand存储器的形成方法
US10297495B2 (en) Method of manufactuing semiconductor device
CN111627918A (zh) 一种3d nand存储器及其制造方法
CN106876397A (zh) 三维存储器及其形成方法
CN104517904B (zh) 存储器件及其制造方法
JP2009027161A (ja) フラッシュメモリ素子の製造方法
CN105679713B (zh) 闪存器件的制造方法
JP2008066689A (ja) 半導体素子の製造方法
CN104979295B (zh) 嵌入式分栅闪存器件的制造方法
KR102424993B1 (ko) 반도체 장치의 제조방법
TW201630164A (zh) 隔離結構及具有其之非揮發性記憶體的製造方法
CN106206596A (zh) 分栅式闪存器件制造方法
CN104347517A (zh) 半导体结构的形成方法
CN103855079B (zh) 埋入式字线结构及其形成方法
CN108987407B (zh) 三维存储器及其制造方法
CN113871343A (zh) 半导体结构及其形成方法
KR20100079960A (ko) 플래시 메모리 소자의 제조방법
CN108538848A (zh) 半导体结构及其形成方法
CN108281427A (zh) 闪存器件及其制造方法
CN107316807B (zh) 半导体器件的制备方法
CN105336705B (zh) 闪存结构的制造方法
CN108615733A (zh) 半导体结构及其形成方法
CN104681481A (zh) 一种半导体器件以及制作半导体器件的方法
CN104658978A (zh) 快闪存储器和快闪存储器的制作方法
CN105448921B (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170711

RJ01 Rejection of invention patent application after publication