CN106941122B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN106941122B CN106941122B CN201610003005.9A CN201610003005A CN106941122B CN 106941122 B CN106941122 B CN 106941122B CN 201610003005 A CN201610003005 A CN 201610003005A CN 106941122 B CN106941122 B CN 106941122B
- Authority
- CN
- China
- Prior art keywords
- trap
- doped region
- well
- semiconductor device
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000002019 doping agent Substances 0.000 claims description 39
- 238000009413 insulation Methods 0.000 claims 5
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000005090 crystal field Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 description 18
- 125000006850 spacer group Chemical group 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000002184 metal Substances 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 102000004310 Ion Channels Human genes 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
Landscapes
- Thyristors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明提供一种半导体装置及其制造方法，该半导体装置包括：埋藏氧化层，设置于基板上；半导体层，设置于埋藏氧化层上；第一阱，设置于半导体层中；第二阱和第三阱，分别接近于第一阱的相对两侧，且与第一阱分别相距第一距离和第二距离；一隔绝物，覆盖第一阱和第三阱；一多晶场板，设置于隔绝物上，且位于第一阱和第三阱之间的半导体层上方；第一阳极掺杂区，设置于第二阱中；第二阳极掺杂区，设置于第二阱中；第三阳极掺杂区，设置于第二阱中，第二阳极掺杂区位于第三阳极掺杂区的正上方；第一阴极掺杂区，耦接至第三阱。通过实施本发明，可进一步抑制寄生双载子结晶体管所产生闭锁效应，因而有效保护元件抑制漏电流。
Description
技术领域
本发明是关于一种半导体装置，特别是关于一种快速回复二极管及其制造方法。
背景技术
快速回复二极管(fast recovery diode)的特点为在顺向电压(forwardvoltage)条件下，电流的多数载子会流经通道区，且在反向电压(reverse voltage)条件下，由于反向恢复电荷少，可降低关断电流抽出少数载子所需的反向回复时间(reverserecovery time，tRR)，并可维持软恢复特性。然而，如果要提高快速回复二极管的耐压，则会使反向回复时间延长。
此外，在快速回复二极管(fast recovery diode)中，当金属线横跨装置时，会产生电流提早上升(early take off)和漏电流的问题。一般需要使用多层金属层，使得金属层远离装置以降低对装置的影响，进一步解决上述问题。然而，使用多层金属层却会增加工艺成本。
因此，在此技术领域中，有需要一种大电流、反向恢复时间短，反向恢复软度高，高耐压的快速回复二极管，以改善上述缺点。
发明内容
本发明的一实施例是提供一种半导体装置。上述半导体装置包括一基板；一埋藏氧化层，设置于上述基板上；一半导体层，具有一第一导电类型，设置于上述埋藏氧化层上；一第一阱，具有上述第一导电类型，设置于上述半导体层中；一第二阱和一第三阱，具有相反于上述第一导电类型的一第二导电类型，分别接近于上述第一阱的相对两侧，且与上述第一阱分别相距一第一距离和一第二距离；一隔绝物，覆盖上述第一阱和第三阱；一多晶场板(poly field plate)，具有上述第一导电类型或第二导电类型，设置于上述隔绝物上，且位于上述第一阱和第三阱之间的上述半导体层上方；一第一阳极掺杂区，具有上述第二导电类型，设置于上述第二阱中；一第二阳极掺杂区，具有上述第一导电类型，设置于上述第二阱中；一第三阳极掺杂区，具有上述第一导电类型，设置于上述第二阱中，其中上述第二阳极掺杂区位于上述第三阳极掺杂区的正上方；一第一阴极掺杂区，具有上述第二导电类型，耦接至上述第三阱。
本发明的另一实施例是提供一种半导体装置的制造方法。上述方法包括：提供一基板；形成一埋藏氧化层于上述基板上；形成一半导体层于上述埋藏氧化层上，且上述半导体层具有一第一导电类型；形成一第一阱于上述半导体层中，且上述第一阱具有上述第一导电类型；形成一第二阱和一第三阱分别接近于上述第一阱的相对两侧，且与上述第一阱分别相距一第一距离和一第二距离，其中上述第二阱和第三阱具有相反于上述第一导电类型的一第二导电类型；形成一隔绝物覆盖上述第一阱和上述第三阱；形成一多晶场板(polyfield plate)于上述隔绝物上及上述第一阱和第三阱之间的上述半导体层上方，且上述多晶场板具有上述第一导电类型或第二导电类型；形成一第一阳极掺杂区于上述第二阱中，且上述第一阳极掺杂区具有上述第二导电类型；形成一第二阳极掺杂区于上述第二阱中，且上述第二阳极掺杂区具有上述第一导电类型；形成一第三阳极掺杂区于上述第二阱中，且上述第三阳极掺杂区具有上述第一导电类型，其中上述第二阳极掺杂区形成于上述第三阳极掺杂区的正上方；以及形成一第一阴极掺杂区耦接至上述第三阱，且上述第一阴极掺杂区具有上述第二导电类型。
通过实施本发明，可进一步抑制寄生双载子结晶体管所产生闭锁效应，因而有效保护元件抑制漏电流。
附图说明
图1A是本发明一些实施例的一半导体装置的剖面示意图。
图1B是本发明一些实施例的一半导体装置的剖面示意图。
图1C是如图1A、图1B所示的本发明一些实施例的一半导体装置的等效电路示意图。
图2～图8是本发明一些实施例的一半导体封装的工艺剖面示意图。
图9是本发明一实施例的半导体装置的电流-电压特性曲线。
附图标号
100a、100b～半导体装置；
200～半导体基板；
201～隔绝物；
202～基板；
201S、203～表面；
204～绝缘层；
205～界面；
206～半导体层；
207～多晶场板；
208～第二阱；
208a、210a、212a、214a～边界；
208-1、208-2、208-3、208-4、208-5～第二次阱；
210～第一阱；
210b、210c～侧；
212～第三阱；
212-1、212-2、212-3、212-4、212-5～第三次阱；
214～第四阱；
216～第一阳极掺杂区；
218～第二阳极掺杂区；
220～第三阳极掺杂区；
222～第一阴极掺杂区；
224～第二阴极掺杂区；
226～阳极电极；
228～阴极电极；
W2、W2a、W3、W3a～宽度；
A1～二极管；
B1～第一双载子结晶体管；
S2、S3、S3a～间距；
D1～第一距离；
D2～第二距离；
D3～第三距离。
具体实施方式
为了让本发明的目的、特征及优点能更明显易懂，下文特举实施例，并配合所附图示，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，是为了简化说明，并非意指不同实施例之间的关联性。
本发明实施例是提供一种半导体装置。在本发明一些实施例中，上述半导体装置为一横向快速回复二极管(lateral fast recovery diode)。上述横向快速回复二极管是使用横向双载子结晶体管(lateral bipolar junction transistor，lateral BJT)的设计概念，因而可有效缩小元件面积且加大电流驱动能力。此外，上述横向快速回复二极管通过设置一多晶场板(poly field plate)跨接于上述横向双载子结晶体管(lateral bipolarjunction transistor，lateral BJT)的pn结上，进而减少后续工艺中金属层的使用数目，避免一般在金属线横跨半导体装置时所产生的电流提早上升(early take off)和漏电流的问题。在本发明一些实施例中，上述半导体装置是于绝缘层上覆硅(SOI)基板上形成，所以更可进一步抑制寄生双载子结晶体管(BJT)所产生闭锁(latch-up)效应，因而有效保护元件抑制漏电流。
图1A、图1B分别是本发明一些实施例的半导体装置100a、100b的剖面示意图。图1C是如图1A、图1B所示的半导体装置100a、100b的等效电路示意图。
如图1A所示，本发明实施例的半导体装置100a包括一半导体基板200，例如：绝缘层上覆硅(SOI)或块状(bulk)硅。在本发明一些实施例中，半导体基板200包括一基板202、一埋藏氧化层204及一半导体层206。埋藏氧化层204设置于基板202上，而半导体层206设置于埋藏氧化层204上。半导体基板200的半导体层206具有一第一导电类型，基板202具有相反于的第一导电类型的一第二导电类型，基板202和半导体层206通过埋藏氧化层204彼此隔开。举例来说，基板202可为一n型基板，而半导体层206可为一p型半导体层。在本发明一些实施例中，半导体基板200的厚度范围可为2μm～10μm，而埋藏氧化层204厚度范围可为0.4μm～3μm。
如图1A所示，半导体装置100a包括彼此横向隔开的一第一阱210、一第二阱208和一第三阱212，设置于半导体层206中。第一阱210具第一导电类型，第二阱208和第三阱212具第二导电类型，分别接近于第一阱210的相对两侧210b、210c，且与第一阱210的两侧210b、210c分别相距一第一距离D1和一第二距离D2。举例来说，第一阱210为一高压p型阱(HVPW)，第二阱208和第三阱212为高压n型阱(HVNW)。第一阱210的掺质浓度大于半导体层206的掺质浓度。在本发明一些实施例中，第一距离D1可等于或小于第二距离D2。在本发明一些实施例中，第一阱210的底部边界210a、一第二阱208的底部边界208a的和第三阱212的底部边界212a可接触半导体层206与埋藏氧化层204的界面205。在本发明一些其他实施例中，第一阱210的底部边界210a、一第二阱208的底部边界208a的和第三阱212的底部边界212a可与半导体层206与埋藏氧化层204的界面205隔开。
如图1A所示，半导体装置100a包括一个或多个隔绝物201，形成于半导体层206的表面203上，以定义出半导体装置100a的主动区(active region)。图1A所示的其中一个隔绝物201是从第三阱212远离于第一阱210的一侧边界延伸至第二阱208接近于第一阱210的一侧边界，且覆盖第一阱210和第三阱212，且使第一阱210和第三阱212位于上述隔绝物201的正下方。图1A所示的其中另一个隔绝物201是覆盖部分第二阱208，以定义后续于其中形成的阳极掺杂区。在本发明一些实施例中，也可不形成覆盖部分第二阱208的上述隔绝物201。在本发明一些实施例中，隔绝物201可包括硅局部氧化物(LOCOS)或浅沟槽隔离物(STI)。在本发明一些实施例中，在不改变第一阱210的宽度、第二阱208的宽度、第一阱210和第二阱208之间的第一距离D1以及第一阱210和第三阱之间的第二距离D2的情况下，隔绝物201可随着第三阱212的宽度增加而具有一较大的宽度，由于高电场区离pn结(pnjunction)较远，可以形成较平滑曲线的电场分布，所以可提高半导体装置100a的阻断电压(blocking voltage)。
如图1A所示，半导体装置100a包括一多晶场板(poly field plate)207，具有第一导电类型或第二导电类型，设置于隔绝物201上，且位于具有第一导电类型的第一阱210和具有第二导电类型的第三阱212之间的半导体层206上方。应注意的是，由于多晶场板207跨接于具有相反导电类型的阱的结上，例如当第一导电类型为p型，且第二导电类型为n型时，多晶场板207是跨接于第一阱210和第三阱212所构成的pn结(pn junction)上，由于针对元件的终端结构利用场板(field plate)的方法来改善元件终端的电场分布形成电场屏蔽效果，所以可减少后续工艺中金属层的使用数目，避免一般在金属线横跨半导体装置时所产生的电流提早上升(early take off)和漏电流的问题，同时提高半导体装置100a的阻断电压(blocking voltage)。在本发明一些实施例中，多晶场板207可为金属导板、自我(in-situ)掺杂的多晶硅或经掺杂的多晶硅。
如图1A所示，半导体装置100a包括第一阳极掺杂区216设置于第二阱208中。第二阳极掺杂区218、第三阳极掺杂区220与第二阱208部分重叠。第一阳极掺杂区216具第二导电类型。第二阳极掺杂区218具有第一导电类型，且可通过隔绝物201与第一阳极掺杂区216横向隔开一距离。第三阳极掺杂区220具有第一导电类型，且第二阳极掺杂区218位于第三阳极掺杂区220的正上方且彼此连接。另外，第二阳极掺杂区218和第三阳极掺杂区220的底部边界分别与埋藏氧化层204隔开。并且，第二阳极掺杂区218与第一阱210相距一第三距离D3。在本实施例中，由于在第二阱208边界外的部分第二阳极掺杂区218、第三阳极掺杂区220是横向(大体上平行于半导体层206的表面203)位于第一阱210和第二阱208之间的半导体层206中，所以第三距离D3小于第一距离D1。
在本发明一些实施例中，第一阳极掺杂区216的掺质浓度大于第二阱208的掺质浓度，而第二阳极掺杂区218的掺质浓度大于第三阳极掺杂区220的掺质浓度，且第三阳极掺杂区220的掺质浓度大于第一阱210的掺质浓度。举例来说，第一阳极掺杂区216为一n型重掺杂区(N+)，第二阳极掺杂区218为一p型重掺杂区(P+)，且第三阳极掺杂区220为一p型轻掺杂源漏极掺杂区(PLDD)。另外，第一阳极掺杂区216、第二阳极掺杂区218和第三阳极掺杂区220一起耦接至一阳极电极226。
如图1A所示，半导体装置100a包括一第四阱214，具有第二导电类型，且第四阱214的掺质浓度大于第三阱212的掺质浓度。举例来说，第四阱214为一n型阱(NW)。第四阱214相邻于第三阱212的远离于第一阱210的一侧，亦即第四阱214至少通过第三阱212与第一阱210隔开。在本发明一些实施例中，第四阱214的底部边界214a接触半导体层206与埋藏氧化层204的界面205。第四阱214是从隔绝物201暴露出来。
如图1A所示，具有第二导电类型的一第一阴极掺杂区222和一第二阴极掺杂区224，设置于第四阱214中，且第一阴极掺杂区222位于第二阴极掺杂区224的正上方。第一阴极掺杂区222的掺质浓度大于第二阴极掺杂区224的掺质浓度，且第二阴极掺杂区224的掺质浓度大于第四阱214的掺质浓度。举例来说，第一阴极掺杂区222为一n型重掺杂区(N+)，第二阴极掺杂区224为一n型轻掺杂源漏极掺杂区(NLDD)。第一阴极掺杂区222和第二阴极掺杂区224耦接至一阴极电极228。且第一阴极掺杂区222通过第二阴极掺杂区224和第四阱214耦接至第三阱212。
多晶场板207的掺杂浓度可例如与第一阳极掺杂区216、第二阳极掺杂区218或第一阴极掺杂区222的掺质浓度相同。
图1B是本发明一些实施例的半导体装置100b的剖面示意图。半导体装置100b与半导体装置100a的不同处为：半导体装置100b的第二阱208和第三阱212分别由多个彼此隔开的长条状次阱构成。如图1B所示，半导体装置100b的第二阱208由多个彼此隔开的长条状第二次阱208-1、208-2、208-3、208-4、208-5构成，上述长条状第二次阱208-1～208-5从半导体层206的一表面203向下延伸至埋藏氧化层204。半导体装置100b的第三阱212由多个彼此隔开的长条状第三次阱212-1、212-2、212-3、212-4、212-5构成，上述长条状第三次阱212-1～212-5从半导体层206的一表面203向下延伸至埋藏氧化层204。相较于半导体装置100a的第二阱208和第三阱212，由于半导体装置100b的第二阱208和第三阱212分别由多个彼此隔开的长条状次阱构成，因而可以降低第二阱208区域和第三阱212区域的总掺质浓度，所以可提高半导体装置100b的阻断电压(blocking voltage)。值得注意的是，第二次阱或第三次阱的数量依设计而定，然其并非用以限定本发明。
如图1B所示，接近第一阱210的其中一个第二次阱208-1的宽度W2可设计小于最远离于第一阱210的另一个第二次阱208-5的宽度W2a。接近第一阱210的第二次阱208-1与相邻的第二次阱208-2相距一间距S2，间距S2可设计大于第二次阱208-1的宽度W2和第二次阱208-5的宽度W2a。
如图1B所示，接近第一阱210的其中一个第三次阱212-1的宽度W3可设计小于远离于第一阱210且邻接第四阱214的另一个第三次阱212-5的宽度W3a。接近第一阱210的第三次阱212-1与相邻的第三次阱212-2相距一间距S3，邻接第四阱214的第三次阱212-5的与相邻的第三次阱212-4相距一间距S3a，间距S3可设计大于第三次阱212-1的宽度W3，间距S3a可设计大于第三次阱212-5的宽度W3a，且间距S3可设计小于间距S3a。
图1C是如图1A、图1B所示的半导体装置100a、100b的等效电路示意图。如图1A～图1C所示，半导体装置100a、100b的第一阳极掺杂区216、第二阳极掺杂区218、第三阳极掺杂区220、第二阱208、第一阱210、第三阱212、第四阱214、第一阴极掺杂区222及第二阴极掺杂区224构成一第一双载子结晶体管B1。第一双载子结晶体管B1中的第一阳极掺杂区216和第二阱208是作为第一双载子结晶体管B1的一集极(collector)，第二阳极掺杂区218、第三阳极掺杂区220和第一阱210作为第一双载子结晶体管B1的一基极(base)，而第三阱212、第四阱214、第一阴极掺杂区222及第二阴极掺杂区224作为第一双载子结晶体管B1的一射极(emitter)。在本发明一些实施例中，当第一导电类型为p型，且第二导电类型为n型时，第一双载子结晶体管B1可为一NPN双载子结晶体管。
另外，如图1A～图1C所示，半导体装置100a、100b的第二阳极掺杂区218、第三阳极掺杂区220、第一阱210、第三阱212、第四阱214、第一阴极掺杂区222及第二阴极掺杂区224构成一(寄生)二极管A1。第二阳极掺杂区218、第三阳极掺杂区220、第一阱210可作为上述二极管A1的一第一极，且第三阱212、第四阱214、第一阴极掺杂区222和第二阴极掺杂区224可作为上述二极管的一第二极。半导体装置100a、100b的第一双载子结晶体管B1的基极耦接二极管A1的第一极，且第一双载子结晶体管B1的射极耦接二极管A1的第二极。在本发明一些实施例中，当第一导电类型为p型，且第二导电类型为n型时，第一双载子结晶体管B1可为一NPN双载子结晶体管，而二极管A1的第一极为阳极(p极)，而第二极为阴极(n极)。
因此，半导体装置100a、100b的第二阳极掺杂区218、第三阳极掺杂区220、第一阱210、第三阱212、第四阱214、第一阴极掺杂区222及第二阴极掺杂区224可共同构成一个二极管(diode)。上述二极管由第一双载子结晶体管B1的基极和射极构成的一个二极管和上述(寄生)二极管A1并联而成。如图1C所示，耦接至阳极电极226的第二阳极掺杂区218、第三阳极掺杂区220和第一阱210的可视为上述二极管的一第一极，且耦接至阴极电极228的第三阱212、第四阱214、第一阴极掺杂区222及第二阴极掺杂区224可视为上述二极管的一第二极。在本发明一些实施例中，当第一导电类型为p型，且第二导电类型为n型时，耦接至阳极电极226的第二阳极掺杂区218、第三阳极掺杂区220和第一阱210的可视为上述二极管的阳极(p极)，且耦接至阴极电极228的第三阱212、第四阱214、第一阴极掺杂区222及第二阴极掺杂区224可视为上述二极管的阴极(n极)。
图2～图8是半导体装置100a的工艺剖面示意图。如图2所示，提供一半导体基板200。上述半导体基板200包括垂直堆叠的基板202、埋藏氧化层204及半导体层206。举例来说，基板202可为一n型基板，而半导体层206可为一p型半导体层，且基板202和半导体层206通过埋藏氧化层204彼此隔开。
接着，如图3所示，进行一光刻工艺，于半导体层206的表面203上形成一光刻胶图案。然后，利用上述光刻胶图案作为遮罩进行一离子植入工艺，将具有第一导电类型的掺质植入部分半导体层206中，以于半导体层206中形成第一阱210。之后去除上述光刻胶图案。
然后，进行另一光刻工艺，于半导体层206的表面203上形成另一光刻胶图案。然后，利用上述光刻胶图案作为遮罩进行另一离子植入工艺，将具有第二导电类型的掺质植入部分半导体层206中，在接近于第一阱210的相对两侧210b、210c的半导体层206中分别形成第二阱208和第三阱212。之后去除上述光刻胶图案。由于第二阱208和第三阱212具相同导电类型，所以第二阱208和第三阱212可于同一道离子植入工艺期间形成。在本发明一些实施例中，形成第一阱210的离子植入工艺和形成第二阱208、第三阱212的离子植入工艺顺序可以互换。
接着，如图4所示，进行一光刻工艺，于半导体层206的表面203上形成一光刻胶图案。然后，利用上述光刻胶图案作为遮罩进行一离子植入工艺，将具第二导电类型的掺质植入第三阱212的远离于第一阱210的一侧的部分半导体层206中，以形成邻接第三阱212的第四阱214。在本发明一些实施例中，第四阱214的掺质浓度大于第三阱212的掺质浓度。
接着，如图5所示，进行一硅局部氧化物(LOCOS)或一浅沟槽隔离物(STI)工艺，于半导体层206的表面203上形成一个或多个隔绝物201，以定义出半导体装置100a的主动区(active region)。在本发明一些实施例中，第二阱208和第四阱214从隔绝物201暴露出来。
接着，如图6所示，进行一光刻工艺，于半导体层206的表面203上形成一光刻胶图案。然后，利用上述光刻胶图案作为遮罩进行一离子植入工艺，将具第一导电类型的掺质植入部分第二阱208中，以形成第三阳极掺杂区220。接着，进行另一光刻工艺，于半导体层206的表面203上形成另一光刻胶图案。然后，利用上述光刻胶图案作为遮罩进行另一离子植入工艺，将具第二导电类型的掺质植入部分第四阱214，以形成第二阴极掺杂区224。在本发明一些实施例中，形成第三阳极掺杂区220的离子植入工艺和形成第二阴极掺杂区224的离子植入工艺顺序可以互换。在本发明一些实施例中，第三阳极掺杂区220的底部边界位于第二阱208内，且第二阴极掺杂区224的底部边界位于第四阱214内。
接着，如图7所示，进行多晶场板(poly field plate)的沉积工艺，于隔绝物201的表面201S上形成多晶场板207，此多晶场板207位于具有第一导电类型的第一阱210和具有第二导电类型的第三阱212之间的半导体层206之上。在本发明实施例中，图7中所沉积的多晶场板207为一金属导板或一自我(in-situ)掺杂的多晶硅，则接着进行图8所示步骤。
如图8所示，进行多道光刻工艺及后续的多道离子植入工艺，以于部分第二阱208中形成具有第二导电类型的第一阳极掺杂区216以及具有第一导电类型的第二阳极掺杂区218，并于部分第四阱214中形成具有第二导电类型的第一阴极掺杂区222。在本实施例中，第二阳极掺杂区218、第三阳极掺杂区220与第二阱208部分重叠。由于第一阳极掺杂区216和第一阴极掺杂区222具相同导电类型且可具相同的掺质浓度，所以第一阳极掺杂区216和第一阴极掺杂区222可于同一道离子植入工艺期间形成。在本发明一些实施例中，第一阳极掺杂区216的底部边界位于第二阱208内，第二阳极掺杂区218的底部边界位于第三阳极掺杂区220内，且第一阴极掺杂区222的底部边界位于第二阴极掺杂区224内。
应注意的是，在本发明一些实施例中，图7中所沉积的多晶场板207为一未经掺杂的多晶硅，则在进行图8所示步骤之前，先于半导体层206的表面203和隔绝物201的表面201S上形成另一光刻胶图案，利用上述光刻胶图案作为遮罩进行另一离子植入工艺，将具有第一导电类型或第二导电类型的掺质植入多晶场板207。在本发明一实施例中，图7中所沉积的多晶场板207经掺杂后具有第二导电类型，由于多晶场板207和第一阳极掺杂区216、第一阴极掺杂区222具相同导电类型且可具相同的掺质浓度，所以多晶场板207和第一阳极掺杂区216、第一阴极掺杂区222可于同一道离子植入工艺期间完成掺杂。在本发明另一实施例中，图7中所沉积的多晶场板207经掺杂后具有第一导电类型，由于多晶场板207与第二阳极掺杂区218具相同导电类型且可具相同的掺质浓度，所以多晶场板207和第二阳极掺杂区218可于同一道离子植入工艺期间完成掺杂。
接着，如图1A所示，进行一内连线工艺，以于半导体基板200上形成耦接至第一阳极掺杂区216、第二阳极掺杂区218和第三阳极掺杂区220的阳极电极226。另外，于半导体基板200上形成耦接至第一阴极掺杂区222和第二阴极掺杂区224的阴极电极228。经过上述工艺，完成本发明一些实施例的半导体装置100a。
在本发明一些其他实施例中，进行图3所示的形成第二阱208和第三阱212的工艺步骤期间，可利用长条状的光刻胶图案搭配后续离子植入工艺，以于半导体层206中分别形成由多个彼此隔开的长条状第二次阱208-1、208-2、208-3、208-4、208-5构成的第二阱208，以及由多个彼此隔开的长条状第三次阱212-1、212-2、212-3、212-4、212-5构成的第三阱212，如图1B所示。之后，再依序进行如图4～图8所示工艺，于半导体层206中分别形成第四阱214、第一阳极掺杂区216、第二阳极掺杂区218、第三阳极掺杂区220、第一阴极掺杂区222和第二阴极掺杂区224。最后，如图1B所示，进行一内连线工艺，于半导体基板200上形成耦接至第一阳极掺杂区216、第二阳极掺杂区218和第三阳极掺杂区220的阳极电极226。另外，于半导体基板200上形成耦接至第一阴极掺杂区222和第二阴极掺杂区224的阴极电极228。经过上述工艺，完成本发明一些实施例的半导体装置100b。
图9是本发明一实施例的半导体装置的电流-电压特性曲线。如图9所示，半导体装置是否具有多晶场板对于阳极的阻断电压(blocking voltage)并没有影响。然而，对于阴极而言，在没有多晶场板的情况下，在约150伏特～175伏特的电压时，其电流产生提早上升(early take off)的现象；相反地，在具有多晶场板的情况下，其阻断电压提高至接近225伏特。上述结果显示，多晶场板的形成明显改善了半导体装置的阻断电压。
本发明一些实施例的半导体装置100a、100b具有以下优点。本发明实施例的半导体装置为使用一个或多个横向双载子结晶体管结构构成的一横向快速回复二极管。举例来说，本发明实施例的半导体装置100a、100b是利用一NPN双载子结晶体管(如图1C所示的第一双载子结晶体管B1)横向耦接一(寄生)二极管(如图1C所示的二极管A1)，以构成一快速回复横向二极管。当对半导体装置100a、100b施加顺向电压(forward voltage)时，上述NPN双载子结晶体管可增加二极管的导通电流，而可达到大顺向电流的要求。当对半导体装置100a、100b施加反向电压(reverse voltage)时，前述结构可迅速阻断反向电流，因而有效降低反向回复时间(reverse recovery time，tRR)，可有效缩小元件面积且加大电流驱动能力。本发明实施例的半导体装置100a、100b通过在一NPN双载子结晶体管(如图1C所示的第一双载子结晶体管B1)的PN结上形成一多晶场板(poly field plate)，用以减少后续工艺中金属层的使用数目，避免一般在金属线横跨半导体装置时所产生的电流提早上升(early take off)和漏电流的问题，同时有效提高半导体装置100a、100b的阻断电压(blocking voltage)。在本发明一些实施例中，当上述半导体装置于绝缘层上覆硅(SOI)基板上形成时，更可进一步抑制寄生双载子结晶体管(BJT)所产生闭锁(latch-up)效应，因而有效保护元件抑制漏电流。
此外，在本发明一些其他实施例中，隔绝物201可随着第三阱212的宽度增加而具有一较大的宽度，由于可使得高电场区离结(pn junction)较远，可以形成较平滑曲线的电场分布，所以可进一步提高半导体装置100a的耐受电压。在本发明一些其他实施例中，半导体装置100a、100b的耦接至阳极电极226的第二阱208和耦接至阴极电极228的第三阱212分别由多个彼此隔开的长条状次阱构成，因而可以降低第二阱208区域和第三阱212区域的总掺质浓度，所以也可进一步提高半导体装置的耐受电压。
虽然本发明已以实施例揭露于上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (26)
1.一种半导体装置，其特征在于，包括：
一基板；
一埋藏氧化层，设置于该基板上；
一半导体层，具有一第一导电类型，设置于该埋藏氧化层上；
一第一阱，具有该第一导电类型，设置于该半导体层中；
一第二阱和一第三阱，具有相反于该第一导电类型的一第二导电类型，分别接近于该第一阱的相对两侧，且与该第一阱分别相距一第一距离和一第二距离；
一隔绝物，覆盖该第一阱和该第三阱；
一多晶场板，具有该第一导电类型或第二导电类型，设置于该隔绝物上，且该多晶场板位于该第一阱和该第三阱之间的该半导体层上方；
一第一阳极掺杂区，具有该第二导电类型，设置于该第二阱中；
一第二阳极掺杂区，具有该第一导电类型，设置于该第二阱中；
一第三阳极掺杂区，具有该第一导电类型，设置于该第二阱中，其中该第二阳极掺杂区位于该第三阳极掺杂区的正上方；以及
一第一阴极掺杂区，具有该第二导电类型，耦接至该第三阱。
2.如权利要求1所述的半导体装置，其特征在于，更包括：
一第四阱，具有该第二导电类型，其中该第四阱相邻于该第三阱的远离于该第一阱的一侧；以及
一第二阴极掺杂区，具有该第二导电类型，其中该第一阴极掺杂区和该第二阴极掺杂区设置于该第四阱中，且该第一阴极掺杂区位于该第二阴极掺杂区的正上方。
3.如权利要求1所述的半导体装置，其特征在于，该第二阳极掺杂区的掺质浓度大于该第三阳极掺杂区的掺质浓度，且该第三阳极掺杂区的掺质浓度大于该第一阱的掺质浓度。
4.如权利要求2所述的半导体装置，其特征在于，该第一阴极掺杂区的掺质浓度大于该第二阴极掺杂区的掺质浓度，且该第二阴极掺杂区的掺质浓度大于该第四阱的掺质浓度。
5.如权利要求1所述的半导体装置，其特征在于，该第二阳极掺杂区和该第三阳极掺杂区与第二阱部分重叠。
6.如权利要求5所述的半导体装置，其特征在于，该第二阳极掺杂区与该第一阱相距一第三距离，其中该第三距离小于该第一距离。
7.如权利要求1所述的半导体装置，其特征在于，该第二阱由多个彼此隔开的长条状第二次阱构成，其中该多个长条状第二次阱从该半导体层的一表面向下延伸至埋藏氧化层。
8.如权利要求2所述的半导体装置，其特征在于，该第三阱由多个彼此隔开的长条状第三次阱构成，其中该多个长条状第三次阱从该半导体层的一表面向下延伸至埋藏氧化层。
9.如权利要求8所述的半导体装置，其特征在于，该多个长条状第三次阱其中一个邻接该第四阱，且与相邻的该多个长条状第三次阱其中另一个相距一第一间距，该第一间距大于各个该长条状第三次阱的宽度。
10.如权利要求1所述的半导体装置，其特征在于，该第一阳极掺杂区、该第二阳极掺杂区和该第三阳极掺杂区耦接至一阳极电极。
11.如权利要求1所述的半导体装置，其特征在于，该第一阴极掺杂区耦接至一阴极电极。
12.如权利要求6所述的半导体装置，其特征在于，该第二阱、该第一阱、该第三阱及第一阴极掺杂区构成一第一双载子结晶体管，其中该第二阱为该第一双载子结晶体管的一集极，该第一阱为该第一双载子结晶体管的一基极，且该第三阱和第一阴极掺杂区为该第一双载子结晶体管的一射极。
13.如权利要求12所述的半导体装置，其特征在于，该第二阳极掺杂区、该第三阳极掺杂区、该第一阱、该第三阱及第一阴极掺杂区构成一二极管，其中该第二阳极掺杂区、该第三阳极掺杂区和该第一阱为该二极管的一第一极，且该第三阱和第一阴极掺杂区为该二极管的一第二极。
14.如权利要求13所述的半导体装置，其特征在于，该第一双载子结晶体管的该基极耦接该二极管的该第一极，且该第一双载子结晶体管的该射极耦接该二极管的该第二极。
15.如权利要求13所述的半导体装置，其特征在于，该第一导电类型为p型，该第二导电类型为n型，且其中该第一双载子结晶体管为一NPN双载子结晶体管，该二极管的该第一极和第二极分别为一阳极和一阴极。
16.一种半导体装置的制造方法，其特征在于，包括：
提供一基板；
形成一埋藏氧化层于该基板上；
形成一半导体层于该埋藏氧化层上，且该半导体层具有一第一导电类型；
形成一第一阱于该半导体层中，且该第一阱具有该第一导电类型；
形成一第二阱和一第三阱分别接近于该第一阱的相对两侧，且与该第一阱分别相距一第一距离和一第二距离，其中该第二阱和该第三阱具有相反于该第一导电类型的一第二导电类型；
形成一隔绝物覆盖该第一阱和该第三阱；
形成一多晶场板于该隔绝物上及该第一阱和该第三阱之间的该半导体层上方，且该多晶场板具有该第一导电类型或第二导电类型；
形成一第一阳极掺杂区于该第二阱中，且该第一阳极掺杂区具有该第二导电类型；
形成一第二阳极掺杂区于该第二阱中，且该第二阳极掺杂区具有该第一导电类型；
形成一第三阳极掺杂区于该第二阱中，且该第三阳极掺杂区具有该第一导电类型，其中该第二阳极掺杂区形成于该第三阳极掺杂区的正上方；以及
形成一第一阴极掺杂区耦接至该第三阱，且该第一阴极掺杂区具有该第二导电类型。
17.如权利要求16所述的半导体装置的制造方法，其特征在于，更包括：
在形成该隔绝物之前，形成一第四阱相邻于该第三阱的远离于该第一阱的一侧，且该第四阱具有该第二导电类型；以及
形成一第二阴极掺杂区，具有该第二导电类型，其中该第一阴极掺杂区和该第二阴极掺杂区形成于该第四阱中，且该第一阴极掺杂区形成于该第二阴极掺杂区的正上方。
18.如权利要求16所述的半导体装置的制造方法，其特征在于，该第二阳极掺杂区的掺质浓度大于该第三阳极掺杂区的掺质浓度，且该第三阳极掺杂区的掺质浓度大于该第一阱的掺质浓度。
19.如权利要求17所述的半导体装置的制造方法，其特征在于，该第一阴极掺杂区的掺质浓度大于该第二阴极掺杂区的掺质浓度，且该第二阴极掺杂区的掺质浓度大于该第四阱的掺质浓度。
20.如权利要求16所述的半导体装置的制造方法，其特征在于，该第二阳极掺杂区和该第三阳极掺杂区与第二阱部分重叠。
21.如权利要求16所述的半导体装置的制造方法，其特征在于，该第二阳极掺杂区与该第一阱相距一第三距离，其中该第三距离小于该第一距离。
22.如权利要求16所述的半导体装置的制造方法，其特征在于，该第二阱由多个彼此隔开的长条状第二次阱构成，其中该多个长条状第二次阱从该半导体层的一表面向下延伸至埋藏氧化层。
23.如权利要求17所述的半导体装置的制造方法，其特征在于，该第三阱由多个彼此隔开的长条状第三次阱构成，其中该多个长条状第三次阱从该半导体层的一表面向下延伸至埋藏氧化层。
24.如权利要求23所述的半导体装置的制造方法，其特征在于，该多个长条状第三次阱其中一个邻接该第四阱，且与相邻的该多个长条状第三次阱其中另一个相距一第一间距，该第一间距大于各个该长条状第三次阱的宽度。
25.如权利要求16所述的半导体装置的制造方法，其特征在于，该第一阳极掺杂区、该第二阳极掺杂区和该第三阳极掺杂区耦接至一阳极电极。
26.如权利要求16所述的半导体装置的制造方法，其特征在于，该第一阴极掺杂区耦接至一阴极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003005.9A CN106941122B (zh) | 2016-01-04 | 2016-01-04 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003005.9A CN106941122B (zh) | 2016-01-04 | 2016-01-04 | 半导体装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106941122A CN106941122A (zh) | 2017-07-11 |
| CN106941122B true CN106941122B (zh) | 2019-07-12 |
Family
ID=59469171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610003005.9A Active CN106941122B (zh) | 2016-01-04 | 2016-01-04 | 半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106941122B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111446245B (zh) * | 2019-01-17 | 2022-09-23 | 世界先进积体电路股份有限公司 | 半导体结构 |
| CN110854072B (zh) * | 2020-01-07 | 2022-11-04 | 四川立泰电子有限公司 | 低电磁干扰功率器件终端结构的制造工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1996616A (zh) * | 2006-12-15 | 2007-07-11 | 东南大学 | 厚栅高压p型金属氧化物半导体管及其制备方法 |
| CN101976670A (zh) * | 2010-08-27 | 2011-02-16 | 东南大学 | 一种绝缘体上硅可集成大电流p型组合半导体器件 |
| CN103050523A (zh) * | 2012-12-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN103855152A (zh) * | 2012-12-07 | 2014-06-11 | 旺宏电子股份有限公司 | 用于高电压静电放电防护的双向双极型结晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861711B2 (en) * | 2003-01-03 | 2005-03-01 | Micrel, Incorporated | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors |
| US8541848B2 (en) * | 2011-10-12 | 2013-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage MOSFETs having current diversion region in substrate near fieldplate |
| JP6132539B2 (ja) * | 2012-12-13 | 2017-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-01-04 CN CN201610003005.9A patent/CN106941122B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1996616A (zh) * | 2006-12-15 | 2007-07-11 | 东南大学 | 厚栅高压p型金属氧化物半导体管及其制备方法 |
| CN101976670A (zh) * | 2010-08-27 | 2011-02-16 | 东南大学 | 一种绝缘体上硅可集成大电流p型组合半导体器件 |
| CN103855152A (zh) * | 2012-12-07 | 2014-06-11 | 旺宏电子股份有限公司 | 用于高电压静电放电防护的双向双极型结晶体管 |
| CN103050523A (zh) * | 2012-12-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 绝缘栅双极型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106941122A (zh) | 2017-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101745776B1 (ko) | 전력용 반도체 소자 | |
| EP3047523B1 (en) | High voltage mosfet devices and methods of making the devices | |
| US8278710B2 (en) | Guard ring integrated LDMOS | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| US9673188B2 (en) | Integrated electrostatic discharge (ESD) clamping for an LDMOS transistor device having a bipolar transistor | |
| US7795638B2 (en) | Semiconductor device with a U-shape drift region | |
| US10680098B2 (en) | High voltage tolerant LDMOS | |
| US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
| US9601614B2 (en) | Composite semiconductor device with different channel widths | |
| US20140327039A1 (en) | Trench type power transistor device | |
| WO2024183414A1 (zh) | 分裂栅型沟槽碳化硅mosfet器件及其制备方法 | |
| CN116598358A (zh) | 一种沟槽型功率mosfet器件及工艺流程 | |
| CN102468298A (zh) | 带有集成箝位电路的累积型场效应管 | |
| CN103545346B (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN112151619A (zh) | 碳化硅mosfet及其制造方法以及电子设备 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN106941122B (zh) | 半导体装置及其制造方法 | |
| CN119069538B (zh) | Mos器件及其制备方法 | |
| CN105280712A (zh) | 电荷补偿器件及其制造 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| US12520541B2 (en) | Super-junction device | |
| CN117747612B (zh) | 半导体器件以及半导体器件的制作方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| TWI575570B (zh) | 半導體裝置及其製造方法 | |
| CN118398618B (zh) | 具有低漏电及快恢复能力的屏蔽栅功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |