CN106972063B - 金属氧化物薄膜晶体管的制作方法 - Google Patents

金属氧化物薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN106972063B
CN106972063B CN201710167165.1A CN201710167165A CN106972063B CN 106972063 B CN106972063 B CN 106972063B CN 201710167165 A CN201710167165 A CN 201710167165A CN 106972063 B CN106972063 B CN 106972063B
Authority
CN
China
Prior art keywords
layer
metal oxide
film transistor
metal
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710167165.1A
Other languages
English (en)
Other versions
CN106972063A (zh
Inventor
李金明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710167165.1A priority Critical patent/CN106972063B/zh
Publication of CN106972063A publication Critical patent/CN106972063A/zh
Application granted granted Critical
Publication of CN106972063B publication Critical patent/CN106972063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明提供一种金属氧化物薄膜晶体管的制作方法，在有源层上图案化形成栅极与栅极绝缘层后，以栅极与栅极绝缘层为阻挡层，通过等离子掺杂工艺对所述有源层进行第一次掺杂，形成轻掺杂区，然后沉积形成层间介电层，在层间介电层上对应轻掺杂区上方形成第一过孔与第二过孔，再在层间介电层上沉积一层银膜，对层间介电层进行高温退火处理，从而使银膜中的银扩散到轻掺杂区中，实现对有源层进行第二次掺杂，使得轻掺杂区上被所述第一通孔与第二通孔露出的区域变为重掺杂区，进而得到具有轻掺杂漏极结构的有源层；能够有效降低源、漏极与有源层的接触电阻，提高迁移率和电流开关比，进而提高薄膜晶体管的电性，且制作方法简单。

Description

金属氧化物薄膜晶体管的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种金属氧化物薄膜晶体管的制作方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。
薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，金属氧化物薄膜晶体管(metal oxide TFT)具有场效应迁移率高(≥10cm2/V·s)、制备工艺简单、大面积沉积均匀性好、响应速度快、及可见光范围内透过率高等特点，被认为是显示器朝着大尺寸、及柔性化方向发展的最有潜力的背板技术。
由于金属氧化物薄膜对酸非常敏感，即便是弱酸也能快速腐蚀氧化物半导体，同时，TFT器件中金属氧化物半导体层通常设置的很薄，一般在30-50nm之间，它即便在500:1比例稀释的氢氟酸(HF)中，只需要几秒钟就可以被刻蚀完，而大多数金属则需要在强酸下刻蚀，并且速率较慢，因此，对于底栅结构的金属氧化物薄膜晶体管，在金属氧化物半导体上刻蚀金属层而形成源、漏电极时很容易破坏金属氧化物半导体本身，所以顶栅型(Topgate)金属氧化物薄膜晶体管结构就成为目前主要的发展方向。
现有技术中，顶栅型金属氧化物薄膜晶体管具有良好的电学特性及稳定性，其制备方法目前主要采用等离子体处理、金属掺杂等方法来对金属氧化物半导体材料进行掺杂，以降低金属和金属氧化物半导体层的接触电阻而形成欧姆接触。而等离子体处理的方法很容易对金属氧化物半导体材料表面产生损伤，源漏区域的电阻不稳定，容易上升，从而导致器件稳定性较差；而目前主流的金属掺杂的方法主要通过活泼金属对金属氧化物半导体层夺氧进行导体化。
发明内容
本发明的目的在于提供一种金属氧化物薄膜晶体管的制作方法，能够有效降低源、漏极与有源层的接触电阻，提高迁移率和电流开关比，进而提高薄膜晶体管的电性，且制作方法简单。
为实现上述目的，本发明提供一种金属氧化物薄膜晶体管的制作方法，包括如下步骤：
步骤S1、提供一基板，在所述基板上依次沉积缓冲层、及金属氧化物半导体层，对该金属氧化物半导体层进行图案化处理得到有源层；
步骤S2、在所述缓冲层、及有源层上依次沉积绝缘层、及栅极金属层，对该绝缘层、及栅极金属层进行图案化处理得到栅极绝缘层与栅极；
以所述栅极、及栅极绝缘层为阻挡层，通过等离子掺杂工艺对所述有源层进行第一次掺杂，使得所述有源层上未被所述栅极与栅极绝缘层覆盖的区域的导电性增强，形成轻掺杂区；
步骤S3、在所述栅极、有源层、及缓冲层上沉积层间介电层，对该层间介电层进行图案化处理，在所述层间介电层上形成对应于所述轻掺杂区上方的第一通孔与第二通孔；
步骤S4、在所述层间介电层上沉积一层银膜，对所述层间介电层进行高温退火处理，使银膜中的银扩散到有源层的轻掺杂区中，实现对所述有源层进行第二次掺杂，使得所述轻掺杂区上被所述第一通孔与第二通孔露出的区域的导电性进一步增强，变为重掺杂区；然后利用刻蚀工艺将所述层间介电层表面的银膜刻蚀掉；
步骤S5、在所述层间介电层上沉积源漏极金属层，对该源漏极金属层进行图案化处理，得到源极与漏极，所述源极和漏极分别通过第一通孔和第二通孔与所述有源层的重掺杂区相接触。
所述步骤S4中，通过物理气相沉积法沉积银膜，所沉积银膜的厚度为
所述步骤S4中，对所述层间介电层进行高温退火处理时所采用的退火温度为100-400℃。
所述步骤S1中，采用等离子增强化学气相沉积法沉积缓冲层，所述缓冲层的材料为氧化硅，所沉积缓冲层的厚度为
所述步骤S1中，采用物理气相沉积法沉积金属氧化物半导体层，所沉积金属氧化物半导体层的厚度为所述金属氧化物半导体层的材料为铟镓锌氧化物、或铟镓锌锡氧化物。
所述步骤S1还包括，在对所述金属氧化物半导体层进行图案化处理之前，利用高温炉对所述金属氧化物半导体层进行高温退火处理，退火温度为150-450℃。
所述步骤S2中，分别通过等离子增强化学气相沉积法和物理气相沉积法沉积绝缘层、及栅极金属层，所述绝缘层为氧化硅层、或者氮化硅层和氧化硅层的复合层，所沉积绝缘层的厚度为所述栅极金属层的材料为钼、铝、铜、钛中的一种或多种，所沉积栅极金属层的厚度为
所述步骤S2还包括，在沉积栅极金属层之前，利用高温炉对所述绝缘层进行高温退火处理，退火温度为150-450℃。
所述步骤S2中，利用氩气、氮气、或氦气通过等离子掺杂工艺对所述有源层进行第一次掺杂。
所述步骤S3中，通过等离子增强化学气相沉积法沉积层间介电层，所述层间介电层为氧化硅层、或者氮化硅层和氧化硅层的复合层，所沉积层间介电层的厚度为
所述步骤S5中，通过物理气相沉积法沉积源漏极金属层，所述源漏极金属层的材料为钼、铝、铜、钛中的一种或多种，所沉积源漏极金属层的厚度为
本发明的有益效果：本发明提供一种金属氧化物薄膜晶体管的制作方法，薄膜晶体管采用顶栅结构，在有源层上形成图案化的栅极与栅极绝缘层后，以栅极与栅极绝缘层为阻挡层，通过等离子掺杂工艺对所述有源层进行第一次掺杂，形成轻掺杂区，然后沉积形成层间介电层，在层间介电层上对应轻掺杂区上方形成第一过孔与第二过孔，再在所述层间介电层上沉积一层银膜，对层间介电层进行高温退火处理，从而使银膜中的银扩散到有源层的轻掺杂区中，实现对所述有源层进行第二次掺杂，使得所述轻掺杂区上被所述第一通孔与第二通孔露出的区域的导电性进一步增强，变为重掺杂区，进而得到具有轻掺杂漏极(Lightly Doped Drain，LDD)结构的有源层；能够有效降低源、漏极与有源层的接触电阻，提高迁移率和电流开关比，进而提高薄膜晶体管的电性，且制作方法简单。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其他有益效果显而易见。
附图中，
图1为本发明的金属氧化物薄膜晶体管的制作方法的流程示意图；
图2-3为本发明的金属氧化物薄膜晶体管的制作方法的步骤S1的示意图；
图4-5为本发明的金属氧化物薄膜晶体管的制作方法的步骤S2的示意图；
图6为本发明的金属氧化物薄膜晶体管的制作方法的步骤S3的示意图；
图7为本发明的金属氧化物薄膜晶体管的制作方法的步骤S4的示意图；
图8-9为本发明的金属氧化物薄膜晶体管的制作方法的步骤S5的示意图；
图10为本发明的金属氧化物薄膜晶体管的制作方法一具体实施例中步骤S6的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种金属氧化物薄膜晶体管的制作方法，包括如下步骤：
步骤S1、如图2-3所示，提供一基板10，在所述基板10上依次沉积缓冲层20、及金属氧化物半导体层30，对该金属氧化物半导体层30进行图案化处理得到有源层35。
具体地，所述步骤S1中，采用等离子增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)沉积缓冲层20，所述缓冲层20的材料为氧化硅(SiO2)，所沉积缓冲层20的厚度为
具体地，所述步骤S1中，采用物理气相沉积法(Physical Vapor Deposition，PVD)沉积金属氧化物半导体层30，所沉积金属氧化物半导体层30的厚度为所述金属氧化物半导体层30的材料可以为铟镓锌氧化物(IGZO)、或铟镓锌锡氧化物(IGZTO)，也可为其他金属氧化物材料。
具体地，所述步骤S1还包括，在对所述金属氧化物半导体层30进行图案化处理之前，利用高温炉对所述金属氧化物半导体层30进行高温退火处理，退火温度为150-450℃，以使得所述金属氧化物半导体层30内的原子排列由杂乱变得规整。
具体地，所述步骤S1中，依次利用黄光工艺和刻蚀工艺对所述金属氧化物半导体层30进行图案化处理。
步骤S2、如图4-5所示，在所述缓冲层20、及有源层35上依次沉积绝缘层40、及栅极金属层50，对该绝缘层40、及栅极金属层50进行图案化处理得到栅极绝缘层45与栅极55；
然后以所述栅极55、及栅极绝缘层45为阻挡层，利用氩气(Ar)、氮气(N2)、或氦气(He)等气体通过等离子掺杂工艺对所述有源层35进行第一次掺杂，使得所述有源层35上未被所述栅极55与栅极绝缘层45覆盖的区域的导电性增强，形成轻掺杂区351。
具体地，所述步骤S2中，分别通过等离子增强化学气相沉积法和物理气相沉积法沉积绝缘层40、及栅极金属层50，所述绝缘层40为氧化硅层、或者氮化硅层(SiNx)和氧化硅层的复合层，所沉积绝缘层40的厚度为 所述栅极金属层50的材料为钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等金属中的一种或多种，所沉积栅极金属层50的厚度为
具体地，所述步骤S2可以还包括，在沉积栅极金属层50之前，利用高温炉对所述绝缘层40进行高温退火处理，退火温度为150-450℃，以对金属氧化物材料的有源层35表面所存在的缺陷进行修补，进而提高金属氧化物薄膜晶体管的电性和稳定性。当然在此步骤S2中，也可不对所述绝缘层40进行高温退火处理，而通过在后续对钝化层(PV)高温退火处理时一并进行。
具体地，所述步骤S2中，依次利用黄光工艺和刻蚀工艺对所述绝缘层40、及栅极金属层50进行图案化处理，其中利用刻蚀工艺对所述绝缘层40、及栅极金属层50进行刻蚀时，可利用湿刻工艺和干刻工艺分别对绝缘层40、及栅极金属层50进行刻蚀，也可利用干刻工艺对绝缘层40、及栅极金属层50一起进行刻蚀。
步骤S3、如图6所示，在所述栅极55、有源层35、及缓冲层20上沉积层间介电层60，对该层间介电层60进行图案化处理，在所述层间介电层60上形成对应于所述轻掺杂区351上方的第一通孔61与第二通孔62。
具体地，所述步骤S3中，通过等离子增强化学气相沉积法沉积层间介电层60，所述层间介电层60为氧化硅层、或者氮化硅层和氧化硅层的复合层，所沉积层间介电层60的厚度为
具体地，所述步骤S3中，依次利用黄光工艺和刻蚀工艺对所述层间介电层60进行图案化处理。
步骤S4、如图7所示，在所述层间介电层60上沉积一层银膜，对所述层间介电层60进行高温退火处理，退火温度为100-400℃，使银膜中的银扩散到有源层35的轻掺杂区351中，实现对所述有源层35进行第二次掺杂，使得所述轻掺杂区351上被所述第一通孔61与第二通孔62露出的区域的导电性进一步增强，变为重掺杂区352，进而得到具有轻掺杂漏极结构的有源层；然后为了防止由于银的附着性低而可能导致上层膜脱落的问题，利用刻蚀工艺将所述层间介电层60表面的银膜刻蚀掉。
具体地，所述步骤S4中，通过物理气相沉积法沉积银膜，所沉积银膜的厚度为
具体地，与常规金属掺杂方法主要采用活泼金属对金属氧化物进行掺杂相比，本发明采用银对所述有源层35进行第二次掺杂，通过银高效的扩散性，夺取有源层35的氧使有源层35得到更多的电子而形成重掺杂区352。
步骤S5、如图8-9所示，在所述层间介电层60上沉积源漏极金属层70，对该源漏极金属层70进行图案化处理，得到源极71与漏极72，所述源极71和漏极72分别通过第一通孔61和第二通孔62与所述有源层35的重掺杂区352相接触。
具体地，所述步骤S5中，通过物理气相沉积法沉积源漏极金属层70，所述源漏极金属层70的材料为钼、铝、铜、钛等金属中的一种或多种，所沉积源漏极金属层70的厚度为
具体地，所述步骤S5中，依次利用黄光工艺和刻蚀工艺对所述源漏极金属层70进行图案化处理。
进一步地，本发明的金属氧化物薄膜晶体管的制作方法还可包括；
步骤S6、如图10所示，在所述层间介电层60、源极71、及漏极72上沉积钝化层80，对该钝化层80进行图案化处理，在所述钝化层80上形成对应于所述漏极72上方的第三通孔85，在所述钝化层80上形成像素电极90，所述像素电极90通过第三通孔85与所述漏极72相接触。
综上所述，本发明提供一种金属氧化物薄膜晶体管的制作方法，薄膜晶体管采用顶栅结构，在有源层上形成图案化的栅极与栅极绝缘层后，以栅极与栅极绝缘层为阻挡层，通过等离子掺杂工艺对所述有源层进行第一次掺杂，形成轻掺杂区，然后沉积形成层间介电层，在层间介电层上对应轻掺杂区上方形成第一过孔与第二过孔，再在所述层间介电层上沉积一层银膜，对层间介电层进行高温退火处理，从而使银膜中的银扩散到有源层的轻掺杂区中，实现对所述有源层进行第二次掺杂，使得所述轻掺杂区上被所述第一通孔与第二通孔露出的区域的导电性进一步增强，变为重掺杂区，进而得到轻掺杂漏极结构的有源层；能够有效降低源、漏极与有源层的接触电阻，提高迁移率和电流开关比，进而提高薄膜晶体管的电性，且制作方法简单。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (9)

1.一种金属氧化物薄膜晶体管的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一基板(10)，在所述基板(10)上依次沉积缓冲层(20)、及金属氧化物半导体层(30)，对该金属氧化物半导体层(30)进行图案化处理得到有源层(35)；
步骤S2、在所述缓冲层(20)、及有源层(35)上依次沉积绝缘层(40)、及栅极金属层(50)，对该绝缘层(40)、及栅极金属层(50)进行图案化处理得到栅极绝缘层(45)与栅极(55)；
以所述栅极(55)、及栅极绝缘层(45)为阻挡层，通过等离子掺杂工艺对所述有源层(35)进行第一次掺杂，使得所述有源层(35)上未被所述栅极(55)与栅极绝缘层(45)覆盖的区域的导电性增强，形成轻掺杂区(351)；
步骤S3、在所述栅极(55)、有源层(35)、及缓冲层(20)上沉积层间介电层(60)，对该层间介电层(60)进行图案化处理，在所述层间介电层(60)上形成对应于所述轻掺杂区(351)上方的第一通孔(61)与第二通孔(62)；
步骤S4、在所述层间介电层(60)上沉积一层银膜，对所述层间介电层(60)进行高温退火处理，采用的退火温度为100-400℃，使银膜中的银扩散到有源层(35)的轻掺杂区(351)中，实现对所述有源层(35)进行第二次掺杂，使得所述轻掺杂区(351)上被所述第一通孔(61)与第二通孔(62)露出的区域的导电性进一步增强，变为重掺杂区(352)；然后利用刻蚀工艺将所述层间介电层(60)表面的银膜刻蚀掉；
步骤S5、在所述层间介电层(60)上沉积源漏极金属层(70)，对该源漏极金属层(70)进行图案化处理，得到源极(71)与漏极(72)，所述源极(71)和漏极(72)分别通过第一通孔(61)和第二通孔(62)与所述有源层(35)的重掺杂区(352)相接触。
2.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S4中，通过物理气相沉积法沉积银膜，所沉积银膜的厚度为
3.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S1中，采用等离子增强化学气相沉积法沉积缓冲层(20)，所述缓冲层(20)的材料为氧化硅，所沉积缓冲层(20)的厚度为
4.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S1中，采用物理气相沉积法沉积金属氧化物半导体层(30)，所沉积金属氧化物半导体层(30)的厚度为所述金属氧化物半导体层(30)的材料为铟镓锌氧化物、或铟镓锌锡氧化物。
5.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S1还包括，在对所述金属氧化物半导体层(30)进行图案化处理之前，利用高温炉对所述金属氧化物半导体层(30)进行高温退火处理，退火温度为150-450℃。
6.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S2中，分别通过等离子增强化学气相沉积法和物理气相沉积法沉积绝缘层(40)、及栅极金属层(50)，所述绝缘层(40)为氧化硅层、或者氮化硅层和氧化硅层的复合层，所沉积绝缘层(40)的厚度为 所述栅极金属层(50)的材料为钼、铝、铜、钛中的一种或多种，所沉积栅极金属层(50)的厚度为
所述步骤S2还包括，在沉积栅极金属层(50)之前，利用高温炉对所述绝缘层(40)进行高温退火处理，退火温度为150-450℃。
7.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S2中，利用氩气、氮气、或氦气通过等离子掺杂工艺对所述有源层(35)进行第一次掺杂。
8.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S3中，通过等离子增强化学气相沉积法沉积层间介电层(60)，所述层间介电层(60)为氧化硅层、或者氮化硅层和氧化硅层的复合层，所沉积层间介电层(60)的厚度为
9.如权利要求1所述的金属氧化物薄膜晶体管的制作方法，其特征在于，所述步骤S5中，通过物理气相沉积法沉积源漏极金属层(70)，所述源漏极金属层(70)的材料为钼、铝、铜、钛中的一种或多种，所沉积源漏极金属层(70)的厚度为
CN201710167165.1A 2017-03-20 2017-03-20 金属氧化物薄膜晶体管的制作方法 Active CN106972063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710167165.1A CN106972063B (zh) 2017-03-20 2017-03-20 金属氧化物薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710167165.1A CN106972063B (zh) 2017-03-20 2017-03-20 金属氧化物薄膜晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN106972063A CN106972063A (zh) 2017-07-21
CN106972063B true CN106972063B (zh) 2019-07-02

Family

ID=59328951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710167165.1A Active CN106972063B (zh) 2017-03-20 2017-03-20 金属氧化物薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN106972063B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755259B (zh) * 2018-12-21 2021-12-17 惠科股份有限公司 一种显示面板的制程方法和显示面板
CN112599534A (zh) * 2020-12-08 2021-04-02 深圳市华星光电半导体显示技术有限公司 一种背板组件、制程方法和显示装置
CN115172329A (zh) * 2022-05-07 2022-10-11 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106200173A (zh) * 2016-07-18 2016-12-07 武汉华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN106200173A (zh) * 2016-07-18 2016-12-07 武汉华星光电技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN106972063A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
TWI405335B (zh) 半導體結構及其製造方法
WO2017016007A1 (zh) Tft基板结构及其制作方法
CN104124277B (zh) 一种薄膜晶体管及其制作方法和阵列基板
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
CN107316874B (zh) 阵列基板及其制作方法、显示装置
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
WO2014169544A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
US10340387B2 (en) Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
US9478665B2 (en) Thin film transistor, method of manufacturing the same, display substrate and display apparatus
CN104037233B (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN105990448B (zh) 薄膜晶体管
CN101997037B (zh) 半导体结构及其制造方法
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
CN208045507U (zh) 一种氧化锌薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder