CN109347312B - 一种可集成的电源滤波电路 - Google Patents

Abstract

本发明一种可集成的电源滤波电路，包括根据电流流向依次电连接的整流电路、N级脉动直流电电荷移位及电压合并整流电路和N级电子滤波电路，所述整流电路由桥式整流器DW1构成，所述N级脉动直流电电荷移位及电压合并整流电路包括至少N级脉动直流电电荷移位单元电路及至少N+1级电压合并整流单元电路，其中每级脉动直流电电荷移位单元电路由一个电阻、一个电容、一个晶体管组成，每级电压合并整流单元电路由一个二极管和一个晶体管组成；所述N级电子滤波电路包括至少一个单元电子滤波电路，其中每个单元电子滤波电路由两个三极管、七个电阻、一个电容、一个运算放大器组成。

Description

一种可集成的电源滤波电路

技术领域

本发明属于电子产品电源供给技术领域，具体涉及一种用于无频闪LED灯具的可集成的电源滤波电路。

背景技术

在电子产品中，电源是必须有的，现有的电源电路都是将交流电经过整流后，得到脉动直流电，再经过滤波电路进行滤波，得到平滑的直流电供给用电器件使用。然而在不同的使用场合，对直流电的要求不同，其中，无频闪LED灯具对直流电的要求非常高，因此，无频闪LED灯具的电源滤波都采用了由电感、电解电容等元器件组成的滤波电路。

由电感、电解电容器等元器件组成的滤波电路成本高、体积大，且其寿命受到电解电容的影响而遭到限制。另外，由于电解电容等元器件的体积大，在一些小体积灯具和玻璃制品灯具中无法使用，故亟需研发一种可以运用于所有的小体积灯具和玻璃制品灯具的无频闪可集成的电源滤波电路。

发明内容

本发明克服现有技术存在的不足，所要解决的技术问题为：提供一种体积小、成本低、使用寿命长，适用于无频闪LED灯具的可(做成)集成的电源滤波电路。

为了解决上述技术问题，本发明采用的技术方案为：一种可集成的电源滤波电路，包括根据电流流向依次电连接的整流电路、N级脉动直流电电荷移位及电压合并整流电路和N级电子滤波电路，所述整流电路由桥式整流器DW1构成，所述N级脉动直流电电荷移位及电压合并整流电路包括至少N级脉动直流电电荷移位单元电路及N+1级电压合并整流单元电路，其中每级脉动直流电电荷移位单元电路由一个电阻、一个电容、一个晶体管组成，每级电压合并整流单元电路由一个二极管和一个晶体管组成；所述N级电子滤波电路包括至少一个单元电子滤波电路，其中每个单元电子滤波电路由两个三极管、七个电阻、一个电容、一个运算放大器组成(其中N为正整数)。

所述N级脉动直流电电荷移位及电压合并整流电路包括九级脉动直流电电荷移位单元电路及十级电压合并整流单元电路，具体电路包括电阻R2、R4、R6、R8、R10、R12、R14、R16、R18，晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19，电容CJ1、CJ2、CJ3、CJ4、CJ5、CJ6、CJ7、CJ8、CJ9，以及二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10；所述N级电子滤波电路包括一个单元电子滤波电路，具体包括电阻R19、R20、R21、R22、R23、R24、R25，三极管Q29、Q30，运算放大器U1A和电容CJ10；所述桥式整流器DW1的输入端正极连接220V/50Hz交流电的L端，输入端负极连接220V/50Hz交流电的N端，输出端负极接地，输出端正极分别连接电阻R2的一端、晶体管Q2的源极、以及二极管D1的阳极，所述电阻R2的另一端分别连接晶体管Q2的栅极和电容CJ1的一端，所述晶体管Q2的漏极连接电容CJ1的另一端、二极管D2的阳极、电阻R4的一端和晶体管Q4的源极，所述二极管D1的阴极分别连接晶体管Q1的源极和栅极；所述二极管D2的阴极分别连接晶体管Q3的源极和栅极；所述电阻R4的另一端分别连接晶体管Q4的栅极和电容CJ2的一端，所述晶体管Q4的漏极连接电容CJ2的另一端、二极管D3的阳极、电阻R6的一端和晶体管Q6的源极，所述二极管D3的阴极分别连接晶体管Q5的源极和栅极；所述电阻R6的另一端分别连接晶体管Q6的栅极和电容CJ3的一端，所述晶体管Q6的漏极连接电容CJ3的另一端、二极管D4的阳极、电阻R8的一端和晶体管Q8的源极，所述二极管D4的阴极分别连接晶体管Q7的源极和栅极；所述电阻R8的另一端分别连接晶体管Q8的栅极和电容CJ4的一端，所述晶体管Q8的漏极连接电容CJ4的另一端、二极管D5的阳极、电阻R10的一端和晶体管Q10的源极，所述二极管D5的阴极分别连接晶体管Q9的源极和栅极；所述电阻R10的另一端分别连接晶体管Q10的栅极和电容CJ5的一端，所述晶体管Q10的漏极连接电容CJ5的另一端、二极管D6的阳极、电阻R12的一端和晶体管Q12的源极，所述二极管D6的阴极分别连接晶体管Q11的源极和栅极；所述电阻R12的另一端分别连接晶体管Q12的栅极和电容CJ6的一端，所述晶体管Q12的漏极连接电容CJ6的另一端、二极管D7的阳极、电阻R14的一端和晶体管Q14的源极，所述二极管D7的阴极分别连接晶体管Q13的源极和栅极；所述电阻R14的另一端分别连接晶体管Q14的栅极和电容CJ7的一端，所述晶体管Q14的漏极连接电容CJ7的另一端、二极管D8的阳极、电阻R16的一端和晶体管Q16的源极，所述二极管D8的阴极分别连接晶体管Q15的源极和栅极；所述电阻R16的另一端分别连接晶体管Q16的栅极和电容CJ8的一端，所述晶体管Q16的漏极连接电容CJ8的另一端、二极管D9的阳极、电阻R18的一端和晶体管Q18的源极，所述二极管D9的阴极分别连接晶体管Q17的源极和栅极；所述电阻R18的另一端分别连接晶体管Q18的栅极和电容CJ9的一端，所述晶体管Q18的漏极连接电容CJ9的另一端、二极管D10的阳极，所述二极管D10的阴极分别连接晶体管Q19的源极和栅极；所述晶体管Q1的漏极、Q3的漏极、Q5的漏极、Q7的漏极、Q9的漏极、Q11的漏极、Q13的漏极、Q15的漏极、Q17的漏极和Q19的漏极连接后与电阻R20的一端、三极管Q29的集电极和三极管Q30的集电极相连接，所述电阻R20的另一端连接三极管Q29的基极、电阻R21的一端、电阻R24的一端、电阻R25的一端和电阻R23的一端，所述三极管Q29的发射极连接三极管Q30的基极和电阻R21的另一端和电阻R19的一端，所述电阻R19的另一端连接三极管Q30的发射极后形成输出端正极Vled+；所述电阻R24的另一端连接运算放大器U1A的3号引脚和电容CJ10的一端，所述电容CJ10的另一端连接运算放大器U1A的4号引脚和电阻R23的另一端后接地形成输出端负极，所述运算放大器U1A的2号引脚连接电阻R22的一端，所述电阻R22的另一端连接电阻R25的另一端和运算放大器U1A的1号引脚，所述运算放大器的8号引脚外接线性电源VDD。

所述晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19为N沟道型MOS晶体管。

所述N级电子滤波电路由两个单元电子滤波电路串联组成。

所述N级电子滤波电路由两个单元电子滤波电路并联组成。

所述N级电子滤波电路由四个单元电子滤波电路串并混合组成。

本发明提供的技术方案与现有技术相比具备以下有益效果：

1、本发明所提供的技术全部采用了半导体材料，便于集成；

2、在N级脉动直流电电荷移位电路中的CJ电容，能利用制作MOS管工艺时在MOS管的栅极和漏极之间形成，形成一体化的N级脉动直流电电荷移位电路，取得脉动直流电电荷移位所需要的电压波形；

3、电子滤波器电路中的CJ电容使用集成的介质电容，经过运算放大器将CJ电容的容量放大N倍，作为电子滤波器的滤波电容，能有效的滤除N级脉动直流电电荷移位及电压合并整流电路的杂波分量，得到优良的直流电；

4、能做成集成电路，体积小，一致性好，寿命长，运用方便，减少生产工序，能适应大规模生产；

综上所述：本发明所提供的技术全部采用了半导体材料，避免了现有电源滤波电路中使用电感、电解电容等大体积元器件的缺点，因此，可以做成集成电路，体积小，一致性好，寿命长，运用方便，能提高产品生产能力；同时当负载电流不够时，可以多组并联使用。

附图说明

下面结合附图对本发明做进一步详细的说明；

图1为本发明的电路原理框图；

图2为本发明实施例一的具体电路结构示意图；

图3为本发明中的九级脉动直流电电荷移位及电压合并整流电路结构示意图；

图4为本发明中的单元电子滤波电路结构示意图；

图5为本发明实施例二的电路原理框图；

图6为本发明实施例三的电路原理框图；

图7为本发明实施例四的电路原理框图；

图8为本发明中两个单元电子滤波电路串联结构示意图；

图9为本发明中两个单元电子滤波电路并联结构示意图；

图10为本发明中四个单元电子滤波电路串并混合结构示意图；

图11为本发明中220V/50Hz交流电经过整流电路整流后得到的脉动直流电经过第一级电压合并整流单元电路后得到的LBX1波形示意图；

图12为本发明中220V/50Hz交流电经过整流电路整流后得到的脉动直流电经过第一级脉动直流电电荷移位单元电路后延时得到的LBX2波形示意图；

图13为本发明中220V/50Hz交流电经过整流电路整流后得到的脉动直流电经过第九级脉动直流电电荷移位单元电路后延时得到的LBX10波形示意图；

图14为本发明中220V/50Hz交流电经过整流电路整流后得到的脉动直流电依次经过九级脉动直流电电荷移位单元电路和十级电压合并整流单元电路后再经过一级单元电子滤波电路后得到的波形示意图，图中：LBX11波形为脉动直流电经过电荷移位及电压合并整流后得到的波形，LBX12波形为LBX11波形经过一级单元电子滤波电路滤波后得到的平滑直流电波形。

图15为本发明中第一级脉动直流电电荷移位单元电路；

图16为本发明中第一级电压合并整流单元电路的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明提供的一种可集成的电源滤波电路，包括根据电流流向依次电连接的整流电路、N级脉动直流电电荷移位及电压合并整流电路和N级电子滤波电路，所述整流电路由桥式整流器DW1构成，所述N级脉动直流电电荷移位及电压合并整流电路包括至少N级脉动直流电电荷移位单元电路及N+1级电压合并整流单元电路，其中每级脉动直流电电荷移位单元电路由一个电阻、一个电容、一个晶体管组成，每级电压合并整流单元电路由一个二极管和一个晶体管组成；所述N级电子滤波电路包括至少一个单元电子滤波电路，其中每个单元电子滤波电路由两个三极管、七个电阻、一个电容、一个运算放大器组成(其中N为正整数)。

如图2-4所示，所述N级脉动直流电电荷移位及电压合并整流电路包括九级脉动直流电电荷移位单元电路及十级电压合并整流单元电路，具体电路包括电阻R2、R4、R6、R8、R10、R12、R14、R16、R18，晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19，电容CJ1、CJ2、CJ3、CJ4、CJ5、CJ6、CJ7、CJ8、CJ9，以及二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10；所述N级电子滤波电路包括一个单元电子滤波电路，具体包括电阻R19、R20、R21、R22、R23、R24、R25，三极管Q29、Q30，运算放大器U1A和电容CJ10；所述桥式整流器DW1的输入端正极连接220V/50Hz交流电的L端，输入端负极连接220V/50Hz交流电的N端，输出端负极接地，输出端正极分别连接电阻R2的一端、晶体管Q2的源极、以及二极管D1的阳极，所述电阻R2的另一端分别连接晶体管Q2的栅极和电容CJ1的一端，所述晶体管Q2的漏极连接电容CJ1的另一端、二极管D2的阳极、电阻R4的一端和晶体管Q4的源极，所述二极管D1的阴极分别连接晶体管Q1的源极和栅极；所述二极管D2的阴极分别连接晶体管Q3的源极和栅极；所述电阻R4的另一端分别连接晶体管Q4的栅极和电容CJ2的一端，所述晶体管Q4的漏极连接电容CJ2的另一端、二极管D3的阳极、电阻R6的一端和晶体管Q6的源极，所述二极管D3的阴极分别连接晶体管Q5的源极和栅极；所述电阻R6的另一端分别连接晶体管Q6的栅极和电容CJ3的一端，所述晶体管Q6的漏极连接电容CJ3的另一端、二极管D4的阳极、电阻R8的一端和晶体管Q8的源极，所述二极管D4的阴极分别连接晶体管Q7的源极和栅极；所述电阻R8的另一端分别连接晶体管Q8的栅极和电容CJ4的一端，所述晶体管Q8的漏极连接电容CJ4的另一端、二极管D5的阳极、电阻R10的一端和晶体管Q10的源极，所述二极管D5的阴极分别连接晶体管Q9的源极和栅极；所述电阻R10的另一端分别连接晶体管Q10的栅极和电容CJ5的一端，所述晶体管Q10的漏极连接电容CJ5的另一端、二极管D6的阳极、电阻R12的一端和晶体管Q12的源极，所述二极管D6的阴极分别连接晶体管Q11的源极和栅极；所述电阻R12的另一端分别连接晶体管Q12的栅极和电容CJ6的一端，所述晶体管Q12的漏极连接电容CJ6的另一端、二极管D7的阳极、电阻R14的一端和晶体管Q14的源极，所述二极管D7的阴极分别连接晶体管Q13的源极和栅极；所述电阻R14的另一端分别连接晶体管Q14的栅极和电容CJ7的一端，所述晶体管Q14的漏极连接电容CJ7的另一端、二极管D8的阳极、电阻R16的一端和晶体管Q16的源极，所述二极管D8的阴极分别连接晶体管Q15的源极和栅极；所述电阻R16的另一端分别连接晶体管Q16的栅极和电容CJ8的一端，所述晶体管Q16的漏极连接电容CJ8的另一端、二极管D9的阳极、电阻R18的一端和晶体管Q18的源极，所述二极管D9的阴极分别连接晶体管Q17的源极和栅极；所述电阻R18的另一端分别连接晶体管Q18的栅极和电容CJ9的一端，所述晶体管Q18的漏极连接电容CJ9的另一端、二极管D10的阳极，所述二极管D10的阴极分别连接晶体管Q19的源极和栅极；所述晶体管Q1的漏极、Q3的漏极、Q5的漏极、Q7的漏极、Q9的漏极、Q11的漏极、Q13的漏极、Q15的漏极、Q17的漏极和Q19的漏极连接后与电阻R20的一端、三极管Q29的集电极和三极管Q30的集电极相连接，所述电阻R20的另一端连接三极管Q29的基极、电阻R21的一端、电阻R24的一端、电阻R25的一端和电阻R23的一端，所述三极管Q29的发射极连接三极管Q30的基极和电阻R21的另一端和电阻R19的一端，所述电阻R19的另一端连接三极管Q30的发射极后形成输出端正极Vled+；所述电阻R24的另一端连接运算放大器U1A的3号引脚和电容CJ10的一端，所述电容CJ10的另一端连接运算放大器U1A的4号引脚和电阻R23的另一端后接地形成输出端负极，所述运算放大器U1A的2号引脚连接电阻R22的一端，所述电阻R22的另一端连接电阻R25的另一端和运算放大器U1A的1号引脚，所述运算放大器的8号引脚外接线性电源VDD。

所述晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19为N沟道型MOS晶体管。

如图5所示，所述N级电子滤波电路由两个单元电子滤波电路串联组成。

如图6所示，所述N级电子滤波电路由两个单元电子滤波电路并联组成。

如图7所示，所述N级电子滤波电路由四个单元电子滤波电路串并混合组成。

如图2、图11、图12、图13所示，本发明中，二极管D1和晶体管Q1组成第一级电压合并整流单元电路，电阻R2、晶体管Q2和电容CJ1组成第一级脉动直流电电荷移位单元电路；220V/50Hz的交流电经过桥式整流器DW1整流得到100Hz是脉动直流电Vin(波形为LBX1)，该脉动直流电Vin直接加到N沟道型MOS晶体管Q2源极，同时经电阻R2将电能加到晶体管Q2的栅极，通过连接在晶体管栅极和漏极之间的电容CJ1将电荷短时间存储起来，当晶体管Q2的栅极电压上升到一定值时，晶体管Q2导通，由于电阻R2、电容CJ1的存在，100Hz的脉动直流电Vin的第一个电压信号延时传输到晶体管Q2输出端的漏极(波形为LBX2)，延时时间的长短由电阻R2和电容CJ1的参数决定；二极管D2和晶体管Q3组成第二级电压合并整流单元电路，电阻R4、晶体管Q4和电容CJ2组成第二级脉动直流电电荷移位单元电路；二极管D3和晶体管Q5组成第三级电压合并整流单元电路，电阻R6、晶体管Q6和电容CJ3组成第三级脉动直流电电荷移位单元电路；二极管D4和晶体管Q7组成第四级电压合并整流单元电路，电阻R8、晶体管Q8和电容CJ4组成第四级脉动直流电电荷移位单元电路；二极管D5和晶体管Q9组成第五级电压合并整流单元电路，电阻R10、晶体管Q10和电容CJ5组成第五级脉动直流电电荷移位单元电路；二极管D6和晶体管Q11组成第六级电压合并整流单元电路，电阻R12、晶体管Q12和电容CJ6组成第六级脉动直流电电荷移位单元电路；二极管D7和晶体管Q13组成第七级电压合并整流单元电路，电阻R14、晶体管Q14和电容CJ7组成第七级脉动直流电电荷移位单元电路；二极管D8和晶体管Q15组成第八级电压合并整流单元电路，电阻R16、晶体管Q16和电容CJ8组成第八级脉动直流电电荷移位单元电路；二极管D9和晶体管Q17组成第九级电压合并整流单元电路，电阻R18、晶体管Q18和电容CJ9组成第九级脉动直流电电荷移位单元电路，脉动直流电经第九级脉动直流电电荷移位单元电路延时移位后传输到晶体管Q18输出端的漏极(波形为LBX10)；二极管D10和晶体管Q19组成第十级电压合并整流单元电路；上述每级脉动直流电电荷移位单元电路的工作原理相同，每级电压合并整流单元电路的工作原理也相同；当脉动直流电依次经过后续几级脉动直流电电荷移位单元电路及电压合并整流单元电路后得到移位叠加并整流后的电压输出Vout，该电压输出Vout中还存在一部分的杂波分量，将上述电压输出Vout经过单元电子滤波电路进行滤波，在单元电子滤波电路中三极管Q29、Q30、电阻R19、R20、R21组成达林顿放大电路，等效于一个三极管，这个三极管的放大倍数是三极管Q29和Q30放大倍数的乘积；运算放大器U1A、电阻R22、R23、R24、R25、电容CJ10组成了模拟电容；运算放大器U1A的正输入端接入一个可集成的介质电容CJ10，由于运算放大器U1A与电阻R22、R23、R24、R25组成放大增益很大的运算放大器电路，将介质电容的电容量放大至几千甚至上万倍，等效于实现一个模拟大电容，故等效实现了在达林顿放大电路等效的三极管的基极接入了一个模拟大电容。

如图14所示，当单元电子滤波电路中有电压Vout(波形LBX11)输入时，经过电阻R20对三极管Q29的基极供电，由于三极管Q29的基极接有一个电容，电阻R20先对电容进行充电，当电位达到三极管Q29的导通电压时，达林顿放大电路有电压Vled+输出；如果输入至电子滤波电路中的电压Vout出现波动或有杂波出现时，存储于电容里的电能又释放出来维持达林顿放大电路工作，进一步实现平滑电流的作用；综上所述，脉动直流电依次经过几级脉动直流电电荷移位单元电路及电压合并整流单元电路后得到移位叠加并整流后的电压输出Vout从电子滤波电路中的三极管Q29、Q30的集电极输入，基极连接由运算放大器U1A等元器件组成的等效模拟大电容，滤波后从三极管Q29、Q30的发射极输出Vled+(波形LBX12)，提供给LED或LED驱动电路使用；在上述单元电子滤波电路中，由VDD线性电源为运算放大器U1A供电。

如图8所示，进一步的，在单元电子滤波电路中，由于达林顿放大电路的放大倍数不同，运算放大器电路的放大增益也不相同，故对模拟电容的放大效果也就不同，因此当一级单元电子滤波电路不能满足滤波要求时，可以考虑采用多个单元电子滤波电路串联使用，直到滤波效果满足平滑度要求为止，具体串联方式为将单个单元电子滤波电路的输出端与下一个单元电子滤波电路的输入端连接在一起，依次连接，以第一个单元电子滤波电路的输入端为输入端，以最后一个单元电子滤波电路的输出端为输出端。

如图9所示，进一步的，由于单个单元电子滤波电路的模拟电容是集成出来的，其电容量不可能无限大，而电流对负载的大小与单元电子滤波电路中的电容量有关系，当电容量不够时，提供的直流电纹波将增大，故当需要提供较大的直流电电流时，需要将单元电子滤波电路并联起来使用，具体并联方式为将单个单元电子滤波电路的输入端与另一个或者N个单元电子滤波电路的输入端连接在一起作为输入端，将他们的输出端连接在一起作为输出端。

如图10所示，进一步的，当负载对电流要求比较大同时对电流的平滑度要求也较高时，可以采用多个单元电子滤波电路串并混合连接来实现。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (2)

1.一种可集成的电源滤波电路，包括根据电流流向依次电连接的整流电路、N级脉动直流电电荷移位及电压合并整流电路和N级电子滤波电路，其特征在于：所述整流电路由桥式整流器DW1构成，所述N级脉动直流电电荷移位及电压合并整流电路包括至少N级脉动直流电电荷移位单元电路及至少N+1级电压合并整流单元电路，其中每级脉动直流电电荷移位单元电路由一个电阻、一个电容、一个晶体管组成，每级电压合并整流单元电路由一个二极管和一个晶体管组成；所述N级电子滤波电路包括至少一个单元电子滤波电路，其中每个单元电子滤波电路由两个三极管、七个电阻、一个电容、一个运算放大器组成；

所述N级脉动直流电电荷移位及电压合并整流电路包括九级脉动直流电电荷移位单元电路及十级电压合并整流单元电路，具体电路包括电阻R2、R4、R6、R8、R10、R12、R14、R16、R18，晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19，电容CJ1、CJ2、CJ3、CJ4、CJ5、CJ6、CJ7、CJ8、CJ9，以及二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10；所述N级电子滤波电路由两个单元电子滤波电路串联组成，具体包括电阻R19、R20、R21、R22、R23、R24、R25，三极管Q29、Q30，运算放大器U1A和电容CJ10；所述桥式整流器DW1的输入端正极连接220V/50Hz交流电的L端，输入端负极连接220V/50Hz交流电的N端，输出端负极接地，输出端正极分别连接电阻R2的一端、晶体管Q2的源极、以及二极管D1的阳极，所述电阻R2的另一端分别连接晶体管Q2的栅极和电容CJ1的一端，所述晶体管Q2的漏极连接电容CJ1的另一端、二极管D2的阳极、电阻R4的一端和晶体管Q4的源极，所述二极管D1的阴极分别连接晶体管Q1的源极和栅极；所述二极管D2的阴极分别连接晶体管Q3的源极和栅极；所述电阻R4的另一端分别连接晶体管Q4的栅极和电容CJ2的一端，所述晶体管Q4的漏极连接电容CJ2的另一端、二极管D3的阳极、电阻R6的一端和晶体管Q6的源极，所述二极管D3的阴极分别连接晶体管Q5的源极和栅极；所述电阻R6的另一端分别连接晶体管Q6的栅极和电容CJ3的一端，所述晶体管Q6的漏极连接电容CJ3的另一端、二极管D4的阳极、电阻R8的一端和晶体管Q8的源极，所述二极管D4的阴极分别连接晶体管Q7的源极和栅极；所述电阻R8的另一端分别连接晶体管Q8的栅极和电容CJ4的一端，所述晶体管Q8的漏极连接电容CJ4的另一端、二极管D5的阳极、电阻R10的一端和晶体管Q10的源极，所述二极管D5的阴极分别连接晶体管Q9的源极和栅极；所述电阻R10的另一端分别连接晶体管Q10的栅极和电容CJ5的一端，所述晶体管Q10的漏极连接电容CJ5的另一端、二极管D6的阳极、电阻R12的一端和晶体管Q12的源极，所述二极管D6的阴极分别连接晶体管Q11的源极和栅极；所述电阻R12的另一端分别连接晶体管Q12的栅极和电容CJ6的一端，所述晶体管Q12的漏极连接电容CJ6的另一端、二极管D7的阳极、电阻R14的一端和晶体管Q14的源极，所述二极管D7的阴极分别连接晶体管Q13的源极和栅极；所述电阻R14的另一端分别连接晶体管Q14的栅极和电容CJ7的一端，所述晶体管Q14的漏极连接电容CJ7的另一端、二极管D8的阳极、电阻R16的一端和晶体管Q16的源极，所述二极管D8的阴极分别连接晶体管Q15的源极和栅极；所述电阻R16的另一端分别连接晶体管Q16的栅极和电容CJ8的一端，所述晶体管Q16的漏极连接电容CJ8的另一端、二极管D9的阳极、电阻R18的一端和晶体管Q18的源极，所述二极管D9的阴极分别连接晶体管Q17的源极和栅极；所述电阻R18的另一端分别连接晶体管Q18的栅极和电容CJ9的一端，所述晶体管Q18的漏极连接电容CJ9的另一端、二极管D10的阳极，所述二极管D10的阴极分别连接晶体管Q19的源极和栅极；所述晶体管Q1的漏极、Q3的漏极、Q5的漏极、Q7的漏极、Q9的漏极、Q11的漏极、Q13的漏极、Q15的漏极、Q17的漏极和Q19的漏极连接后与电阻R20的一端、三极管Q29的集电极和三极管Q30的集电极相连接，所述电阻R20的另一端连接三极管Q29的基极、电阻R21的一端、电阻R24的一端、电阻R25的一端和电阻R23的一端，所述三极管Q29的发射极连接三极管Q30的基极和电阻R21的另一端和电阻R19的一端，所述电阻R19的另一端连接三极管Q30的发射极后形成输出端正极Vled+；所述电阻R24的另一端连接运算放大器U1A的3号引脚和电容CJ10的一端，所述电容CJ10的另一端连接运算放大器U1A的4号引脚和电阻R23的另一端后接地形成输出端负极，所述运算放大器U1A的2号引脚连接电阻R22的一端，所述电阻R22的另一端连接电阻R25的另一端和运算放大器U1A的1号引脚，所述运算放大器的8号引脚外接线性电源VDD。

2.根据权利要求1所述的一种可集成的电源滤波电路，其特征在于：所述晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19为N沟道型MOS晶体管。