CN109683082B - 一种用于光学芯片的测试系统及测试方法 - Google Patents

一种用于光学芯片的测试系统及测试方法 Download PDF

Info

Publication number
CN109683082B
CN109683082B CN201811597651.8A CN201811597651A CN109683082B CN 109683082 B CN109683082 B CN 109683082B CN 201811597651 A CN201811597651 A CN 201811597651A CN 109683082 B CN109683082 B CN 109683082B
Authority
CN
China
Prior art keywords
chip
optical
test system
fiber coupling
coupling block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811597651.8A
Other languages
English (en)
Other versions
CN109683082A (zh
Inventor
薛海韵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xianfang Semiconductor Co Ltd filed Critical Shanghai Xianfang Semiconductor Co Ltd
Priority to CN201811597651.8A priority Critical patent/CN109683082B/zh
Publication of CN109683082A publication Critical patent/CN109683082A/zh
Application granted granted Critical
Publication of CN109683082B publication Critical patent/CN109683082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B21/00—Microscopes
    • G02B21/0004—Microscopes specially adapted for specific applications

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Mechanical Coupling Of Light Guides (AREA)

Abstract

本发明公开了一种用于光学芯片的测试系统，包括：显微镜，所述显微镜具有物镜；芯片夹具，所述芯片夹具位于所述物镜的下方；光纤耦合块，所述光纤耦合块位于所述芯片夹具的下方；位置调节结构，其中所述光纤耦合块固定在所述位置调节结构上，通过调整所述位置调节结构调整所述光纤耦合块的位置和角度。通过本发明公开的实施例，可以实现光芯片光栅区同时完成多通道光学耦合，可以实现接收端和发送端单独测试，芯片测试方便更换，多通道光纤可以循环利用，通道一次组装成型，可以实现批量组装，工艺可重复性较高。

Description

一种用于光学芯片的测试系统及测试方法
技术领域
本发明涉及光学芯片的封装测试技术领域。具体而言，本发明涉及一种用于光学芯片的测试系统及测试方法。
背景技术
近年来，由于数据中心、云计算等飞速发展，带来了海量的数据需要实现存储和交换。硅基光子学由于其兼容CMOS工艺、成本低等独特的先天优势，成为了解决该问题的优选方案。一方面，经过各企业和研究所的持续研发，探测器、调制器、波导、光栅等越来越多的硅基光子器件实现了快速、高效的发展，不管是分离器件还是单片集成芯片，其性能基本上可以满足目前的应用需求，但是，芯片无损测试成为了一个亟待解决的问题。
实现硅光芯片的光学耦合，目前用的最多的就是光栅耦合器，因为其可以有较大的耦合区域来更好匹配单模光纤的数值孔径。图1示出根据现有技术的光芯片测试系统的示意图。如图1所示，V型槽光纤块通过紫外胶固定到芯片正面的光栅区。但是由于光栅区域在芯片正面，通常耦合平台显微镜、硅光器件的电极都在同一面，这就导致了在耦合时候的实际操作难度大，而且由于耦合后期固化极大地限制了集成密度和测试效率。
目前对于此类应用，业内是通过有源对准的方式来实现光纤阵列的光学耦合，然后使用紫外点胶固化，不具备通道可拓展性。特别地，对于只是前期用来测试的光芯片，光纤耦合块和光芯片都不可重复利用，存在芯片不易更换等技术难题，组装难度较大且不够稳定、重复性不高，电互连制约较多。
发明内容
本发明旨在解决硅基光电子芯片的高精度测试、光信号到硅光芯片入/出耦合难度大的问题。通过本发明提供的核心结构及耦合方案，可以实现多通道硅光子芯片的测试和光耦合封装。
针对现有技术中存在的问题，根据本发明的一个方面，提供一种用于光学芯片的测试系统，包括：
显微镜，所述显微镜具有物镜；
芯片夹具，所述芯片夹具位于所述物镜的下方；
光纤耦合块，所述光纤耦合块位于所述芯片夹具的下方；
位置调节结构，其中所述光纤耦合块固定在所述位置调节结构上，通过调整所述位置调节结构调整所述光纤耦合块的位置和角度。
在本发明的一个实施例中，待测芯片固定在所述芯片夹具上，其中待测芯片的背面面对显微镜的物镜；待测芯片的正面朝下并且包含对准标记和光栅区。
在本发明的一个实施例中，用于光学芯片的测试系统还包括位于待测芯片背面一侧的第一光源和位于待测芯片背面一侧的第二光源。
在本发明的一个实施例中，所述芯片夹具包括调节单元，用于调节待测芯片的位置。
在本发明的一个实施例中，所述待测芯片的背面具有背面电极，所述背面电极通过TSV导电孔与正面电极形成电连接。
在本发明的一个实施例中，所述芯片夹具包括电学探针调节夹，电学探针调节夹与所述背面电极电连接。
在本发明的一个实施例中，所述光栅区在10至60微米的范围内。
在本发明的一个实施例中，所述位置调节结构是五维位置调整结构。
在本发明的一个实施例中，所述光纤耦合块是V型槽多通道光纤耦合块。
根据本发明的另一个方面，提供一种利用测试系统测试光学芯片的方法，包括：
将待测芯片安装到芯片夹具，所述待测芯片的背面面对显微镜的物镜，待测芯片的正面面对光纤耦合块，并且所述正面包含对准标记和光栅区；
通过显微镜从芯片背面穿透芯片，看到对准标记；
通过位置调节结构调整光纤耦合块的位置和角度，实现光纤与光栅区的对准。
本专利用于光学芯片的测试系统及测试方法，可以实现光芯片的光栅区同时完成多通道光学耦合，可以实现接收端和发送端单独测试，芯片测试方便更换，多通道光纤可以循环利用，通道一次组装成型，可以实现批量组装，工艺可重复性较高。更适合更高密度的光/电收发模块，可以为大型数据中心、超算中心等提供更高带宽和更长距离的应用需求。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据现有技术的光芯片测试系统的示意图。
图2示出根据本发明的一个实施例的光学芯片的测试系统200的示意图。
图3示出根据本发明的一个实施例的光芯片测试区域的示意图。
图4示出根据本发明的另一个实施例的光芯片测试区域的示意图。
图5示出根据本发明的另一个实施例的光学芯片的测试系统500的示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
本专利用于光学芯片的测试系统及测试方法，可以实现光芯片的光栅区同时完成多通道光学耦合，可以实现接收端和发送端单独测试，芯片测试方便更换，多通道光纤可以循环利用，通道一次组装成型，可以实现批量组装，工艺可重复性较高。更适合更高密度的光/电收发模块，可以为大型数据中心、超算中心等提供更高带宽和更长距离的应用需求。
图2示出根据本发明的一个实施例的光学芯片的测试系统200的示意图。如图2所示，光学芯片的测试系统200可包括显微镜210、芯片夹具220、待测芯片230、光纤耦合块240、光纤耦合块240的位置调节结构250。
显微镜210可以是IR显微镜。为了便于观察，可在显微镜210的物镜附近设置光源211。芯片夹具220位于显微镜210的物镜的下方。待测芯片230固定在芯片夹具上，其中待测芯片230的背面面对显微镜210的物镜；待测芯片230的正面朝下并且包含对准标记和光栅。芯片夹具210还可包括位置调节结构，以便调节芯片的位置。在本发明的一个实施例中，待测芯片230可以可以还是硅光芯片、锗硅光芯片或其他半导体材料的光芯片。
光纤耦合块240处于待测芯片230的下方。光纤耦合块240固定在位置调节结构250上。光纤耦合块240可以是带V型槽的多通道光纤耦合块。位置调节结构250可以是五维调节结构。通过调节位置调节结构250，使光纤耦合块240中光纤与待测芯片的特定光栅区对准。
为了便于对准和观察，可在待测芯片的正面一侧设置第二光源260。
在利用图2所示结构进行光芯片测试的过程中，光芯片正面上设置有金属的对准标记，显微镜从芯片背面穿透硅材料，看到对准标记，可以实现快速对准。对于输入和输出这两部分的光纤耦合块，可以通过两个独立的五维调节架移动和实现光纤与光栅区的对准，待一颗光芯片测试完毕后，后续光芯片可以快速更换。可以根据光芯片通道数增加带V型槽的多通道光纤耦合块，实现多通道耦合。
在本发明的其他实施例中，显微镜可以在芯片的正面进行观察和对齐。
图3示出根据本发明的一个实施例的光芯片测试区域的示意图。
如图3所示，光芯片测试区域可包括对准标记310。对准标记310为易识别的金属标记。光栅区320位于对准标记310内。使用全部8个光纤通道。所有波导都是相同的长度。所有波导曲率半径都相同。发射通道330和接收通道340相邻。
光栅耦合区在10-60微米的范围内，可匹配数值孔径NA＝1.7的单模光纤。
波导尺寸大约为0.5um x 0.5um x 1cm,曲率半径大约为125um,光纤间距大约为250um。
图4示出根据本发明的另一个实施例的光芯片测试区域的示意图。
如图4所示，光芯片测试区域可包括对准标记410。对准标记410为易识别的金属标记。光栅区420位于对准标记410内。使用全部8个光纤通道。波导的长度不完全相同。波导曲率半径相差三倍。发射通道430和接收通道440可以相邻或不相邻。
光栅耦合区在10-60微米的范围内，可匹配数值孔径NA＝1.7的单模光纤。
波导尺寸大约为0.5微米x0.5微米x1微米,曲率半径大约为125微米和375微米,光纤间距大约为250微米和750微米。
图5示出根据本发明的另一个实施例的光学芯片的测试系统500的示意图。如图5所示，光学芯片的测试系统500可包括显微镜510、芯片夹具520、待测芯片530、光纤耦合块540、光纤耦合块540的位置调节结构550。
显微镜510可以是IR显微镜。为了便于观察，可在显微镜510的物镜附近设置光源511。芯片夹具520位于显微镜510的物镜的下方。待测芯片530固定在芯片夹具上，其中待测芯片530的背面532面对显微镜510的物镜；待测芯片530的正面531朝下并且包含对准标记、光栅和电极。在待测芯片530的电极的位置打孔，通过TSV实现电气互连，从而在待测芯片530的背面形成电极533。芯片夹具具有电学探针调节夹，可以实现芯片带电测试。芯片夹具510还可包括位置调节结构，以便调节芯片的位置。在本发明的一个实施例中，待测芯片530可以可以还是硅光芯片、锗硅光芯片或其他半导体材料的光芯片。
光纤耦合块540处于待测芯片530的下方。光纤耦合块540固定在位置调节结构550上。光纤耦合块540可以是带V型槽的多通道光纤耦合块。位置调节结构550可以是五维调节结构。通过调节位置调节结构550，使光纤耦合块540中光纤与待测芯片的特定光栅区对准。
为了便于对准和观察，可在待测芯片的正面一侧设置第二光源560。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (9)

1.一种用于光学芯片的测试系统，包括：
显微镜，所述显微镜具有物镜；
芯片夹具，所述芯片夹具位于所述物镜的下方；
光纤耦合块，所述光纤耦合块位于所述芯片夹具的下方；
位置调节结构，其中所述光纤耦合块固定在所述位置调节结构上，通过调整所述位置调节结构调整所述光纤耦合块的位置和角度，
其中待测芯片固定在所述芯片夹具上，其中待测芯片的背面面对显微镜的物镜；待测芯片的正面朝下并且包含对准标记和光栅区。
2.如权利要求1所述的用于光学芯片的测试系统，其特征在于，还包括位于待测芯片背面一侧的第一光源和位于待测芯片背面一侧的第二光源。
3.如权利要求1所述的用于光学芯片的测试系统，其特征在于，所述芯片夹具包括调节单元，用于调节待测芯片的位置。
4.如权利要求1所述的用于光学芯片的测试系统，其特征在于，所述待测芯片的背面具有背面电极，所述背面电极通过TSV导电孔与正面电极形成电连接。
5.如权利要求4所述的用于光学芯片的测试系统，其特征在于，所述芯片夹具包括电学探针调节夹，电学探针调节夹与所述背面电极电连接。
6.如权利要求1所述的用于光学芯片的测试系统，其特征在于，所述光栅区在10至60微米的范围内。
7.如权利要求1所述的用于光学芯片的测试系统，其特征在于，所述位置调节结构是五维位置调整结构。
8.如权利要求1所述的用于光学芯片的测试系统，其特征在于，所述光纤耦合块是V型槽多通道光纤耦合块。
9.一种使用权利要求1至8中任一项所述的测试系统测试光学芯片的方法，包括：
将待测芯片安装到芯片夹具，所述待测芯片的背面面对显微镜的物镜，待测芯片的正面面对光纤耦合块，并且所述正面包含对准标记和光栅区；
通过显微镜从芯片背面穿透芯片，看到对准标记；
通过位置调节结构调整光纤耦合块的位置和角度，实现光纤与光栅区的对准。
CN201811597651.8A 2018-12-26 2018-12-26 一种用于光学芯片的测试系统及测试方法 Active CN109683082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811597651.8A CN109683082B (zh) 2018-12-26 2018-12-26 一种用于光学芯片的测试系统及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811597651.8A CN109683082B (zh) 2018-12-26 2018-12-26 一种用于光学芯片的测试系统及测试方法

Publications (2)

Publication Number Publication Date
CN109683082A CN109683082A (zh) 2019-04-26
CN109683082B true CN109683082B (zh) 2021-06-29

Family

ID=66188360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811597651.8A Active CN109683082B (zh) 2018-12-26 2018-12-26 一种用于光学芯片的测试系统及测试方法

Country Status (1)

Country Link
CN (1) CN109683082B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112098768B (zh) * 2019-05-30 2022-04-29 上海新微技术研发中心有限公司 硅光芯片的测试方法及设备
CN110579699A (zh) * 2019-09-20 2019-12-17 武汉电信器件有限公司 一种芯片测试装置
CN110988646B (zh) * 2019-12-24 2022-03-01 武汉邮电科学研究院有限公司 基于光栅耦合的硅基光电子芯片晶圆级在线测试装置
CN111413610A (zh) * 2020-04-28 2020-07-14 天津蓝鳍科技有限公司 光子集成芯片的新型测试系统及方法
CN111649840B (zh) * 2020-05-08 2021-09-21 上海交通大学 一种光学谐振器低温温度传感器及其制备、封装方法
CN111679179A (zh) * 2020-06-15 2020-09-18 中国科学院半导体研究所 半封装式探测器芯片测试装置及使用方法
CN113960441B (zh) * 2020-07-21 2025-07-15 中兴光电子技术有限公司 硅光芯片自动化测试系统、方法、电子设备及存储介质
CN112924143B (zh) * 2021-01-29 2023-08-29 中国科学院微电子研究所 一种光子芯片晶圆级测试装置和方法
CN113447792A (zh) * 2021-06-21 2021-09-28 武汉光迅科技股份有限公司 一种芯片性能测试系统与测试方法
CN113702004B (zh) * 2021-08-30 2023-03-10 中南大学 硅光芯片自动耦合测试设备及方法
CN113985246B (zh) * 2021-10-21 2024-09-03 武汉光谷信息光电子创新中心有限公司 一种芯片的测试与封装工装及系统
CN116187257B (zh) * 2022-12-29 2024-07-19 深圳华大九天科技有限公司 一种批量生成光栅耦合器测试阵列版图的方法
CN116858498B (zh) * 2023-06-09 2024-05-10 武汉光启源科技有限公司 一种耦合测试方法及装置
CN117191358B (zh) * 2023-09-21 2024-02-13 苏州猎奇智能设备有限公司 硅光芯片测试装置及其测试方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186282A (ja) * 1989-01-12 1990-07-20 Fujitsu Ltd 半導体装置の信号測定装置
CN1760706A (zh) * 2005-11-11 2006-04-19 中国科学院上海微系统与信息技术研究所 一种波导和光纤的耦合方法
CN101697024A (zh) * 2009-10-23 2010-04-21 东南大学 单镜头多角度高倍率光子芯片耦合封装装置
CN102540349A (zh) * 2012-01-18 2012-07-04 中北大学 光纤与光波导芯片高效垂直耦合互连的封装方法
CN103217740A (zh) * 2012-01-18 2013-07-24 国际商业机器公司 硅光子芯片光学耦合结构
CN105301698A (zh) * 2015-11-30 2016-02-03 中国电子科技集团公司第四十三研究所 一种脚踏式光纤耦合系统及其耦合方法
CN105739015A (zh) * 2016-04-29 2016-07-06 武汉光迅科技股份有限公司 一种光纤与硅光芯片的耦合方法及其硅光芯片
CN106932866A (zh) * 2017-03-28 2017-07-07 中国电子科技集团公司第三十八研究所 一种硅基光子器件的自动对光装置及方法
CN206848526U (zh) * 2017-02-14 2018-01-05 上海新微科技服务有限公司 硅基wdm光收发模块
CN107946282A (zh) * 2017-11-27 2018-04-20 上海先方半导体有限公司 三维扇出型封装结构及其制造方法
CN107942451A (zh) * 2017-12-14 2018-04-20 武汉电信器件有限公司 一种硅光芯片的耦合方法和耦合结构
CN107942530A (zh) * 2017-11-24 2018-04-20 浙江大学 集成光波导超分辨显微成像系统
CN108701962A (zh) * 2015-12-17 2018-10-23 菲尼萨公司 表面耦合系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916121B2 (en) * 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US9285554B2 (en) * 2012-02-10 2016-03-15 International Business Machines Corporation Through-substrate optical coupling to photonics chips
US9091827B2 (en) * 2012-07-09 2015-07-28 Luxtera, Inc. Method and system for grating couplers incorporating perturbed waveguides
CN102866459B (zh) * 2012-08-20 2014-02-12 东南大学 一种集成光子芯片的耦合方法
CN203133318U (zh) * 2012-11-27 2013-08-14 孙麦可 平面光波导与光纤耦合结构
EP2916151B1 (en) * 2014-03-05 2020-01-01 Corning Optical Communications LLC Method of forming a fiber coupling device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186282A (ja) * 1989-01-12 1990-07-20 Fujitsu Ltd 半導体装置の信号測定装置
CN1760706A (zh) * 2005-11-11 2006-04-19 中国科学院上海微系统与信息技术研究所 一种波导和光纤的耦合方法
CN101697024A (zh) * 2009-10-23 2010-04-21 东南大学 单镜头多角度高倍率光子芯片耦合封装装置
CN102540349A (zh) * 2012-01-18 2012-07-04 中北大学 光纤与光波导芯片高效垂直耦合互连的封装方法
CN103217740A (zh) * 2012-01-18 2013-07-24 国际商业机器公司 硅光子芯片光学耦合结构
CN105301698A (zh) * 2015-11-30 2016-02-03 中国电子科技集团公司第四十三研究所 一种脚踏式光纤耦合系统及其耦合方法
CN108701962A (zh) * 2015-12-17 2018-10-23 菲尼萨公司 表面耦合系统
CN105739015A (zh) * 2016-04-29 2016-07-06 武汉光迅科技股份有限公司 一种光纤与硅光芯片的耦合方法及其硅光芯片
CN206848526U (zh) * 2017-02-14 2018-01-05 上海新微科技服务有限公司 硅基wdm光收发模块
CN106932866A (zh) * 2017-03-28 2017-07-07 中国电子科技集团公司第三十八研究所 一种硅基光子器件的自动对光装置及方法
CN107942530A (zh) * 2017-11-24 2018-04-20 浙江大学 集成光波导超分辨显微成像系统
CN107946282A (zh) * 2017-11-27 2018-04-20 上海先方半导体有限公司 三维扇出型封装结构及其制造方法
CN107942451A (zh) * 2017-12-14 2018-04-20 武汉电信器件有限公司 一种硅光芯片的耦合方法和耦合结构

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
大功率半导体激光器光纤耦合模块的耦合光学系统;陈少武 等;《半导体学报》;20011231;第22卷(第12期);第1572-1576页 *
用于硅基光集成芯片与光纤耦合的光栅耦合器;邹静慧;《中国博士学位论文全文数据库 信息科技辑》;20181015(第10期);I135-90 *
高速高密度光电共封装技术;孙瑜，刘丰满，薛海韵;《中兴通讯技术》;20180831;第24卷(第4期);第27-32页 *

Also Published As

Publication number Publication date
CN109683082A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
CN109683082B (zh) 一种用于光学芯片的测试系统及测试方法
US12197019B2 (en) Co-packaged optics
EP3871024B1 (en) Demountable edge couplers with micro-mirror optical bench for photonic integrated circuits
CN210072134U (zh) 半导体器件和电子系统
US6839492B2 (en) Packaging device for optical waveguide element
Barwicz et al. Automated, high-throughput photonic packaging
US20190170945A1 (en) Waveguide connector elements and optical assemblies incorporating the same
US6986608B2 (en) Passive alignment connection for fiber optics
US10146009B2 (en) Silicon photonics connector
EP3816689B1 (en) Fiber array unit connectors employing pin-to-pin alignment
CN109073842A (zh) 用于将至少一个光纤耦合到至少一个光电子器件的插入器组合件和布置
US12259587B2 (en) Optical connector for photonic circuits
CN109906393A (zh) 用于光学对准硅光子使能集成电路的方法和系统
US20240329320A1 (en) Dense photonic integrated circuit optical edge coupling
EP3671297B1 (en) Electro-optical assembly
US20220334312A1 (en) Optical fiber attachment to a photonic integrated circuit using optical fiber-directed curing
Yakabe et al. Multi-channel single-mode polymer waveguide fabricated using the Mosquito method
US20030231850A1 (en) Optical fiber array
Palen Low cost optical interconnects
CN104765080B (zh) 一种透镜阵列的制备方法
JPH1138270A (ja) 光導波路ユニット
Zhou et al. A novel assembling technique for fiber collimator arrays using UV-curable adhesives
US10162118B2 (en) Optical coupling element
Huang et al. 3D Nano-printed Coupler with Parabolic Reflectors
JP2943629B2 (ja) 光導波路型モジュールとその配列体及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant