CN110417536B - 相位检测方法及相位检测电路 - Google Patents

相位检测方法及相位检测电路 Download PDF

Info

Publication number
CN110417536B
CN110417536B CN201810396197.3A CN201810396197A CN110417536B CN 110417536 B CN110417536 B CN 110417536B CN 201810396197 A CN201810396197 A CN 201810396197A CN 110417536 B CN110417536 B CN 110417536B
Authority
CN
China
Prior art keywords
signal
phase
circuit
decision
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810396197.3A
Other languages
English (en)
Other versions
CN110417536A (zh
Inventor
陆玉春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201810396197.3A priority Critical patent/CN110417536B/zh
Priority to PCT/CN2018/121603 priority patent/WO2019205670A1/zh
Priority to EP18916020.3A priority patent/EP3780478B1/en
Publication of CN110417536A publication Critical patent/CN110417536A/zh
Priority to US17/081,632 priority patent/US11438134B2/en
Application granted granted Critical
Publication of CN110417536B publication Critical patent/CN110417536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/0212—Channel estimation of impulse response
    • H04L25/0214—Channel estimation of impulse response of a single coefficient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H04L25/025—Channel estimation channel estimation algorithms using least-mean-square [LMS] method
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本申请实施例公开了一种相位检测方法、相位检测电路及时钟恢复装置，其中方法包括：接收第一信号，并对所述第一信号进行(2M‑1)电平判决得到判决结果，其中，所述第一信号为(2M‑1)电平信号，M为正整数；获取传输信道的响应幅度参数；根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息；根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。通过上述方法在时钟相位调谐到脉冲响应边沿的情形下可以实现稳定的相位检测增益。

Description

相位检测方法及相位检测电路
技术领域
本发明涉及通信技术领域，尤其涉及一种相位检测方法及相位检测电路。
背景技术
在数据通信(尤其是高速串行数据通信)过程中，为了节省开销，一般只传输数据信号而不传输与数据信号同步的时钟信号。在这种情形下，为了保证数据信号能够在接收端被完整地恢复出来，接收端需要通过一个近似的参考频率产生时钟信号，然后通过锁相环(Phase-Locked Loop，PLL)将产生的时钟信号与数据信号相位对齐，这一过程称为时钟数据恢复(Clock-Data Recovery，CDR)。
目前，实现CDR的技术方案已经得到了广泛的研究，但是现有技术方案无法在时钟相位调谐到脉冲响应边沿的情形下实现稳定的相位检测增益。
发明内容
本申请所要解决的技术问题在于，如何在时钟相位调谐到脉冲响应边沿的情形下实现稳定的相位检测增益。
第一方面，提供了一种时钟恢复装置，所述时钟恢复装置可以具体应用于任何需要对接收信号进行时钟恢复的接收机中。所述时钟恢复装置包括：连续时间线性均衡电路、模数转换电路、前向均衡电路、均衡电路、校准电路、解码电路、相位检测电路、自适应电路、多数表决电路、数字环滤波电路及相位插值电路；
所述连续时间线性均衡电路，用于接收发射机发送的输入信号，并对所述输入信号进行连续时间线性均衡得到线性均衡信号，其中，所述输入信号为M电平信号，M为正整数；
所述模数转换电路，用于接收所述线性均衡信号，并对所述线性均衡信号进行采样得到采样信号；
所述前向均衡电路，用于对所述采样信号进行前向均衡得到前向均衡信号，其中，所述前向均衡信号为(2M-1)电平信号；
所述均衡电路，用于对所述采样信号进行均衡得到第一均衡信号；
所述解码电路，用于对所述第一均衡信号进行解码得到第一解码信号，并计算所述第一解码信号的传输性能参数；
所述校准电路，用于获取至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息，比较获取的传输性能信息，并将最优的传输性能信息对应的历史相位偏移参数确定为相位偏移参数，其中，所述传输性能信息包括信噪比或误比特率；
所述相位检测电路，用于对所述前向均衡信号进行(2M-1)电平判决得到判决结果；
所述相位检测电路，还用于根据所述前向均衡信号、所述判决结果以及历史响应幅度参数确定信号误差信息；
所述自适应电路，用于基于所述信号误差信息确定传输信道的响应幅度参数；
所述相位检测电路，还用于根据所述前向均衡信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述前向均衡信号中的时钟相位信息；
所述相位检测电路，还用于根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息；
所述多数表决电路，用于对所述输出时钟相位信息进行多数表决得到目标时钟相位信息；
所述数字环滤波电路，用于对所述目标时钟相位信息进行低通滤波得到绝对时钟相位信息；
所述相位插值电路，用于对所述绝对时钟相位信息进行相位插值运算生成时钟信号，所述时钟信号用于控制所述模数转换电路对所述线性均衡信号进行采样。
可见，本申请通过提供一种包括根据前向均衡信号、判决结果、传输信道的响应幅度参数以及相位偏移参数来提取时钟相位信息以及根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息来确定输出时钟相位信息的相位检测电路的时钟恢复装置，所述相位检测电路在时钟相位调谐到脉冲响应边沿的情形下可以实现稳定的相位检测增益，使得所述时钟恢复装置可以在接收端自动、稳定地实现脉冲响应边沿锁定。
第二方面，本申请提供了一种相位检测方法，所述方法可以具体应用于上述第一方面的相位检测电路中；所述方法包括：
接收第一信号，并对所述第一信号进行(2M-1)电平判决得到判决结果，其中，所述第一信号为(2M-1)电平信号，M为正整数；
获取传输信道的响应幅度参数；
根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息；
根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
可见，本申请通过提供一种根据第一信号、判决结果以及传输信道的响应幅度参数来提取时钟相位信息以及根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息来确定输出时钟相位信息的相位检测方法使得在时钟相位调谐到脉冲响应边沿的情形下可以实现稳定的相位检测增益。
作为一种可选的实施方式，所述获取传输信道的响应幅度参数，具体包括：
从所述相位检测电路中获取预先配置的传输信道的响应幅度参数。
作为一种可选的实施方式，所述获取传输信道的响应幅度参数，具体包括：
根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息，并输出所述信号误差信息；
获取基于所述信号误差信息确定的传输信道的响应幅度参数。
作为一种可选的实施方式，所述根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息，具体包括：
获取相位偏移参数，所述相位偏移参数用于对所述时钟相位信息进行调谐；
根据所述第一信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述第一信号中的时钟相位信息。
作为一种可选的实施方式，所述获取相位偏移参数，具体包括：
从所述相位检测电路中获取预先配置的相位偏移参数。
作为一种可选的实施方式，所述获取相位偏移参数，具体包括：
获取根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数，其中，所述传输性能信息包括信噪比或误比特率。
作为一种可选的实施方式，所述对所述第一信号进行(2M-1)电平判决得到判决结果，具体包括：
根据所述响应幅度参数确定判决门限；
根据所述判决门限对所述第一信号进行(2M-1)电平判决得到判决结果，其中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
作为一种可选的实施方式，所述第一信号为第二信号经过前向均衡得到的信号，其中，所述第二信号为M电平信号。
作为一种可选的实施方式，所述第二信号为第三信号经过采样得到的信号，其中，所述第三信号为经过M进制调制得到的已调信号。
作为一种可选的实施方式，所述输出时钟相位信息经过处理生成时钟信号，其中，所述时钟信号用于控制对所述第三信号进行采样得到所述第二信号。
可见，本申请通过提供一种根据第一信号、判决结果、传输信道的响应幅度参数以及相位偏移参数来提取时钟相位信息以及根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息来确定输出时钟相位信息的相位检测方法使得在时钟相位调谐到脉冲响应边沿的情形下可以实现稳定的相位检测增益。
第三方面，提供了一种相位检测电路，该相位检测电路具有实现上述第二方面或第二方面可能的实现方式的功能，可以具体应用于任何需要对接收信号进行相位检测的接收机中。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块。该模块可以是软件和/或硬件。基于同一发明构思，由于该相位检测电路解决问题的原理以及有益效果可以参见上述第二方面和第二方面的各可能的方法实施方式以及所带来的有益效果，因此该相位检测电路的实施可以参见上述第二方面和第二方面的各可能的方法实施方式，重复之处不再赘述。
第四方面，提供了一种相位检测电路，该相位检测电路包括：存储器，用于存储一个或多个计算机程序，所述计算机程序包括程序指令；处理器，用于调用存储在该存储器中的程序指令以实现上述第二方面的方法设计中的方案，该相位检测电路解决问题的实施方式以及有益效果可以参见上述第二方面和第二方面的各可能的方法的实施方式以及有益效果，重复之处不再赘述。
第五方面，提供了一种计算机可读存储介质，所述计算机存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行上述第二方面的方法和第二方面的各可能的方法的实施方式以及有益效果，重复之处不再赘述。
附图说明
图1是本申请实施例提供的一种时钟恢复装置100的示意性框图；
图2是本申请实施例提供的如图1所示的相位检测电路107的内部结构示意图；
图3是本申请实施例提供的如图1所示的时钟恢复装置100基于PAM-4信号的相位检测增益仿真曲线图；
图4是本申请实施例提供的如图1所示的时钟恢复装置100基于PAM-2信号的相位检测增益仿真曲线图；
图5是本申请实施例提供的一种相位检测方法的流程示意图；
图6是本申请实施例提供的另一种相位检测方法的流程示意图；
图7是本申请实施例提供的一种相位检测电路700的示意性框图；
图8是本申请实施例提供的一种相位检测电路800的示意性框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例进行说明。
请参见图1，图1是本申请实施例提供的一种时钟恢复装置100的示意性框图。其中，所述时钟恢复装置100可以具体应用于任何需要对接收信号进行时钟恢复的接收机中，所述接收机可以应用于任何需要高速串行通信接口的系统中，例如芯片串行解串器(SerDes)接口、光模块中的CDR芯片、以太网(Ethernet)接口、光传送网络(OpticalTransport Network，OTN)接口、总线和接口标准(Peripheral Component InterfaceExpress，PCIE)接口、通用计算机接口、手机接口等等。
如图1所示，所述时钟恢复装置100可以包括连续时间线性均衡电路(ContinuousTime Linear Equalizer，CTLE)101、模数转换电路(Analog to Digital Converter，ADC)102、前向均衡电路(FFE)103、均衡电路(Equalizer)104、校准电路(Calibrator)105、解码电路(Decoder)106、相位检测电路107、自适应电路108、多数表决电路(Majority Voter，MV)109、数字环滤波电路(Digital Loop Filter，DLF)110及相位插值电路(PhaseInterpolator，PI)111。
其中，所述连续时间线性均衡电路101，用于接收发射机发送的输入信号，对所述输入信号进行连续时间线性均衡得到线性均衡信号，并将所述线性均衡信号输出至所述模数转换电路102。其中，所述输入信号为所述发射机传输给所述接收机的M电平信号，M为正整数。举例来说，所述输入信号可以为经过M进制调制得到的已调信号，如经过M进制脉冲幅度调制(Pulse Amplitude Modulation，PAM)得到的PAM-M信号。当然，所述输入信号也可以为经过其他方式的M进制调制得到的已调信号。又举例来说，所述输入信号还可以为基带信号，如不归零码(Non-Return to Zero，NRZ)，在这种情形下，由于NRZ码为二进制信号，因此M为2。
所述模数转换电路102，用于接收所述连续时间线性均衡电路101发送的所述线性均衡信号，对所述线性均衡信号进行采样得到采样信号，并将所述采样信号输出至所述前向均衡电路103。在本申请一实施方式中，所述模数转换电路102可以对所述线性均衡信号进行波特率采样得到所述采样信号。当然，在其他实施方式中，所述模数转换电路102也可以对所述线性均衡信号进行其他方式的采样得到所述采样信号。
所述前向均衡电路103，用于接收所述模数转换电路102发送的所述采样信号，对所述采样信号进行前向均衡得到前向均衡信号r(k)，并将所述前向均衡信号r(k)输出至所述相位检测电路107。需要说明的是，所述前向均衡电路103可以对任意响应信道实现(1+D)的滤波效果，即对任意响应信道实现(1+D)的滤波效果，即可以将任意响应信道过滤成(1+D)信道。其中，(1+D)信道保留Post 1抽头的码间干扰(Inter-Symbol Interference，ISI)，其幅度与传输信号的幅度的相同。在(1+D)信道下，M电平信号会变成(2M-1)电平信号。因此，所述前向均衡信号r(k)为(2M-1)电平信号。
在本申请一实施方式中，所述模数转换电路102，还用于将所述采样信号输出至所述均衡电路104，如图1所示。
在该实施方式中，所述均衡电路104，用于接收所述模数转换电路102发送的所述采样信号，对所述采样信号进行均衡得到第一均衡信号，并对所述第一均衡信号进行序列检测识别出第一传输序列。在本申请的实施例中，所述均衡电路104可以使用最大似然序列估计算法对所述第一均衡信号进行序列检测识别出所述第一传输序列。当然，在其他实施例中，所述均衡电路104也可以使用其他方法对所述第一均衡信号进行序列检测识别出所述第一传输序列。
作为一种可选的实施方式，所述均衡电路104，还用于将所述第一传输序列输出至所述解码电路105，如图1所示。
所述解码电路105，用于接收所述均衡电路104发送的所述第一传输序列，对所述第一传输序列进行解码得到第一解码信号，计算所述第一解码信号的传输性能参数，并将所述传输性能参数输出至所述校准电路106。其中，所述解码电路106可以为前向纠错(Forward Error Correction，FEC)解码器。
作为另一种可选的实施方式，所述均衡电路104，还用于计算所述第一传输序列的传输性能参数，并将所述传输性能参数输出至所述校准电路106。
在本申请另一实施方式中，所述前向均衡电路103，还用于将所述前向均衡信号r(k)输出至所述均衡电路104。
在该实施方式中，所述均衡电路104，用于接收所述前向均衡电路103发送的所述前向均衡信号r(k)，对接收的所述前向均衡信号r(k)进行均衡得到第二均衡信号，并对所述第二均衡信号进行序列检测识别出第二传输序列。
作为一种可选的实施方式，所述均衡电路104，还用于将所述第二传输序列输出至所述解码电路105。
所述解码电路105，用于接收所述均衡电路104发送的所述第二传输序列，对所述第二传输序列进行解码得到第二解码信号，计算所述第二解码信号的传输性能参数，并将所述传输性能参数输出至所述校准电路106。
作为另一种可选的实施方式，所述均衡电路104，还用于计算所述第二传输序列的传输性能参数，并将所述传输性能参数输出至所述校准电路106。
需要说明的是，当所述均衡电路104对所述前向均衡信号r(k)进行均衡，即所述均衡电路104对所述前向均衡电路103的输出信号进行均衡时，所述均衡电路104可以重用所述前向均衡电路103的部分均衡能力。在这种情形下，所述时钟恢复装置100支持两个抽头的最大似然序列估计算法实现，所述时钟恢复装置100可能会锁定(1+D)形式的信道响应。
当所述均衡电路104对所述采样信号进行均衡，即所述均衡电路104对所述模数转换电路102的输出信号进行均衡时，所述时钟恢复装置100可以支撑更长的ISI，即时钟恢复装置100可以支持多个抽头的最大似然序列估计算法实现。
所述校准电路106，用于接收传输性能参数。
在本申请一实施方式中，所述校准电路106执行所述接收传输性能参数时，可以具体用于接收所述均衡电路104发送的所述传输性能参数。
在本申请另一实施方式中，所述校准电路106执行所述接收传输性能参数时，可以具体用于接收所述解码电路105发送的所述传输性能参数。
所述校准电路106，还用于获取至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息，比较获取的传输性能信息，将最优的传输性能信息对应的历史相位偏移参数确定为相位偏移参数offset，并将所述相位偏移参数offset输出至所述相位检测电路107。在本申请的实施例中，当所述传输性能信息为SNR时，传输性能信息最优指的是SNR最高；当所述传输性能信息为BER时，传输性能信息最优指的是BER最低。
需要说明的是，在本申请的实施例中，所述历史相位偏移参数是所述校准电路106确定并保存在所述校准电路106中的，所述每一历史相位偏移参数下的传输性能信息是所述校准电路106从所述均衡电路104或所述解码电路105获取并保存在所述校准电路106中的。
所述相位检测电路107，用于接收所述前向均衡电路103发送的所述前向均衡信号r(k)，并对所述前向均衡信号r(k)进行(2M-1)电平判决得到判决结果s(k)。
在本申请的实施例中，所述判决结果s(k)为预设判决集合中的其中一个元素，所述预设判决集合为{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
例如，当M为2时，所述预设判决集合为{-1,0,+1}，即对于任意一次判决，所述判决结果为-1、0、+1中的其中一个。
又例如，当M为4时，所述预设判决集合为{-3,-2,-1,0,+1,+2,+3}，即对于任意一次判决，所述判决结果为-3、-2、-1、0、+1、+2、+3中的其中一个。
所述相位检测电路107，还用于获取传输信道的响应幅度参数h0。
在本申请的实施例中，所述传输信道指的是传输信号从信号发送端(发射机)传输到所述相位检测电路所经过的链路。其中，所述链路可以为诸如印刷电路板(PrintedCircuit Board，PCB)、同轴电缆等电链路，也可以为光链路或无线链路。需要说明的是，本申请实施例的相位检测方法可以具体应用于需要高速互联的场景，即所述链路可以为芯片(Chip)之间、单板(Board)之间或系统(System)之间的高速互联链路，所述链路还可以为芯片与光模块(Module)之间的互联链路，甚至为光模块之间的光链路。根据上述描述可知，在本申请的实施例中，所述传输信道可以为上述(1+D)信道。
在本申请一实施方式中，所述相位检测电路107执行所述获取传输信道的响应幅度参数h0时，可以具体用于从所述相位检测电路107中获取预先配置的传输信道的响应幅度参数h0。
在该实施方式中，所述相位检测电路107执行所述对所述前向均衡信号r(k)进行(2M-1)电平判决得到判决结果s(k)时，可以具体用于根据所述响应幅度参数h0确定判决门限；根据所述判决门限对所述前向均衡信号r(k)进行(2M-1)电平判决得到判决结果。
其中，所述判决门限可以包括：-(2M-3)/(2(M-1))*h0,-(2M-5)/(2(M-1))*h0,…,+(2M-5)/(2(M-1))*h0,+(2M-3)/(2(M-1))*h0。
例如，当M为2时，所述判决门限包括-h0/2及+h0/2。当所述第一信号的取值小于-h0/2时，所述判决结果为-1；当所述第一信号的取值大于+h0/2时，所述判决结果为+1；当所述第一信号的取值大于-h0/2且小于+h0/2时，所述判决结果为0。
又例如，当M为4时，所述判决门限包括-5/6*h0、-3/6*h0、-1/6*h0、+1/6*h0、+3/6*h0及+5/6*h0。当所述第一信号的取值小于-5/6*h0时，所述判决结果为-3；当所述第一信号的取值大于-5/6*h0且小于-3/6*h0时，所述判决结果为-2；当所述第一信号的取值大于-3/6*h0且小于-1/6*h0时，所述判决结果为-1；当所述第一信号的取值大于-1/6*h0且小于+1/6*h0时，所述判决结果为0；当所述第一信号的取值大于+1/6*h0且小于+3/6*h0时，所述判决结果为+1；当所述第一信号的取值大于+3/6*h0且小于+4/6*h0时，所述判决结果为+2；当所述第一信号的取值大于+5/6*h0时，所述判决结果为+3。
在本申请另一实施方式中，所述相位检测电路107执行所述获取传输信道的响应幅度参数h0时，可以具体用于接收所述自适应电路108发送的响应幅度参数h0。
在该实施方式中，所述相位检测电路107执行所述对所述前向均衡信号r(k)进行(2M-1)电平判决得到判决结果s(k)时，可以具体用于获取历史响应幅度参数，并根据所述历史响应幅度参数确定判决门限；根据所述判决门限对所述前向均衡信号r(k)进行(2M-1)电平判决得到判决结果s(k)。
在该实施方式下，在第一个符号周期，所述历史响应幅度参数可以为预先配置在所述相位检测电路107中的初始响应幅度参数；在第N个符号周期，所述历史响应幅度参数可以为第N-1个符号周期获取的响应幅度参数，N为大于1的正整数。
所述相位检测电路107，还用于根据所述前向均衡信号r(k)、所述判决结果s(k)以及所述历史响应幅度参数确定信号误差信息e(k)，并将所述信号误差信息e(k)输出至所述自适应电路108。
所述自适应电路108，用于接收所述相位检测电路107发送的所述信号误差信息e(k)，基于所述信号误差信息e(k)确定传输信道的响应幅度参数h0，并将所述响应幅度参数h0发送给所述相位检测电路107。
在本申请的实施例中，所述自适应电路108可以通过诸如最小均方(Lease MeanSquare，LMS)算法等自适应算法确定(或估计)所述响应幅度参数h0。
所述相位检测电路107在接收到所述自适应电路108发送的所述响应幅度参数h0之后，还用于保存所述响应幅度参数h0。可以理解的是，在下一符号周期，保存的所述响应幅度参数h0成为了新的历史响应幅度参数。
所述相位检测电路107，还用于获取相位偏移参数offset。
在本申请一实施方式中，所述相位检测电路107执行所述获取相位偏移参数offset时，可以具体用于从所述相位检测电路107中获取预先配置的相位偏移参数offset。
在本申请另一实施方式中，所述相位检测电路107执行所述获取相位偏移参数offset时，可以具体用于接收所述校准电路106发送的基于至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数offset。
所述相位检测电路107，还用于根据所述前向均衡信号r(k)、所述判决结果s(k)、所述响应幅度参数h0以及所述相位偏移参数offset提取所述前向均衡信号r(k)中的时钟相位信息c(k)。
在本申请一实施方式中，所述时钟相位信息c(k)可以根据如下公式进行计算：c(k)＝+/-sign(r(k)-s(k)*h0/(M-1)+/-offset)。其中，sign(r(k)-s(k)*h0/(M-1))表示对r(k)-s(k)*h0/(M-1)执行取符号操作。需要说明的是，取符号操作得到的结果以及所述相位偏移参数offset具体取正还是取负取决于实际情况。当然，在其他实施方式中，所述时钟相位信息c(k)也可以通过其他方式根据所述第一信号r(k)、所述判决结果s(k)、所述响应幅度参数h0以及所述相位偏移参数offset提取得到。
在本申请的实施例中，当所述时钟相位信息c(k)的取值为+1、0、-1时，分别表示所述时钟相位信息c(k)超前(Early)、保持(Hold)及滞后(Late)。可以理解的是，所述时钟相位信息c(k)为相对相位信息。
所述相位检测电路107，还用于根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息p(k)，并将所述输出时钟相位信息p(k)输出至所述多数表决电路109。
在本申请的实施例中，所述相位检测电路107执行所述根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息p(k)时，可以具体用于将判决结果作为地址信息，根据至少三个符号周期内的至少三个判决结果从所述至少三个符号周期内的至少三个时钟相位信息或者它们(即所述至少三个时钟相位信息)的组合中提取出所述输出时钟相位信息用p(k)。
在本申请一实施方式中，是所述相位检测电路107根据三个相邻符号周期内的三个判决结果和三个时钟相位信息确定所述输出时钟相位信息p(k)。为方便描述，本申请实施例以相位偏移参数offset的取值为0为例对所述输出时钟相位信息p(k)的确定规则进行示意性说明。在该实施方式下，当M为2，即所述第一信号r(k)为3电平信号时，所述输出时钟相位信息p(k)的确定规则可以如表1所示。
表1
Figure GDA0003274973500000091
当M为4，即所述第一信号r(k)为7电平信号时，所述输出时钟相位信息p(k)的确定规则可以如表2所示。如表1或表2所示，s(z-1)、s(z)、s(z+1)分别表示三个相邻符号周期内的三个判决结果。
表2
Figure GDA0003274973500000092
Figure GDA0003274973500000101
需要说明的是，如表1或表2所示的所述输出时钟相位信息p(k)的确定规则仅仅是本申请实施例给出的一个具体示例，在其他实施例中，所述输出时钟相位信息p(k)也可以通过其他方式根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息确定。
所述多数表决电路109，用于接收所述相位检测电路107发送的所述输出时钟相位信息p(k)，对所述输出时钟相位信息p(k)进行多数表决得到目标时钟相位信息，并将所述目标时钟相位信息输出至所述数字环滤波电路110。可以理解的是，当所述多数表决电路109接收到指定数目的多个p(k)时，对多个p(k)进行多数表决得到所述目标时钟相位信息。
在本申请一实施方式中，所述多数表决电路109对p(k)进行多数表决得到目标时钟相位信息的具体方式可以为：当p(k)为相位超前的数目大于p(k)为相位滞后的数目以及p(k)为相位保持的数目时，所述多数表决电路109将相位超前作为所述目标时钟相位信息；当p(k)为相位滞后的数目大于p(k)为相位超前的数目以及p(k)为相位保持的数目时，所述多数表决电路109将相位滞后作为所述目标时钟相位信息；当p(k)为相位保持的数目大于p(k)为相位超前的数目以及p(k)为相位滞后的数目p(k)，或者p(k)为相位超前的数目与p(k)为相位滞后的数目相等时，所述多数表决电路109将相位保持作为所述目标时钟相位信息。
所述数字环滤波电路110，用于接收所述多数表决电路109发送的所述目标时钟相位信息，对所述目标时钟相位信息进行低通滤波得到绝对时钟相位信息(即时钟相位)，并将所述绝对时钟相位信息输出至所述相位插值电路111。其中，所述绝对时钟相位信息指的是具体的相位信息，如π/3、π等。可以理解的是，所述输出时钟相位信息p(k)及所述目标时钟相位信息均为相位超前、保持及滞后等相对时钟相位信息。
所述相位插值电路111，用于接收所述数字环滤波电路110发送的所述绝对时钟相位信息，对所述绝对时钟相位信息进行相位插值运算生成时钟信号，并将所述时钟信号输出至所述模数转换电路102。其中，所述时钟信号用于控制所述模数转换电路102对接收的线性均衡信号进行采样得到采样信号。
在本申请的实施例中，所述自适应电路108，还用于基于所述信号误差信息e(k)确定所述前向均衡电路103的抽头系数c_ffe，并将所述抽头系数c_ffe发送给所述前向均衡电路103。
所述前向均衡电路103，还用于接收所述自适应电路108发送的所述抽头系数c_ffe，并根据所述抽头系数c_ffe调整其抽头数目。
在本申请的实施例中，所述相位检测电路107，还用于将所述判决结果s(k)输出至所述解码电路106。
在本申请一实施方式中，所述解码电路106，还用于接收所述相位检测电路107发送的所述判决结果s(k)，并根据所述判决结果s(k)对所述第一传输序列进行解码得到所述第一解码信号以恢复所述采样信号。
在本申请另一实施方式中，所述解码电路106，所述解码电路106，还用于接收所述相位检测电路107发送的所述判决结果s(k)，并根据所述判决结果s(k)对所述第二传输序列进行解码得到所述第二解码信号以恢复所述采样信号。
请参看图2，图2是本申请实施例提供的如图1所示的相位检测电路107的内部结构示意图。如图2所示，所述相位检测电路107可以包括判决模块1071、时钟提取模块1072及输出时钟确定模块1073。其中，所述输出时钟确定模块1073可以包括判决结果存储单元10731及时钟存储单元10732。
结合图1与图2，其中，所述判决模块1071，用于接收所述前向均衡电路103发送的所述前向均衡信号r(k)，对所述前向均衡信号r(k)进行(2M-1)电平判决得到判决结果s(k)，并将所述判决结果s(k)输出至所述时钟提取模块1072。
所述时钟提取模块1072，用于接收所述前向均衡电路103发送的所述前向均衡信号r(k)。
所述时钟提取模块1072，还用于获取传输信道的响应幅度参数h0。
所述时钟提取模块1072，还用于获取相位偏移参数offset。
所述时钟提取模块1072，还用于接收所述判决模块1071发送的所述判决结果s(k)。
所述时钟提取模块1072，还用于根据所述前向均衡信号r(k)、所述判决结果s(k)、所述响应幅度参数h0以及所述相位偏移参数offset提取所述前向均衡信号r(k)中的时钟相位信息c(k)。
所述输出时钟确定模块1073，用于根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息p(k)，并将所述输出时钟相位信息p(k)输出至所述多数表决电路109。
其中，所述判决结果存储单元10731，用于存储至少三个符号周期内的至少三个判决结果，并将所述至少三个判决结果发送给所述时钟存储单元10732。
所述时钟存储模块10732，用于存储至少三个符号周期内的至少三个时钟相位信息。
所述时钟存储模块10732，还用于接收所述判决结果存储模块10731发送的所述至少三个判决结果，根据所述至少三个判决结果和所述至少三个时钟相位信息，确定输出时钟相位信息p(k)，并将所述输出时钟相位信息p(k)输出至所述多数表决电路109。
如图2所示，在本申请的实施例中，所述相位检测电路107当接收到所述前向均衡信号r(k)时会在当前符号周期确定所述前向均衡信号r(k)对应的判决结果s(k)及时钟相位信息c(k)，然后可以对所述判决结果s(k)及所述时钟相位信息c(k)进行延迟缓存。当然，在其他实施例中，所述相位检测电路107当接收到所述前向均衡信号r(k)时也可以对所述前向均衡信号r(k)进行延迟缓存，然后在需要确定输出时钟相位信息p(k)的时钟周期确定所述前向均衡信号r(k)对应的判决结果s(k)及时钟相位信息c(k)。
可以理解的是，如图2所示的相位检测电路107仅仅是本申请提供的相位检测电路的一种可选的实现方式。当然，在其他实施例中，所述相位检测电路107也可以具有其他的内部结构。
还可以理解的是，如图1所示的时钟恢复装置100仅仅是本申请提供的时钟恢复装置的一种可选的实现方式。当然，在其他实施例中，所述时钟恢复装置100可以包括未在图1中示出的电路，或者所述时钟恢复装置100可以不包括在图1中示出的某个或某些电路。
请参见图3，图3是本申请实施例提供的如图1所示的时钟恢复装置100基于PAM-4信号的相位检测增益仿真曲线图。具体地，当所述输入信号为PAM-4信号、SerDes速率为14GHz且所述时钟相位调谐到脉冲响应边沿时，在链路的插入损耗(Insertion Loss，IL)分别为-8.171dB、-11.55dB、-23.7dB及-36.19dB的情形下，所述相位检测电路107的相位检测增益仿真曲线图分别如图3的(a)、(b)、(c)及(d)所示。
进一步地，请一并参见图4，图4是本申请实施例提供的如图1所示的时钟恢复装置100基于PAM-2信号(或NRZ码)的相位检测增益仿真曲线图。具体地，当所述输入信号为PAM-2信号(或NRZ码)、SerDes速率为14GHz且所述时钟相位调谐到脉冲响应边沿时，在IL分别为-8.171dB、-11.55dB、-23.7dB及-36.19dB的情形下，所述相位检测电路107的相位检测增益曲线图分别如图4的(a)、(b)、(c)及(d)所示。
从图3或图4中可以看出，无论IL如何变化，即无论所述时钟恢复装置100中除所述相位检测电路107以外的其他电路(如前向均衡电路103、均衡电路104等)的配置如何，所述相位检测电路107的相位检测增益曲线都接近理想情况下的增益曲线。可见，所述相位检测电路107的相位检测增益对均衡电路104的配置不敏感，因此由所述模数转换电路102、所述前向均衡电路103、所述相位检测电路107、所述多数表决电路109、所述数字环滤波电路110及所述相位插值电路110组成的CDR通路可以和所述均衡电路104共享均衡能力，使得所述时钟恢复装置100可以实现CDR和均衡的联合收敛，进而使得所述时钟恢复装置100可以实现(1+D)信道锁定。
结合图3与图4可以看出，无论所述时钟恢复装置100接收到的输入信号是何种信号，即无论所述相位检测电路107的输入信号是何种信号，所述相位检测电路107的相位检测增益曲线都接近理想情况下的增益曲线。可见，对于任意输入信号，所述相位检测电路107在时钟相位调谐到脉冲响应边沿的情形下都能实现稳定的相位检测增益，使得所述时钟恢复装置100可以自动、稳定地实现脉冲响应边沿锁定。
在本申请的实施例中，相位检测电路通过根据前向均衡信号、判决结果、传输信道的响应幅度参数以及相位偏移参数来提取时钟相位信息以及根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息来确定输出时钟相位信息，可以在时钟相位调谐到脉冲响应边沿的情形下实现稳定的相位检测增益，使得包括该相位检测电路的时钟恢复装置可以在接收端自动、稳定地实现脉冲响应边沿锁定。并且，该相位检测电路的相位检测增益对均衡电路的配置不敏感，因此由模数转换电路、前向均衡电路、相位检测电路、多数表决电路、数字环滤波电路及相位插值电路组成的CDR通路可以和该均衡电路共享均衡能力，使得该时钟恢复装置可以实现CDR和均衡的联合收敛，进而使得该时钟恢复装置可以实现(1+D)信道锁定。此外，该时钟恢复装置使用最大似然序列估计算法进行序列检测可以抵抗工艺(Process)、电压(Voltage)、温度(Temperature)波动(PVT波动)，提高整体误码性能。并且，该时钟恢复装置的实现成本较低。
请参见图5，图5是本申请实施例提供的一种相位检测方法的流程示意图。其中，所述相位检测方法可以具体应用于如图2所示的相位检测电路107中。如图5所示，所述相位检测方法包括如下步骤：
S501、相位检测电路接收第一信号，并对所述第一信号进行(2M-1)电平判决得到判决结果。
在本申请的实施例中，所述第一信号为(2M-1)电平信号。其中，M为正整数。
在本申请一实施方式中，所述第一信号为对PAM-(2M-1)信号进行波特率采样得到的信号。其中，所述PAM-(2M-1)信号为经过(2M-1)进制PAM调制得到的信号。当然，在其他实施方式中，所述第一信号也可以为对其他形式的(2M-1)电平信号进行波特率采样得到的信号，所述第一信号还可以为对PAM-(2M-1)信号进行其他方式的采样得到的信号。本申请实施例对所述第一信号的获得方式不作具体限制。
在本申请的实施例中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
例如，当M为2时，所述预设判决集合为{-1,0,+1}，即对于任意一次判决，所述判决结果为-1、0、+1中的其中一个。
S502、所述相位检测电路获取传输信道的响应幅度参数。
需要说明的是，本申请实施例对所述相位检测电路获取所述响应幅度参数的方式不做具体限制。例如，所述相位检测电路可以从自身获取预先配置的响应幅度参数；又例如，所述相位检测电路可以获取外部电路生成并发送给所述相位检测电路的响应幅度参数。
在本申请的实施例中，所述传输信道指的是传输信号发射机传输到所述相位检测电路所经过的链路。其中，所述链路可以电链路、光链路或无线链路。需要说明的是，本申请实施例的相位检测方法可以具体应用于需要高速互联的场景，即所述链路可以为芯片(Chip)之间、单板(Board)之间或系统(System)之间的高速互联链路，所述链路还可以为芯片与光模块(Module)之间的互联链路，甚至为光模块之间的光链路。
S503、所述相位检测电路根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息。
为方便描述，在本申请的实施例中，所述第一信号、所述判决结果、所述响应幅度参数及所述时钟相位信息分别用r(k)、s(k)、h0及c(k)进行表示。
在本申请一实施方式中，所述相位检测电路可以根据如下公式计算所述时钟相位信息c(k)：c(k)＝+/-sign(r(k)-s(k)*h0/(M-1))。其中，sign(r(k)-s(k)*h0/(M-1))表示对r(k)-s(k)*h0/(M-1)执行取符号操作。需要说明的是，取符号操作得到的结果具体取正还是取负取决于实际情况。当然，在其他实施方式中，所述时钟相位信息c(k)也可以通过其他方式根据所述第一信号r(k)、所述判决结果s(k)以及所述响应幅度参数h0提取得到。
在本申请的实施例中，当所述时钟相位信息c(k)的取值为+1、0、-1时，分别表示所述时钟相位信息c(k)超前、保持及滞后。
S504、所述相位检测电路根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
为方便描述，在本申请的实施例中，所述输出时钟相位信息用p(k)进行表示。
在本申请的实施例中，所述根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息具体包括：将所述判决结果作为地址信息，根据至少三个符号周期内的至少三个判决结果从所述至少三个符号周期内的至少三个时钟相位信息或者它们的组合中提取出所述输出时钟相位信息用p(k)。
在本申请的实施例中，所述至少三个符号周期可以是至少三个相邻的符号周期或至少三个不相邻的符号周期。其中，至少三个相邻的符号周期指的是在时间上连续的至少三个符号周期，至少三个不相邻的符号周期指的是在时间上不连续的至少三个符号周期。
在本申请一实施方式中，输出时钟相位信息p(k)是根据三个相邻符号周期内的三个判决结果和三个时钟相位信息确定的。
在该实施方式下，若所述第一信号r(k)为3电平信号且三个相邻符号周期内的三个判决结果s(z-1)、s(z)、s(z+1)分别为+1、0、-1时，则所述输出时钟相位信息p(k)可以为判决结果为0时对应的时钟相位信息c(z)，即p(k)＝c(z)＝-sign(r(z))。
在本申请实施例中，通过根据第一信号、判决结果以及传输信道的响应幅度参数提取该第一信号中的时钟相位信息，以及根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息，本申请实施例的相位检测方法可以在时钟相位调谐到脉冲响应边沿的情形下实现稳定的相位检测增益。
请参见图6，图6是本申请实施例提供的另一种相位检测方法的流程示意图。其中，所述相位检测方法可以具体应用于如图2所示的相位检测电路107中。如图6所示，所述相位检测方法包括如下步骤：
S601、相位检测电路接收第一信号。
在本申请的实施例中，所述第一信号为(2M-1)电平信号。其中，M为正整数。
在本申请的实施例中，所述第一信号可以为第二信号经过前向均衡得到的信号。其中，所述第二信号为M电平信号。具体地，所述第一信号可以为FFE对所述第二信号进行前向均衡得到并发送给所述相位检测电路的信号。
需要说明的是，FFE可以对任意响应信道实现(1+D)的滤波效果，即FFE可以将任意响应信道过滤成(1+D)信道。其中，(1+D)信道保留Post 1抽头的ISI，其幅度与传输信号的幅度的相同。在(1+D)信道下，M电平信号会变成(2M-1)电平信号。
在本申请的实施例中，所述第二信号可以为第三信号经过采样得到的信号。在本申请一实施方式中，所述第三信号为经过M进制调制得到的已调信号。在本申请另一实施方式中，所述第三信号为第四信号经过连续时间线性均衡得到的信号，其中，所述第四信号为经过M进制调制得到的已调信号。
在本申请一实施方式中，所述第三信号可以为经过M进制PAM调制得到的PAM-M信号，所述第二信号可以为所述第三信号经过波特率采用得到的信号。当然，在其他实施方式中，所述第三信号也可以为经过其他方式的M进制调制得到的已调信号，所述第二信号也可以为所述第三信号经过其他方式的采样得到的信号。本申请实施例对所述第二信号及所述第三信号的获得方式不作具体限制。
S602、所述相位检测电路对所述第一信号进行(2M-1)电平判决得到判决结果。
在本申请的实施例中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
例如，当M为4时，所述预设判决集合为{-3,-2,-1,0,+1,+2,+3}，即对于任意一次判决，所述判决结果为-3、-2、-1、0、+1、+2、+3中的其中一个。
S603、所述相位检测电路获取传输信道的响应幅度参数。
在本申请的实施例中，所述传输信道指的是传输信号从信号发送端传输到所述相位检测电路所经过的链路。根据上述描述可知，所述传输信道即为上述(1+D)信道。
在本申请一实施方式中，所述获取传输信道的响应幅度参数可以具体包括：从所述相位检测电路中获取预先配置的传输信道的响应幅度参数。在这种情形下，所述响应幅度参数是预先配置在所述相位检测电路中的，因此所述相位检测电路在有需要时可以直接从自身获取所述响应幅度参数。
在本申请另一实施方式中，所述获取传输信道的响应幅度参数可以具体包括：根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息，并输出所述信号误差信息；获取基于所述信号误差信息确定的传输信道的响应幅度参数。
在该实施方式下，在第一个符号周期，所述历史响应幅度参数可以为预先配置在所述相位检测电路中的初始响应幅度参数；在第N个符号周期，所述历史响应幅度参数可以为历史时刻(如第N-1个符号周期)获取的响应幅度参数，N为大于1的正整数。
在这种情形下，所述相位检测电路将所述信号误差信息输出到自适应电路，以使自适应电路基于所述信号误差信息确定响应幅度参数并将确定的响应幅度参数发送给所述相位检测电路，因此所述相位检测电路可以获取所述自适应电路发送的响应幅度参数。其中，所述自适应电路可以通过诸如LMS算法等自适应算法确定响应幅度参数。
当然，在其他实施方式中，所述响应幅度参数也可以是通过其他方式获得的。本申请实施例对所述响应幅度参数的获取方式不做具体限制。
当获取传输信道的响应幅度参数的方式具体为从所述相位检测电路中获取预先配置的传输信道的响应幅度参数时，步骤S602对所述第一信号进行(2M-1)电平判决得到判决结果可以具体包括：根据所述响应幅度参数确定判决门限；根据所述判决门限对所述第一信号进行(2M-1)电平判决得到判决结果。
为方便描述，在本申请的实施例中，所述响应幅度参数用h0进行表示。
其中，所述判决门限可以包括：-(2M-3)/(2(M-1))*h0,-(2M-5)/(2(M-1))*h0,…,+(2M-5)/(2(M-1))*h0,+(2M-3)/(2(M-1))*h0。
当获取传输信道的响应幅度参数的方式具体为根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息，并输出所述信号误差信息；获取基于所述信号误差信息确定的传输信道的响应幅度参数时，步骤S602对所述第一信号进行(2M-1)电平判决得到判决结果可以具体包括：根据所述历史响应幅度参数确定判决门限；根据所述判决门限对所述第一信号进行(2M-1)电平判决得到判决结果。
S604、所述相位检测电路获取相位偏移参数。
在本申请的实施例中，所述相位偏移参数用于对所述时钟相位信息进行调谐。
在本申请一实施方式中，所述获取相位偏移参数可以具体包括：从所述相位检测电路中获取预先配置的相位偏移参数。在这种情形下，所述相位偏移参数是预先配置在所述相位检测电路中的，因此所述相位检测电路在有需要时可以直接从自身获取所述相位偏移参数。
在本申请另一实施方式中，所述获取相位偏移参数可以具体包括：获取根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数。在本申请的实施例中，所述历史相位偏移参数指的是在历史时刻获取的相位偏移参数。其中，所述至少三个历史相位偏移参数可以是在数值上相邻的至少三个历史响应幅度参数。在这种情形下，所述相位偏移参数可以是由校准电路根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定并发送给所述相位检测电路的。
具体地，所述校准电路根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定相位偏移参数可以具体包括：获取至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息；比较获取的传输性能信息，并将最优的传输性能信息对应的历史相位偏移参数确定为相位偏移参数。其中，所述传输性能参数包括但不限于信噪比SNR或BER。当所述传输性能信息为SNR时，传输性能信息最优指的是SNR最高；当所述传输性能信息为BER时，传输性能信息最优指的是BER最低。
在本申请一实施方式中，所述校准电路获取所述传输性能信息的方式可以为所述第一信号经过均衡电路后由所述均衡电路确定并发送给所述校准电路的。在该实施方式中，所述均衡电路用于对所述第一信号进行均衡得到第一均衡信号，对所述第一均衡信号进行序列检测识别出第一传输序列，并计算所述第一传输序列的传输性能信息。
在本申请另一实施方式中，所述校准电路获取所述传输性能信息的方式可以为所述第一信号依次经过均衡电路、解码电路后由所述解码电路确定并发送给所述校准电路的。在该实施方式中，所述均衡电路用于对所述第一信号进行均衡得到第一均衡信号，并对所述第一均衡信号进行序列检测识别出第一传输序列；所述解码电路用于对所述第一传输序列解码得到第一解码信息，并计算所述第一传输序列的传输性能信息。
在本申请又一实施方式中，所述校准电路获取所述传输性能信息的方式可以为所述第二信号经过均衡电路后由所述均衡电路确定并发送给所述校准电路的。在该实施方式中，所述均衡电路用于对所述第二信号进行均衡得到第二均衡信号，对所述第二均衡信号进行序列检测识别出第二传输序列，并计算所述第二传输序列的传输性能信息。
在本申请再一实施方式中，所述校准电路获取所述传输性能信息的方式可以为所述第二信号依次经过均衡电路、解码电路后由所述解码电路确定并发送给所述校准电路的。在该实施方式中，所述均衡电路用于对所述第二信号进行均衡得到第二均衡信号，并对所述第二均衡信号进行序列检测识别出第二传输序列；所述解码电路用于对所述第二传输序列解码得到第二解码信息，并计算所述第二传输序列的传输性能信息。
S605、所述相位检测电路根据所述第一信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述第一信号中的时钟相位信息。
为方便描述，在本申请的实施例中，所述第一信号、所述判决结果、所述相位偏移参数及所述时钟相位信息分别用r(k)、s(k)、offset及c(k)进行表示。
在本申请一实施方式中，所述时钟相位信息c(k)可以根据如下公式进行计算：c(k)＝+/-sign(r(k)-s(k)*h0/(M-1)+/-offset)。其中，sign(r(k)-s(k)*h0/(M-1))表示对r(k)-s(k)*h0/(M-1)执行取符号操作。需要说明的是，取符号操作得到的结果以及所述相位偏移参数offset具体取正还是取负取决于实际情况。当然，在其他实施方式中，所述时钟相位信息c(k)也可以通过其他方式根据所述第一信号r(k)、所述判决结果s(k)、所述响应幅度参数h0以及所述相位偏移参数offset提取得到。
在本申请的实施例中，当所述时钟相位信息c(k)的取值为+1、0、-1时，分别表示所述时钟相位信息c(k)超前、保持及滞后。可以理解的是，所述时钟相位信息c(k)为相对相位信息。
S606、所述相位检测电路根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
为方便描述，在本申请的实施例中，所述输出时钟相位信息用p(k)进行表示。
在本申请的实施例中，所述根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息具体包括：将所述判决结果作为地址信息，根据至少三个符号周期内的至少三个判决结果从所述至少三个符号周期内的至少三个时钟相位信息或者它们的组合中提取出所述输出时钟相位信息用p(k)。
在本申请一实施方式中，所述输出时钟相位信息p(k)经过处理生成时钟信号。其中，所述时钟信号用于控制对所述第三信号进行采样得到所述第二信号。
在本申请的实施例中，所述输出时钟相位信息p(k)经过处理生成时钟信号可以具体包括：多个所述输出时钟相位信息p(k)经过第一处理得到目标时钟相位信息，所述目标时钟相位信息经过第二处理得到绝对时钟相位信息，所述绝对时钟相位信息经过第三处理生成所述时钟信号。其中，所述第一处理、所述第二处理及所述第三处理可以分别为多数表决、低通滤波及相位插值运算。当然，在其他实施例中，所述输出时钟相位信息p(k)也可以经过其他的处理生成时钟信号。
其中，所述绝对时钟相位信息指的是具体的相位信息，如π/3、π等。可以理解的是，所述输出时钟相位信息p(k)及所述目标时钟相位信息均为相对时钟相位信息。其中，所述相对时钟相位信息可以包括相位超前、保持及滞后。
当然，在其他实施例中，所述输出时钟相位信息p(k)也可以经过其他的处理生成时钟信号。例如，多个所述输出时钟相位信息p(k)可以经过其他的处理得到目标时钟相位信息，所述绝对时钟相位信息也可以经过其他的处理生成所述时钟信号。
在本申请实施例中，通过根据第一信号、判决结果以及传输信道的响应幅度参数提取该第一信号中的时钟相位信息，以及根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息，本申请实施例的相位检测方法可以在时钟相位调谐到脉冲响应边沿的情形下实现稳定的相位检测增益。
请参见图7，图7是本申请实施例提供的一种相位检测电路700的示意性框图。如图7所示，所述相位检测电路700可以包括接收模块701、判决模块702、获取模块703、确定模块704、输出模块705及提取模块706。
其中，所述接收模块701，用于接收第一信号。在本申请的实施例中，所述第一信号为对(2M-1)电平信号，M为正整数。
作为一种可选的实施方式，所述第一信号为第二信号经过前向均衡得到的信号，其中，所述第二信号为M电平信号。
作为一种可选的实施方式，所述第二信号为第三信号经过采样得到的信号，其中，所述第三信号为经过M进制调制得到的已调信号。
所述判决模块702，用于对所述第一信号进行(2M-1)电平判决得到判决结果。所述获取模块703，用于获取传输信道的响应幅度参数。
在本申请一实施方式中，所述获取模块703，具体用于从所述相位检测电路700中获取预先配置的传输信道的响应幅度参数。
所述确定模块704，用于根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息。
所述输出模块705，用于输出所述信号误差信息。
在本申请另一实施方式中，所述获取模块703，还具体用于获取基于所述信号误差信息确定的传输信道的响应幅度参数。
所述确定模块704，还用于根据所述响应幅度参数确定判决门限。
所述判决模块702，具体用于根据所述判决门限对所述第一信号进行(2M-1)电平判决得到判决结果，其中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
所述提取模块706，用于根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息。所述获取模块703，还用于获取相位偏移参数，所述相位偏移参数用于对所述时钟相位信息进行调谐。
在本申请一实施方式中，所述获取模块703，具体用于从所述相位检测电路700中获取预先配置的相位偏移参数。
在本申请另一实施方式中，所述获取模块703，还具体用于获取根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数，其中，所述传输性能信息包括信噪比或误比特率。
所述提取模块706，具体用于根据所述第一信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述第一信号中的时钟相位信息。所述确定模块704，还用于根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
作为一种可选的实施方式，所述输出时钟相位信息经过处理生成时钟信号，其中，所述时钟信号用于控制对所述第三信号进行采样得到所述第二信号。
需要说明的是，所述相位检测电路700可以具体应用于任何需要对接收信号进行相位检测的接收机中。例如，所述相位检测电路700可以具体应用于如图1所示的时钟恢复装置100中。
基于同一发明构思，本申请实施例中提供的相位检测电路700解决问题的原理以及有效效果与本申请方法实施例相似，因此该相位检测电路700的实施可以参见如图5或图6所示的相位检测方法的实施，重复之处不再赘述。
请参见图8，图8是本申请实施例提供的一种相位检测电路800的示意性框图。如图8所示，所述相位检测电路800可以包括：处理器801、存储器802及一个或多个接口803。其中，所述存储器802用于存储一个或多个计算机程序，所述计算机程序包括程序指令。
具体地，所述处理器801被配置用于调用所述程序指令执行：
接收第一信号，并对所述第一信号进行(2M-1)电平判决得到判决结果，其中，所述第一信号为(2M-1)电平信号，M为正整数；
获取传输信道的响应幅度参数；
根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息；
根据至少三个符号周期内的所述第一信号对应的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
在本申请一实施方式中，所述处理器801被配置用于调用所述程序指令执行所述获取传输信道的响应幅度参数时具体执行：
从所述相位检测电路中获取预先配置的传输信道的响应幅度参数。
在本申请另一实施方式中，所述处理器801被配置用于调用所述程序指令执行所述获取传输信道的响应幅度参数时具体执行：
根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息，并输出所述信号误差信息；
获取基于所述信号误差信息确定的传输信道的响应幅度参数。
作为一种可选的实施方式，所述处理器801被配置用于调用所述程序指令执行所述根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息时具体执行：
获取相位偏移参数，所述相位偏移参数用于对所述时钟相位信息进行调谐；
根据所述第一信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述第一信号中的时钟相位信息。
在本申请一实施方式中，所述处理器801被配置用于调用所述程序指令执行所述获取相位偏移参数时具体执行：
从所述相位检测电路中获取预先配置的相位偏移参数。
在本申请另一实施方式中，所述处理器801被配置用于调用所述程序指令执行所述获取相位偏移参数时具体执行：
获取根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数，其中，所述传输性能信息包括信噪比或误比特率。
作为一种可选的实施方式，所述处理器801被配置用于调用所述程序指令执行所述对所述第一信号进行(2M-1)电平判决得到判决结果时具体执行：
根据所述响应幅度参数确定判决门限；
根据所述判决门限对所述第一信号进行(2M-1)电平判决得到判决结果，其中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
作为一种可选的实施方式，所述第一信号为第二信号经过前向均衡得到的信号，其中，所述第二信号为M电平信号。
作为一种可选的实施方式，所述第二信号为第三信号经过采样得到的信号，其中，所述第三信号为经过M进制调制得到的已调信号。
作为一种可选的实施方式，所述输出时钟相位信息经过处理生成时钟信号，其中，所述时钟信号用于控制所述第三信号进行采样得到所述第二信号。
其中，所述处理器801可以是中央处理单元(Central Processing Unit，CPU)。所述处理器801还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，所述通用处理器可以是微处理器。
其中，所述存储器802可以包括只读存储记忆体(Read-Only Memory，ROM)、随机存取存储记忆体(Random Access Memory，RAM)和非易失性随机存取存储器。
需要说明的是，所述相位检测电路800可以具体应用于任何需要对接收信号进行相位检测的接收机中。例如，所述相位检测电路800可以具体应用于如图1所示的时钟恢复装置100中。
其中，所述接口803用于在所述相位检测电路800与所述接收机中的其他电路之间、所述相位检测电路800与其他网络设备之间以及所述相位检测电路800与用户设备之间传递数据、控制信息或管理信息等。可以理解的是，所述接口803包括输入接口和/或输出接口。
基于同一发明构思，本申请实施例中提供的相位检测电路800解决问题的原理以及有效效果与本申请方法实施例相似，因此该相位检测电路800的实施可以参见如图5或图6所示的相位检测方法的实施，重复之处不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，上述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，上述的存储介质可为磁碟、光盘、ROM或RAM。

Claims (17)

1.一种相位检测方法，其特征在于，应用于相位检测电路，所述方法包括：
接收第一信号，并对所述第一信号进行2M-1电平判决得到判决结果，其中，所述第一信号为2M-1电平信号，M为正整数；
获取传输信道的响应幅度参数；
根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息；
根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
2.根据权利要求1所述的方法，其特征在于，所述获取传输信道的响应幅度参数，具体包括：
根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息，并输出所述信号误差信息；
获取基于所述信号误差信息确定的传输信道的响应幅度参数。
3.根据权利要求1所述的方法，其特征在于，所述根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息，具体包括：
获取相位偏移参数，所述相位偏移参数用于对所述时钟相位信息进行调谐；
根据所述第一信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述第一信号中的时钟相位信息。
4.根据权利要求3所述的方法，其特征在于，所述获取相位偏移参数，具体包括：
获取根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数，其中，所述传输性能信息包括信噪比或误比特率。
5.根据权利要求1所述的方法，其特征在于，所述对所述第一信号进行2M-1电平判决得到判决结果，具体包括：
根据所述响应幅度参数确定判决门限；
根据所述判决门限对所述第一信号进行2M-1电平判决得到判决结果，其中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为：
{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述第一信号为第二信号经过前向均衡得到的信号，其中，所述第二信号为M电平信号。
7.根据权利要求6所述的方法，其特征在于，所述第二信号为第三信号经过采样得到的信号，其中，所述第三信号为经过M进制调制得到的已调信号。
8.根据权利要求7所述的方法，其特征在于，所述输出时钟相位信息经过处理生成时钟信号，其中，所述时钟信号用于控制对所述第三信号进行采样得到所述第二信号。
9.一种相位检测电路，其特征在于，所述电路包括：
接收模块，用于接收第一信号，其中，所述第一信号为对2M-1电平信号，M为正整数；
判决模块，用于对所述第一信号进行2M-1电平判决得到判决结果；
获取模块，用于获取传输信道的响应幅度参数；
提取模块，用于根据所述第一信号、所述判决结果以及所述响应幅度参数提取所述第一信号中的时钟相位信息；
确定模块，用于根据至少三个符号周期内的至少三个判决结果和至少三个时钟相位信息，确定输出时钟相位信息。
10.根据权利要求9所述的电路，其特征在于，
所述确定模块，还用于根据所述第一信号、所述判决结果以及历史响应幅度参数确定信号误差信息；
所述电路还包括：
输出模块，用于输出所述信号误差信息；
所述获取模块具体用于：
获取基于所述信号误差信息确定的传输信道的响应幅度参数。
11.根据权利要求9所述的电路，其特征在于，
所述获取模块，还用于获取相位偏移参数，所述相位偏移参数用于对所述时钟相位信息进行调谐；
所述提取模块具体用于：
根据所述第一信号、所述判决结果、所述响应幅度参数以及所述相位偏移参数提取所述第一信号中的时钟相位信息。
12.根据权利要求11所述的电路，其特征在于，所述获取模块具体用于：
获取根据至少三个历史相位偏移参数以及每一历史相位偏移参数下的传输性能信息确定的相位偏移参数，其中，所述传输性能信息包括信噪比或误比特率。
13.根据权利要求9所述的电路，其特征在于，
所述确定模块，还用于根据所述响应幅度参数确定判决门限；
所述判决模块具体用于：
根据所述判决门限对所述第一信号进行2M-1电平判决得到判决结果，其中，所述判决结果为预设判决集合中的其中一个元素，所述预设判决集合为：
{-(M-1),-(M-2),…,0,…,+(M-2),+(M-1)}。
14.根据权利要求9至13任一项所述的电路，其特征在于，所述第一信号为第二信号经过前向均衡得到的信号，其中，所述第二信号为M电平信号。
15.根据权利要求14所述的电路，其特征在于，所述第二信号为第三信号经过采样得到的信号，其中，所述第三信号为经过M进制调制得到的已调信号。
16.根据权利要求15所述的电路，其特征在于，所述输出时钟相位信息经过处理生成时钟信号，其中，所述时钟信号用于控制所述第三信号进行采样得到所述第二信号。
17.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时使所述处理器执行如权利要求1至8任一项所述的相位检测方法。
CN201810396197.3A 2018-04-27 2018-04-27 相位检测方法及相位检测电路 Active CN110417536B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810396197.3A CN110417536B (zh) 2018-04-27 2018-04-27 相位检测方法及相位检测电路
PCT/CN2018/121603 WO2019205670A1 (zh) 2018-04-27 2018-12-17 相位检测方法、相位检测电路及时钟恢复装置
EP18916020.3A EP3780478B1 (en) 2018-04-27 2018-12-17 Phase detection method, phase detection circuit, and clock recovery device
US17/081,632 US11438134B2 (en) 2018-04-27 2020-10-27 Phase detection method, phase detection circuit, and clock recovery apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810396197.3A CN110417536B (zh) 2018-04-27 2018-04-27 相位检测方法及相位检测电路

Publications (2)

Publication Number Publication Date
CN110417536A CN110417536A (zh) 2019-11-05
CN110417536B true CN110417536B (zh) 2021-12-31

Family

ID=68294778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810396197.3A Active CN110417536B (zh) 2018-04-27 2018-04-27 相位检测方法及相位检测电路

Country Status (4)

Country Link
US (1) US11438134B2 (zh)
EP (1) EP3780478B1 (zh)
CN (1) CN110417536B (zh)
WO (1) WO2019205670A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391875B (zh) 2018-04-23 2020-10-09 华为技术有限公司 一种纠错方法及纠错装置
CN113890793A (zh) * 2020-07-03 2022-01-04 华为技术有限公司 一种数据传输方法及装置
CN112737570B (zh) * 2020-12-15 2022-10-28 中国科学技术大学 一种基于软件锁相环的pam4信号时钟数据恢复方法
CN112929083B (zh) * 2021-02-04 2022-04-26 烽火通信科技股份有限公司 一种相干光模块及其监测方法
KR20240007215A (ko) * 2021-11-05 2024-01-16 주식회사 포인투테크놀로지 Ｐａｍ 시그널링을 위한 수신기의 위상 조정을 위한장치 및 방법
CN115175013B (zh) * 2022-06-30 2025-05-16 苏州浪潮智能科技有限公司 一种信号异常检测方法、装置、设备及介质
CN117375771B (zh) * 2023-12-08 2024-05-28 长沙先度科技有限公司 一种iff模式五信号的帧头检测方法、装置及信号接收机
CN119165918B (zh) * 2024-09-14 2025-05-20 成都玖锦科技有限公司 高速串行数据的信号时钟恢复方法、装置及通信设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685656A (zh) * 2002-10-10 2005-10-19 印芬龙科技股份有限公司 从数据信号中提取时钟信号的时钟信号提取设备和方法
CN105794144A (zh) * 2013-12-27 2016-07-20 英特尔公司 用于时钟与数据恢复电路的相位调整电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6853695B1 (en) * 1999-10-27 2005-02-08 Paradyne Corporation System and method for deriving symbol timing
CN1219357C (zh) * 2002-06-06 2005-09-14 华为技术有限公司 数字时钟恢复装置
EP2252003A1 (en) 2009-05-12 2010-11-17 CoreOptics Inc. Phase detection method and phase detector
US8249139B2 (en) * 2009-06-24 2012-08-21 Himax Technologies Limited Apparatus for data receiving and method for adjusting the same in real time
CN102480446B (zh) * 2010-11-29 2014-08-20 瑞昱半导体股份有限公司 接收机均衡器校正装置与方法
JP5670869B2 (ja) * 2010-12-22 2015-02-18 パナソニックＩｐマネジメント株式会社 無線電力伝送システム
US8649476B2 (en) 2011-04-07 2014-02-11 Lsi Corporation Adjusting sampling phase in a baud-rate CDR using timing skew
US8942334B1 (en) 2011-07-13 2015-01-27 Pmc-Sierra, Inc. Parallel replica CDR to correct offset and gain in a baud rate sampling phase detector
US8693596B1 (en) 2011-07-20 2014-04-08 Pmc-Sierra, Inc. Gain calibration for a Mueller-Muller type timing error detector
US9485121B2 (en) * 2014-01-27 2016-11-01 Multiphy Ltd. Digital baud rate clock recovery of heavily ISI-induced signals
EP3158676B1 (en) 2014-07-22 2018-11-28 Huawei Technologies Co., Ltd. Timing recovery in direct-detection mlse receivers
US9438409B1 (en) * 2015-07-01 2016-09-06 Xilinx, Inc. Centering baud-rate CDR sampling phase in a receiver
EP3406060B1 (en) * 2016-02-23 2020-08-12 Huawei Technologies Co., Ltd. Ffe-aided cdr to calibrate phase offset and enhance gain in a baud rate sampling phase detector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1685656A (zh) * 2002-10-10 2005-10-19 印芬龙科技股份有限公司 从数据信号中提取时钟信号的时钟信号提取设备和方法
CN105794144A (zh) * 2013-12-27 2016-07-20 英特尔公司 用于时钟与数据恢复电路的相位调整电路

Also Published As

Publication number Publication date
EP3780478A1 (en) 2021-02-17
WO2019205670A1 (zh) 2019-10-31
US20210044416A1 (en) 2021-02-11
EP3780478B1 (en) 2026-01-21
EP3780478A4 (en) 2021-06-09
CN110417536A (zh) 2019-11-05
US11438134B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
CN110417536B (zh) 相位检测方法及相位检测电路
CN113676309B (zh) 使用三个反馈路径的二阶时钟恢复
US8532240B2 (en) Decoupling sampling clock and error clock in a data eye
US8223828B2 (en) Methods and systems for adaptive receiver equalization
EP2241050B1 (en) Receiver with enhanced clock and data recovery
US8027409B2 (en) Noise prediction-based signal detection and cross-talk mitigation
US8379711B2 (en) Methods and apparatus for decision-feedback equalization with oversampled phase detector
US10447509B1 (en) Precompensator-based quantization for clock recovery
US20190109735A1 (en) Electric Signal Transmission Device
CN113572489B (zh) 定时恢复装置、抖动减轻电路以及接收器装置
US20140192935A1 (en) Receiver with dual clock recovery circuits
JP2014158252A (ja) パターン・ベースの信号の損失の検出器
EP1258099A1 (en) Baud-rate timing recovery
US20050238092A1 (en) Method and system for error estimation for adaptive equalization in communication systems
CN108463966A (zh) 将恢复的时钟抖动减到最小的方法
US7522663B2 (en) Burst error limiting feedback equalizer system and method for multidimensional modulation systems
US9143371B1 (en) Method for reducing jitter in receivers
US11231740B2 (en) Clock recovery using between-interval timing error estimation
US10505705B1 (en) Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin
CN101320982A (zh) 时序回复参数产生电路以及信号接收电路
US20250112755A1 (en) Feedforward jitter correction
US11811566B2 (en) Methods and systems for performing adaptive equalization of data
US12483448B2 (en) Serdes with robust parameter initialization
CN118157833A (zh) 具有回路延迟取消的时钟恢复
CN114268315B (zh) 环路滤波器、定时恢复方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant