CN110771104B - 预失真处理方法和装置 - Google Patents

Abstract

本申请提供了一种预失真处理方法和装置，其中，该装置包括第一预失真部分和第二预失真部分，第一预失真部分包括N个DPD处理器，通过第一预失真部分和第二预失真部分对信号进行预失真处理，以支持功率放大器对信号的线性放大。通过本申请提供的预失真处理装置，可以提高功率放大器的放大效率，降低预失真处理装置的设计复杂度，节省成本，降低功耗。

Description

预失真处理方法和装置

技术领域

本申请涉及通信技术领域，尤其涉及预失真处理方法和装置。

背景技术

无线通信系统的发射设备包括发送装置和天线，发送装置和天线连接。其中，发送装置包括若干个发射通道，发射通道中包括混频器和功率放大器(power amplifier，简称PA)。一个发射通道对应一个天线，该天线和发送装置连接。在发射设备进行数据发送时，在发射通道中，发送装置接收基带信号，通过混频器将基带信号转换为射频信号，通过PA对射频信号的功率进行放大得到放大后的射频信号，并将放大后的射频信号发送到该发射通道对应的天线，可以使该天线发送放大后的射频信号。发送装置通过PA对需要发送的信号的功率进行放大，可以使接收设备收到满意的接收电平，从而实现对接收信号的正确解调。示例性的，图1所示为PA的放大功能示意图。对于PA，称放大前的信号为PA的输入信号，放大后的信号为PA的输出信号，如图1所示，PA对输入信号的放大功能包括线性区域和非线性区域。在线性区域，PA的放大增益为常数，即输入信号和输出信号的功率比为常数，输入信号和输出信号的相位相同。在非线性区域，PA的放大功能会失真，即PA的放大增益随着输入信号功率的增加而减小，甚至出现PA无放大效果；且，输入信号和输出信号的相位也可能不同，即PA在非线性区域可能改变需要发送的信号的性质，会影响到该信号在接收端的解调性能。因此，当PA工作在非线性区域时放大效率会降低。

发明内容

本申请提供了几种预失真处理方法和装置，以提高功率放大器(poweramplifier，简称PA)的效率。

第一方面，本申请提供了一种预失真处理装置，包括：第一预失真部分、第二预失真部分、反馈信号转换部分和解算部分；所述第一预失真部分，包括N个数字预失真(digital pre-distortion，简称DPD)处理器，用于接收第一基带信号和N套预失真参数，根据所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，将所述N路第二基带信号发送至所述第二预失真部分；所述第二预失真部分，用于接收所述N路第二基带信号和网络系数，根据所述N路第二基带信号和网络系数确定M路第三基带信号；反馈信号转换部分，用于接收R路经过功率放大器放大的射频信号，所述R路经过功率放大器放大的射频信号是根据所述M路第三基带信号得到的射频信号，将所述R路经过功率放大器放大的射频信号转换成第五基带信号，将所述第五基带信号发送至所述解算部分；所述解算部分，用于接收所述第一基带信号和所述第五基带信号，根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数，将所述N套预失真参数发送至所述第一预失真部分，将所述网络系数发送至所述第二预失真部分；其中，N、M和R为整数，N大于等于1，M大于等于N，R大于等于1且小于等于M。可选地，所述第一基带信号，可以是业务信号，也可以是专用于数字预失真处理的信号。相对于传统的多天线发送装置中的预失真处理装置，本申请实施例提供的第一种预失真处理装置可以减少DPD处理器的个数，优化了预失真处理装置的结构，降低了设计复杂度、成本和功耗。进一步地，本申请实施例提供的第一种预失真处理装置考虑了不同PA的非线性特性的差异性，可以保证多天线发送装置中各发射通道中对信号的放大功能是线性的。

在第一个设计中，根据第一方面，所述第一预失真部分具体包括N个数字预失真DPD处理器，其中，所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到所述N路第二基带信号中的第x路第二基带信号，将所述第x路第二基带信号发送至所述第二预失真部分；其中，x为整数，取值为1至N；当x为1时，所述第x路DPD处理器输入信号为所述第一基带信号；当x为2至N中任何一个时，所述第x路DPD处理器输入信号为所述N个DPD处理器中的第x-1个DPD处理器发送的第x-1路第二基带信号，所述第x-1路第二基带信号为所述N路第二基带信号中的第x-1路第二基带信号。第一方面的第一个设计中，通过DPD处理器的级联对信号进行预失真处理，得到N路经过预失真处理的信号，该实现方式设计相对简单，成本较低，功耗较低。

在第二个设计中，根据第一方面，所述第一预失真部分具体包括N个DPD处理器和N-1个乘法器，其中，所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和N路DPD处理器输入信号中的第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N；当x为1时，所述第x路DPD处理器输入信号为所述第一基带信号；当x为2至N中任何一个时，所述第x路DPD处理器输入信号为：所述N个DPD处理器中的第x-1个DPD处理器发送的第x-1路DPD处理器输出信号，其中，所述第x-1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第x-1路DPD处理器输出信号；所述N-1个乘法器中的第y个乘法器，用于接收所述N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和所述N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将所述第y路和第y+1路DPD处理器输出信号相乘，得到所述N路第二基带信号中的第y路第二基带信号，将所述第y路第二基带信号发送至所述所述第二预失真部分；其中，所述第y路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y路DPD处理器输出信号，所述第y+1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y+1路DPD处理器输出信号，y为整数，取值为1至N-1；当x为N时，所述第x路DPD处理器输出信号为所述N路第二基带信号中的第x路第二基带信号，所述第x个DPD处理器还用于将所述第x路第二基带信号发送至所述所述第二预失真部分。第一方面的第二个设计中，通过DPD处理器对信号进行预失真处理，通过乘法器对信号进行反馈辅乘，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

在第三个设计中，根据第一方面，所述所述第一预失真部分具体包括N个DPD处理器和N-1个加法器，其中，所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和所述第一基带信号，根据所述第x套预失真参数对所述第一基带信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N；所述N-1个加法器中的第y个加法器，用于接收所述N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和所述N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将所述第y路和第y+1路DPD处理器输出信号相加，得到所述N路第二基带信号中的第y路第二基带信号，将所述第y路第二基带信号发送至所述所述第二预失真部分；其中，所述第y路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y路DPD处理器输出信号，所述第y+1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y+1路DPD处理器输出信号，y为整数，取值为1至N-1；当x为N时，所述第x路DPD处理器输出信号为所述N路第二基带信号中的第x路第二基带信号，所述第x个DPD处理器还用于将所述第x路第二基带信号发送至所述所述第二预失真部分。第一方面的第三个设计中，通过DPD处理器对信号进行预失真处理，通过加法器对信号进行反馈辅加，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

在第四个设计中，根据第一方面，所述第一预失真部分具体包括N个DPD处理器和L个加法器，其中，L等于对((N-2)/2)进行上取整得到的值；所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和N路DPD处理器输入信号中的第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到所述N路第二基带信号中的第x路第二基带信号，将所述第x路第二基带信号发送至所述所述第二预失真部分；其中，x为整数，取值为1至N；所述L个加法器中的第p个加法器，用于接收所述N个DPD处理器中的第2p-1个DPD处理器发送的第2p-1路第二基带信号和所述N个DPD处理器中的第2p个DPD处理器发送的第2p路第二基带信号，将所述第2p-1路和第2p路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2p+1路和第2p+2路DPD处理器输入信号，将所述第2p+1路和第2p+2路DPD处理器输入信号发送到所述N个DPD处理器中的第2p+1个和第2p+2个DPD处理器；其中，所述第2p-1路第二基带信号为所述N路第二基带信号中的第2p-1路第二基带信号，所述第2p路第二基带信号为所述N路第二基带信号中的第2p路第二基带信号，p为整数，取值为1至L-1；L为2的倍数，所述L个加法器中的第L个加法器，用于接收所述N个DPD处理器中的第2L-1个DPD处理器发送的第2L-1路第二基带信号和所述N个DPD处理器中的第2L个DPD处理器发送的第2L路第二基带信号，将所述第2L-1路和第2L路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2L+1路和第2L+2路DPD处理器输入信号，将所述第2L+1路和第2L+2路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个和第2L+2个DPD处理器；或者，L不为2的倍数，所述L个加法器中的第L个加法器，用于接收所述N个DPD处理器中的第2L-1个DPD处理器发送的第2L-1路第二基带信号和所述N个DPD处理器中的第2L个DPD处理器发送的第2L路第二基带信号，将所述第2L-1路和第2L路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2L+1路DPD处理器输入信号，将所述第2L+1路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个DPD处理器；其中，所述第2L-1路第二基带信号为所述N路第二基带信号中的第2L-1路第二基带信号，所述第2L路第二基带信号为所述N路第二基带信号中的第2L路第二基带信号，当x为1至2时，所述第一基带信号为所述第x路DPD处理器输入信号。第一方面的第四个设计中，通过DPD处理器对信号进行预失真处理，通过加法器对信号进行反馈辅加，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

在第五个设计中，根据第一方面或第一方面中之前描述的任何一个设计，所述第二预失真部分包括W个信号确定部分，其中：所述W个信号确定部分中的第e信号确定部分，用于接收所述N路第二基带信号和所述网络系数，根据所述N路第二基带信号和所述网络系数确定第e路第二预失真部分输出信号，所述第e路第二预失真部分输出信号对应于所述M路第三基带信号中的至少一路第三基带信号；其中，e为整数，取值为1至W。具体地，所述第e信号确定部分通过对所述N路第二基带信号和所述网络系数进行线性变换，得到所述第e路第二预失真部分输出信号。第一方面的第五个设计中，可以通过线性变换得到M路经过预失真处理的信号，该M路经过预失真处理的信号为和多天线发送装置的M个PA的放大性能相反的预失真信号，使得需要发送的信号的放大前信号和放大后信号保持线性关系，可以提高多天线发送装置的PA的放大效率。相对于传统的多天线发送装置中的预失真处理装置，本申请实施例提供的预失真处理装置减少了M-N个DPD处理器，优化了预失真处理装置的结构，降低了设计复杂度、成本和功耗，同时又考虑了不同PA的非线性特性的差异性，可以保证多天线发送装置中各发射通道中对信号的放大功能是线性的。

在第六个设计中，根据第一方面或第一方面中之前描述的任何一个设计，所述反馈信号转换部分，包括：耦合部分、混频部分和模数转换器ADC，其中：所述耦合部分，用于接收所述R路经过功率放大器放大的射频信号，根据所述R路经过功率放大器放大的射频信号得到一路耦合部分输出信号，将所述一路耦合部分输出信号发送至所述混频部分；所述混频部分，用于接收载波信号和所述一路耦合部分输出信号，根据所述载波信号对所述一路耦合部分输出信号进行下变频，得到第六基带信号，将所述第六基带信号发送至所述ADC；所述ADC，用于对所述第六基带信号进行模拟信号到数字信号的转换，得到所述第五基带信号，将所述第五基带信号发送至所述解算部分。通过第一方面的第六个设计，可以将经过功率放大器放大的射频信号反馈至预失真处理装置的解算部分，使得解算部分可以得到网络系数和N套预失真参数，可以支持第一预失真部分和第二预失真部分进行预失真处理。

在第七个设计中，根据第一方面或第一方面中第一个设计至第五个设计中的任何一个设计，所述反馈信号转换部分，包括：耦合部分、混频部分、削波器和ADC，其中：所述耦合部分，用于接收所述R路经过功率放大器放大的射频信号，根据所述R路经过功率放大器放大的射频信号得到一路耦合部分输出信号，将所述一路耦合部分输出信号发送至所述混频部分；所述混频部分，用于接收载波信号和所述一路耦合部分输出信号，根据所述载波信号对所述一路耦合部分输出信号进行下变频，得到第六基带信号，将所述第六基带信号发送至所述削波器；所述削波器，用于对所述第六基带信号进行限幅处理，得到第七基带信号，将所述第七基带信号发送至所述ADC；所述ADC，用于对所述第七基带信号进行模拟信号到数字信号的转换，得到所述第五基带信号，将所述第五基带信号发送至所述解算部分。相对第一方面的第六个设计，第一方面的第七个设计中增加了削波器。通过该增加的削波器，当信号的幅度较大时，可以对信号进行限幅处理，降低信号的波峰对波谷的干扰，进一步地，还可以降低过强的信号幅度或干扰对ADC的损伤。

第二方面，本申请提供了一种装置，包括：第一方面或第一方面中第一个设计至第五个设计中的任何一个设计，和至少一个DAC；所述第二预失真部分还用于将所述M路第三基带信号中的第t路第三基带信号发送至所述至少一个DAC中的一个DAC；所述至少一个DAC中的所述一个DAC，用于对所述第t路第三基带信号进行数字信号到模拟信号的转换，得到M路第四基带信号中的第t路第四基带信号。

第三方面，本申请提供了一种装置，包括：第二方面、振荡器和M个混频部分；所述至少一个DAC中的所述一个DAC还用于将所述M路第四基带信号中的第t路第四基带信号发送至所述M个混频部分中的第t个混频部分；所述振荡器用于生成载波信号，将所述载波信号发送至所述M个混频部分；所述M个混频部分中的第t个混频部分，用于根据所述载波信号对所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；其中，t为整数，取值为1至M。

第四方面，本申请提供了一种装置，包括：第一方面中第六个设计或第七个设计，和至少一个DAC；所述第二预失真部分同第二方面的第二预失真部分，所述至少一个DAC同第二方面的所述至少一个DAC。

第五方面，本申请提供了一种装置，包括：第四方面，振荡器和M个混频部分，其中：所述至少一个DAC中的所述一个DAC还用于将所述M路第四基带信号中的第t路第四基带信号发送至所述M个混频部分中的第t个混频部分；所述振荡器，用于生成载波信号，将所述载波信号发送至所述M个混频部分和所述反馈信号转换部分包括的所述混频部分；所述M个混频部分中的第t个混频部分，用于根据所述载波信号对所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；其中，t为整数，取值为1至M。

第六方面，本申请提供了一种预失真处理装置，包括：第一预失真部分、至少一个DAC、第二预失真部分、反馈信号转换部分和解算部分；所述第一预失真部分，包括N个DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，将所述N路第二基带信号发送至所述至少一个DAC；所述至少一个DAC，用于对所述N路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号，将所述N路第三基带信号发送至所述第二预失真部分；所述第二预失真部分，用于接收所述N路第三基带信号和网络系数，根据所述N路第三基带信号和所述网络系数确定M路第四基带信号；所述反馈信号转换部分，用于接收R路经过功率放大器放大的射频信号，所述R路经过功率放大器放大的射频信号是根据所述M路第四基带信号得到的射频信号，将所述R路经过功率放大器放大的射频信号转换成第五基带信号，将所述第五基带信号发送至所述解算部分，R为大于等于1且小于等于M的整数；所述解算部分，用于接收所述第一基带信号和所述第五基带信号，根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数，将所述N套预失真参数发送至所述第一预失真部分，将所述网络系数发送至所述第二预失真部分；其中，N和M为整数，N大于1，M大于等于N。可选地，所述第一基带信号，可以是业务信号，也可以是专用于数字预失真处理的信号。在第六方面的装置中，通过第一预失真部分和第二预失真部分实现预失真处理功能，用于提高多天线发送装置中的PA的放大效率。该预失真处理装置既可以降低设计复杂度、成本和功耗，又可以保证多天线发送装置中各发射通道中对信号的放大功能是线性的。

在第一个设计中，根据第六方面，所述第一预失真部分具体包括N个DPD处理器，其中，所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到所述N路第二基带信号中的第x路第二基带信号，将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，x为整数，取值为1至N；当x为1时，所述第x路DPD处理器输入信号为所述第一基带信号；当x为2至N中任何一个时，所述第x路DPD处理器输入信号为所述N个DPD处理器中的第x-1个DPD处理器发送的第x-1路第二基带信号，所述第x-1路第二基带信号为所述N路第二基带信号中的第x-1路第二基带信号。第六方面的第一个设计中，通过DPD处理器的级联对信号进行预失真处理，得到N路经过预失真处理的信号，该实现方式设计相对简单，成本较低，功耗较低。

在第二个设计中，根据第六方面，所述第一预失真部分具体包括N个DPD处理器和N-1个乘法器，其中：所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和N路DPD处理器输入信号中的第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N；当x为1时，所述第x路DPD处理器输入信号为所述第一基带信号；当x为2至N中任何一个时，所述第x路DPD处理器输入信号为：所述N个DPD处理器中的第x-1个DPD处理器发送的第x-1路DPD处理器输出信号，其中，所述第x-1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第x-1路DPD处理器输出信号；所述N-1个乘法器中的第y个乘法器，用于接收所述N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和所述N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将所述第y路和第y+1路DPD处理器输出信号相乘，得到所述N路第二基带信号中的第y路第二基带信号，将所述第y路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，所述第y路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y路DPD处理器输出信号，所述第y+1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y+1路DPD处理器输出信号，y为整数，取值为1至N-1；当x为N时，所述第x路DPD处理器输出信号为所述N路第二基带信号中的第x路第二基带信号，所述第x个DPD处理器还用于将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC。第六方面的第二个设计中，通过DPD处理器对信号进行预失真处理，通过乘法器对信号进行反馈辅乘，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

在第三个设计中，根据第六方面，所述所述第一预失真部分具体包括N个DPD处理器和N-1个加法器，其中：所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和所述第一基带信号，根据所述第x套预失真参数对所述第一基带信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N；所述N-1个加法器中的第y个加法器，用于接收所述N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和所述N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将所述第y路和第y+1路DPD处理器输出信号相加，得到所述N路第二基带信号中的第y路第二基带信号，将所述第y路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，所述第y路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y路DPD处理器输出信号，所述第y+1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y+1路DPD处理器输出信号，y为整数，取值为1至N-1；当x为N时，所述第x路DPD处理器输出信号为所述N路第二基带信号中的第x路第二基带信号，所述第x个DPD处理器还用于将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC。第六方面的第三个设计中，通过DPD处理器对信号进行预失真处理，通过加法器对信号进行反馈辅加，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

在第四个设计中，根据第六方面，所述第一预失真部分包括具体N个DPD处理器和L个加法器，其中，L等于对((N-2)/2)进行上取整得到的值；所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和N路DPD处理器输入信号中的第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到所述N路第二基带信号中的第x路第二基带信号，将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，x为整数，取值为1至N；所述L个加法器中的第p个加法器，用于接收所述N个DPD处理器中的第2p-1个DPD处理器发送的第2p-1路第二基带信号和所述N个DPD处理器中的第2p个DPD处理器发送的第2p路第二基带信号，将所述第2p-1路和第2p路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2p+1路和第2p+2路DPD处理器输入信号，将所述第2p+1路和第2p+2路DPD处理器输入信号发送到所述N个DPD处理器中的第2p+1个和第2p+2个DPD处理器；其中，所述第2p-1路第二基带信号为所述N路第二基带信号中的第2p-1路第二基带信号，所述第2p路第二基带信号为所述N路第二基带信号中的第2p路第二基带信号，p为整数，取值为1至L-1；L为2的倍数，所述L个加法器中的第L个加法器，用于接收所述N个DPD处理器中的第2L-1个DPD处理器发送的第2L-1路第二基带信号和所述N个DPD处理器中的第2L个DPD处理器发送的第2L路第二基带信号，将所述第2L-1路和第2L路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2L+1路和第2L+2路DPD处理器输入信号，将所述第2L+1路和第2L+2路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个和第2L+2个DPD处理器；或者，L不为2的倍数，所述L个加法器中的第L个加法器，用于接收所述N个DPD处理器中的第2L-1个DPD处理器发送的第2L-1路第二基带信号和所述N个DPD处理器中的第2L个DPD处理器发送的第2L路第二基带信号，将所述第2L-1路和第2L路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2L+1路DPD处理器输入信号，将所述第2L+1路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个DPD处理器；其中，所述第2L-1路第二基带信号为所述N路第二基带信号中的第2L-1路第二基带信号，所述第2L路第二基带信号为所述N路第二基带信号中的第2L路第二基带信号，当x为1至2时，所述第一基带信号为所述第x路DPD处理器输入信号。第六方面的第四个设计中，通过DPD处理器对信号进行预失真处理，通过加法器对信号进行反馈辅加，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

在第五个设计中，根据第六方面或第六方面中之前描述的任何一个设计，所述第二预失真部分包括W个信号确定部分，其中：所述W个信号确定部分中的第e信号确定部分，用于接收所述N路第三基带信号和所述网络系数，根据所述N路第三基带信号和所述网络系数确定第e路第二预失真部分输出信号，所述第e路第二预失真部分输出信号对应于所述M路第四基带信号中的至少一路第四基带信号；其中，t为整数，取值为1至M。具体地，所述第e信号确定部分通过对所述N路第三基带信号和所述网络系数进行线性变换，得到所述第e路第二预失真部分输出信号。第六方面的第五个设计的技术效果同第一方面的第五个设计。

在第六个设计中，根据第六方面或第六方面中之前描述的任何一个设计，所述反馈信号转换部分同第一方面的第六个设计。

在第七个设计中，根据第六方面或第六方面中第一个设计至第五个设计中的任何一个设计，所述反馈信号转换部分同第一方面的第七个设计。

第七方面，本申请提供了一种装置，包括：第六方面或第六方面中第一个设计至第五个设计中的任何一个设计，振荡器和M个混频部分，其中：所述第二预失真部分还用于将所述M路第四基带信号中的第t路第四基带信号发送至所述M个混频部分中的第t个混频部分；所述振荡器，用于生成载波信号，将所述载波信号发送至所述M个混频部分；所述M个混频部分中的第t个混频部分，用于根据所述载波信号对所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；其中，t为整数，取值为1至M。

第八方面，本申请提供了一种装置，包括：第六方面中第六个设计或第七个设计，振荡器和M个混频部分，其中：所述第二预失真部分还用于将所述M路第四基带信号中的第t路第四基带信号发送至所述M个混频部分中的第t个混频部分；所述振荡器，用于生成载波信号，将所述载波信号发送至所述M个混频部分和所述反馈信号转换部分包括的所述混频部分；所述M个混频部分中的第t个混频部分，用于根据所述载波信号对所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；其中，t为整数，取值为1至M。

第九方面，本申请提供了一种装置，包括：第三方面、第五方面、第七方面或第八方面的任何一个方面和M个功率放大器PA，其中：所述M个混频部分中的第t个混频部分还用于将所述M路第一射频信号中的第t路第一射频信号发送至所述M个PA中的第t个PA；所述M个PA中的第t个PA，用于将所述第t路第一射频信号进行放大，得到M路第二射频信号中的第t路第二射频信号，将所述第t路第二射频信号发送至反馈信号转换部分，作为所述反馈信号转换部分接收的所述R路经过功率放大器放大的射频信号中的一路经过功率放大器放大的射频信号；其中，t为整数，取值为1至M。

第十方面，本申请提供了一种设备，包括：第九方面和M个天线，其中：所述M个PA中的第t个PA还用于将所述第t路第二射频信号发送至所述M个天线中的第t个天线；所述M个天线的第t个天线用于发送所述第t路第二射频信号；其中，t为整数，取值为1至M。

第十一方面，本申请提供了一种芯片系统，该芯片系统可以为上述任一种装置。该芯片系统可以由芯片构成，也可以包含芯片和其他分立器件。所述芯片，可以是一种专用集成电路(application-specific integrated circuit，简称ASIC)，也可以是其他形式的芯片。可选的，所述芯片系统还可以包含处理器，用于支持预失真处理装置实现上述方面中所涉及的功能。在一种可能的设计中，所述芯片系统还包括存储器，所述存储器，用于存储预失真处理装置必要的程序指令和数据。

第十二方面，本申请提供了一种数字预失真方法，包括：根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号；根据所述N路第二基带信号和网络系数确定M路第三基带信号；根据R路经过功率放大器放大的射频信号得到第五基带信号，其中，所述R路经过功率放大器放大的射频信号是根据所述M路第三基带信号确定的；根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数；其中，N、M和R为整数，N大于1，M大于等于N。

在第一个设计中，根据第十二方面，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：x为整数，取值为1至N；当x为1时，根据所述N套预失真参数的第x套预失真参数对所述第一基带信号进行数字预失真处理，得到所述N路第二基带信号的第x路第二基带信号；当x为2至N中任何一个整数时，根据所述N套预失真参数的第x套预失真参数对所述N路第二基带信号的第x-1路第二基带信号进行进行数字预失真处理，得到所述N路第二基带信号的第x路第二基带信号。

在第二个设计中，根据第十二方面，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：x为整数，取值为1至N；当x为1至N中任何一个整数时，根据所述N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路输出信号的第x路输出信号，其中，当x为1时，所述第x路输入信号为所述第一基带信号，当x为2至N中任何一个整数时，所述第x路输入信号为所述N路输出信号的第x-1路输出信号；当x为1至N-1中任何一个整数时，将所述N路输出信号的第x路和第x+1路输出信号相乘，得到所述N路第二基带信号的第x路第二基带信号；当x为N时，所述N路输出信号的第x路输出信号为所述N路第二基带信号的第x路第二基带信号。

在第三个设计中，根据第十二方面，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：x为整数，取值为1至N；当x为1至N中任何一个整数时，根据所述N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路输出信号的第x路输出信号，其中，所述第x路输入信号为所述第一基带信号；当x为1至N-1中任何一个整数时，将所述N路输出信号的第x路和第x+1路输出信号相加，得到所述N路第二基带信号的第x路第二基带信号；当x为N时，所述N路输出信号的第x路输出信号为所述N路第二基带信号的第x路第二基带信号。

在第四个设计中，根据第十二方面，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：x为整数，取值为1至N；当x为1至N中任何一个整数时，根据所述N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到所述N路第二基带信号的第x路第二基带信号，其中：当x为1或2时，所述第x路输入信号为所述第一基带信号；当x为2至N中任何一个整数时，所述第x路输入信号为将所述N路输出信号的第2p-1路和第2p路输出信号相加得到的信号，其中p等于对((x-2)/2)进行上取整得到的值。

在第五个设计中，根据第十二方面或第十二方面中任何一个设计，根据所述N路第二基带信号和网络系数确定M路第三基带信号，包括：根据所述N路第二基带信号和所述网络系数，确定M路第三基带信号中的第t路第三基带信号，其中，t为整数，取值为1至M。

在第六个设计中，根据第十二方面或第十二方面中任何一个设计，还包括：对所述M路第三基带信号中的第t路第三基带信号进行模拟信号到数字信号的转换，得到M路第四基带信号中的第t路第四基带信号；根据载波信号所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；对所述第t路第一射频信号进行功率放大，得到所述M路经过功率放大器放大的射频信号中的第t路射频信号；t为整数，取值为1至M。

在第七个设计中，根据第十二方面或第十二方面中任何一个设计，根据R路经过功率放大器放大的射频信号得到第五基带信号，包括：根据所述R路经过功率放大器放大的射频信号得到一路输出信号；根据载波信号对所述一路输出信号进行下变频，得到第六基带信号；对所述第六基带信号进行模拟信号到数字信号的转换，得到第五基带信号。

在第八个设计中，根据第十二方面或第十二方面第一个设计至第六个设计中任何一个设计，根据R路经过功率放大器放大的射频信号得到第五基带信号，包括：根据所述R路经过功率放大器放大的射频信号得到一路输出信号；根据载波信号对所述一路输出信号进行下变频，得到第六基带信号；对所述第六基带信号进行限幅处理，得到第七基带信号；对所述第七基带信号进行模拟信号到数字信号的转换，得到第五基带信号。

第十三方面，本申请提供了一种数字预失真方法，包括：根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号；对所述N路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号；根据所述N路第三基带信号和网络系数确定M路第四基带信号；根据R路经过功率放大器放大的射频信号确定第五基带信号，其中，所述R路经过功率放大器放大的射频信号是根据所述M路第四基带信号确定的；根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数；其中，N、M和R为整数，N大于1，M大于等于N，R大于等于1且小于等于M。

在第一个设计中，根据第十三方面，根据N套预失真参数对第一基带信号进行数字预失真处理得到N路第二基带信号的方法同第十二方面中第一个设计至第四个设计中任何一个设计。

在第二个设计中，根据第十三方面或第十三方面的第一个设计，根据所述N路第三基带信号和网络系数确定M路第四基带信号，包括：根据所述N路第三基带信号和所述网络系数，确定所述M路第四基带信号中的第t路第四基带信号，其中，t为整数，取值为1至M。

在第三个设计中，根据第十三方面、第十三方面第一个设计或第十三方面第二个设计，还包括：根据载波信号对M路第四基带信号的第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；对M路第一射频信号中的第t路第一射频信号进行功率放大，得到所述M路经过功率放大器放大的射频信号中的第t路射频信号。

在第四个设计中，根据第十三方面或第十三方面第一个设计至第三个设计中任何一个设计，根据R路经过功率放大器放大的射频信号确定第五基带信号的方法同第十二方面第七个设计或第八个设计中任何一个设计。

第十四方面，本申请实施例提供了一种预失真处理装置，该预失真处理装置具有实现第十二方面、第十二方面的各设计、第十三方面和第十三方面的各设计中任一种方法的功能。所述功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。所述硬件或软件包括一个或多个与上述功能相对应的模块。

第十五方面，本申请实施例提供了一种计算机存储介质，用于存储上述预失真处理装置所用的计算机软件指令，其包含用于执行上述方面所设计的程序。

附图说明

为了更清楚地说明本申请实施例或背景技术中的技术方案，下面将对本申请实施例或背景技术中所需要使用的附图进行说明。

图1是功率放大器的放大功能示意图；

图2是本申请实施例提供的一种预失真处理装置结构示意图；

图3是本申请实施例提供的一种发射设备的结构示意图；

图4是本申请实施例提供的第一种预失真处理装置结构示意图；

图5是本申请实施例提供的第二种预失真处理装置结构示意图；

图6是本申请实施例提供的第一预失真部分的第一种结构示意图；

图7是本申请实施例提供的第一预失真部分的第二种结构示意图；

图8是本申请实施例提供的第一预失真部分的第三种结构示意图；

图9是本申请实施例提供的第一预失真部分的第四种结构示意图；

图10是本申请实施例提供的第二预失真部分的结构示意图；

图11为本申请实施例提供的第一种预失真处理方法的流程图；

图12为本申请实施例提供的第二种预失真处理方法的流程图。

具体实施方式

下面将结合附图对本申请实施例进行描述。

本申请实施例描述的网络架构和业务场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对本申请实施例提供的技术方案的限定，随着网络架构的演变和新业务场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

本申请实施例提供的技术方案可应用于各种通信系统中，例如：全球移动通信系统(global system for mobile communication，简称GSM)，码分多址(code divisionmultiple access，简称CDMA)系统、宽带码分多址(wideband code division multipleaccess，简称WCDMA)系统、时分同步码分多址(time division-synchronous codedivision multiple access，简称TD-SCDMA)系统、通用移动通信系统(universal mobiletelecommunications system，简称UMTS)、长期演进(long term evolution，简称LTE)系统、第五代移动通信技术(the fifth generation mobile communication technology，简称5G)系统等。随着通信技术的不断发展，本申请实施例提供的技术方案还可应用于未来网络。进一步的，本申请实施例提供的技术方案还可以应用于其它需要实现预失真处理的通信系统。本申请实施例中，术语“系统”和“网络”的范围类似。在通信系统中，应用本申请实施例提供的技术方案的设备为发射设备，该发射设备可以是网络设备，也可以是用户设备。其中，发射设备也可以称为发送设备。

本申请实施例涉及的用户设备(user equipment，简称UE)包括具有无线通信功能的手持式设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备。用户设备还可以称为终端(terminal)、移动台(mobile station，简称MS)、移动终端(mobile terminal，简称MT)、用户终端(user terminal，简称UT)、用户代理(user agent，简称UA)或终端设备(terminal equipment，简称TE)等，本申请不做限定。

本申请实施例涉及的网络设备包括基站(base station，简称BS)、网络控制器、移动交换中心或者其它接入网设备。其中，基站包括各种形式的宏基站，微基站，中继站，接入点等等。例如，基站可以是GSM或CDMA中的基站：基站收发台(base transceiver station，简称BTS)；也可以是WCDMA中的基站：NodeB；还可以是LTE中的演进型基站：eNB或e-NodeB(evolutional Node B)；还可以是5G系统中的基站，5G系统中的基站可以称为发送接收点TRP(transmission reception point，简称TRP)，也可以称为gNB(generation Node B，简称gNB)或其它名称；进一步地，基站还可以是未来网络中的基站，本申请不做限定。

本申请实施例提供了几种预失真处理方法和相应的预失真处理装置。该方法或装置可以应用于发射设备中，进一步地，可以应用于发射设备的发送装置中，以期减少PA在非线性区域放大功能的失真。

在发射设备的发送装置中，为了克服功率放大器(power amplifier，简称PA)在非线性区域放大功能的失真，发送装置包括预失真处理装置，预失真处理装置包括数字预失真(digital pre-distortion，简称DPD)处理器，用于产生与PA的放大性能相反的预失真信号，使得需要发送的信号的放大前信号和放大后信号保持线性关系。示例性的，图2是一种预失真处理装置的结构示意图，如图2中所示，该预失真处理装置包括：DPD处理器、数模转换器(digital to analog converter，简称DAC)、第一混频部分、振荡器、第二混频部分、削波器、模数转换器(analog to digital converter，简称ADC)和预失真参数确定部分。为了示意信号流向和预失真处理装置对信号的处理过程，图2中还示出了PA和天线。对于图2示出的预失真处理装置，信号的处理过程为：DPD处理器接收第一基带信号和预失真参数确定部分发送的预失真参数，根据预失真参数和预失真处理算法对第一基带信号进行预失真处理，得到第二基带信号，将其发送到DAC；DAC对第二基带信号进行数字信号到模拟信号的转换，得到第三基带信号，将其发送到第一混频部分；振荡器生成载波信号，将其发送到第一混频部分和第二混频部分；第一混频部分根据载波信号对第三基带信号进行上变频，得到第一射频信号，将其发送到PA；PA对第一射频信号进行放大，得到第二射频信号，将其发送到天线以及将其反馈到第二混频部分；天线将第二射频信号进行发送；第二混频部分根据载波信号对第二射频信号进行下变频，得到第四基带信号，将其发送到削波器；削波器对第四基带信号进行限幅处理，得到第五基带信号，将其发送到ADC；ADC对第五基带信号进行模拟信号到数字信号的转换，得到第六基带信号，将其发送到预失真参数确定部分；预失真参数确定部分接收第六基带信号和第一基带信号，根据第六基带信号、第一基带信号和预失真参数解算算法确定预失真参数，将其发送到DPD处理器。通过图2所示的预失真处理装置，可以使第一基带信号和第二射频信号之间保持线性放大关系，提高了PA的放大效率。本申请实施例中的“第一”、“第二”、“第三”、“第四”、“第五”、“第六”和“第七”等只是用于区分，不代表先后或大小的含义。

本申请实施例中，DPD处理器用于实现数字预失真处理功能，其可以由硬件、软件或软件加硬件的形式实现。当DPD处理器的实现形式为硬件或软件加硬件时，其可以为独立的器件，也可以为芯片系统的组成部分。在一个示例中，该芯片系统为本申请实施例提供的预失真处理装置。

本申请实施例中，混频部分包括一个或者多个混频器，用于对基带信号进行上变频得到射频信号，或者对射频信号进行下变频得到基带信号。即，本申请实施例中描述的上变频功能或者下变频功能可以由一个混频器实现，也可以由多个混频器实现，本申请不做限制。示例性地，混频部分包括两个混频器，通过混频部分对一路基带信号进行上变频得到一路射频信号的功能可以由该两个混频器实现。具体地，该实现为：通过该两个混频器中的第一混频器对该一路基带信号进行上变频得到一路中频信号，通过该两个混频器中的第二混频器对该一路中频信号进行上变频得到一路该射频信号。示例性地，混频部分包括两个混频器，通过混频部分对一路射频信号进行下变频得到一路基带信号的功能可以由该两个混频器实现。具体地，该实现为：通过该两个混频器中的第一混频器对该一路射频信号进行下变频得到一路中频信号，通过该两个混频器中的第二混频器对该一路中频信号进行下变频得到一路该基带信号。

随着无线通信技术的发展，提出了通过多天线传输相同信号的技术方案，通过该技术方案，可以在信号传输中提高信道的传输质量，提高信号传输速率。其中，多天线中包括多个天线，该多个天线中的任一个天线包括至少一个天线振子，该多个天线中的一个或多个可以共天线面板或者不共天线面板，和/或，该多个天线可以共天线罩或者不共天线罩，本申请实施例不做限制。多天线也可以称为子阵(sub-array)天线、分子阵天线、阵列(array)天线、天线阵列(array)或者其它名称，主要用于通过多个天线传输相同信号。示例性的，图3为一种发射设备的结构示意图，如图3中所示，该发射设备包括多天线和发送装置，多天线和发送装置连接，该发送装置也可以称为多天线发送装置。其中，多天线中包括M个天线，发送装置中包括振荡器和M个发射通道，该M个天线和该M个发射通道一一对应，M为大于等于1的整数。发射通道中包括PA、DAC和混频部分。使用图3所示的发射设备发送信号时，发送装置接收一路基带信号，将该基带信号耦合至各发射通道中作为各发射通道的相同的输入信号。振荡器生成载波信号，将其发送至各发射通道中的混频部分。在发送装置的各发射通道中，DAC对发射通道的输入信号进行数字信号到模拟信号的转换，得到第二基带信号，将其发送至混频部分；混频部分根据振荡器发送的载波信号对第二基带信号进行上变频，得到第一射频信号，将其发送至PA；PA对第一射频信号进行功率放大，得到放大后的射频信号，将其发送至包括该PA的发射通道对应的天线，可以使该天线将放大后的射频信号进行发送。在本申请实施例中，PA将放大后的射频信号发送至天线可以理解为：PA将放到后的射频信号耦合至该天线包括的天线振子；天线将放大后的射频信号进行发送可以理解为：天线包括的天线振子将放大后的射频信号进行发送。由于多天线发送装置中包括PA，PA的放大功能在非线性区域可能失真，DPD处理器可以提高PA的放大效率，因此，在多天线发送装置中可以设置预失真处理装置，预失真处理装置中包括DPD处理器，用于提高PA的放大效率。由于多天线发送装置中包括多个PA，不同的PA的非线性性质不同，如果在多天线发送装置中仍然采用传统的预失真处理技术，需要在预失真处理装置中为每个PA设置独立的DPD处理器，此时，发送装置的成本、设计复杂度以及功耗都将大幅度增加。

在一个示例中，本申请实施例提供的预失真处理装置应用于多天线发送装置中，其相对于传统的多天线发送装置中的预失真处理装置，本申请实施例提供的预失真处理装置以期优化预失真处理装置的结构。

在多天线发送装置中，由于PA的非线性性质主要依赖于PA的结构和该PA的输入信号，多天线发送装置的各PA的输入信号相同，因此，在采用传统的预失真处理技术的多天线发送装置中，不同的PA的非线性性质存在相关性，不同的PA对应的DPD处理器的性能存在相关性，因此，多天线发送装置中的预失真处理装置的结构可以进行优化，从而降低设计复杂度，节省成本，降低多天线发送装置的功耗。

图4是本申请实施例提供的第一种预失真处理装置的结构示意图。

如图4中所示，本申请实施例提供的第一种预失真处理装置包括：第一预失真部分，第二预失真部分、反馈信号转换部分和解算部分。其中，第一预失真部分包括N个DPD处理器。为了示意信号流向和预失真处理装置对信号的处理过程，图4中还示出了第一振荡器、至少一个DAC、M个混频部分、M个PA和M个天线。其中，N和M为整数，N大于等于1，M大于等于N。

当图4所示的预失真处理装置应用于发送装置中进行信号发送时，第一预失真部分接收一路第一基带信号和N套预失真参数。第一基带信号为业务信号或专用于DPD处理器的数字信号，示例性地，该专用于DPD处理器的数字信号为正交频分复用(orthogonalfrequency division multiplexing，简称OFDM)符号。进一步的，第一基带信号可以包括I(In-phase，简称I)路信号和Q(Quadrature-phase，简称Q)路信号。当第一基带信号包括I路信号和Q路信号时，分别对I路信号和Q路信号进行本申请实施例描述的信号处理过程。N套预失真参数为解算部分发送至第一预失真部分的参数。第一预失真部分根据N个DPD处理器和N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，将N路第二基带信号发送至第二预失真部分。第二预失真部分接收N路第二基带信号和网络系数，网络系数为解算部分发送至第二预失真部分的系数。第二预失真部分根据N路第二基带信号和网络系数确定M路第三基带信号，将M路第三基带信号发送至该预失真处理装置包括的DAC，即将M路第三基带信号中的第t路第三基带信号发送至该预失真处理装置包括的DAC中的一个DAC。其中，t为整数，取值为1至M。该预失真处理装置包括的DAC接收第二预失真部分发送的M路第三基带信号，对M路第三基带信号进行数字信号到模拟信号的转换，得到M路第四基带信号，将M路第四基带信号发送至M个混频部分。即，接收到M路第三基带信号中的第t路第三基带信号的DAC对第t路第三基带信号进行数字信号到模拟信号的转换，得到M路第四基带信号中的第t路第四基带信号，将第t路第四基带信号发送至M个混频部分中的第t个混频部分。可选地，该预失真处理装置包括M个DAC。基于该配置，第二预失真部分将M路第三基带信号中的第t路第三基带信号发送至M个DAC中的第t个DAC，第t个DAC对第t路第三基带信号进行数字信号到模拟信号的转换，得到第t路第四基带信号，将第t路第四基带信号发送至第t个混频部分。t为整数，取值为1至M。第一振荡器生成载波信号，将载波信号发送至M个混频部分。M个混频部分接收载波信号和DAC发送的M路第四基带信号，根据载波信号对M路第四基带信号进行上变频，得到M路第一射频信号，将M路第一射频信号发送至M个PA。即，M个混频部分中的第t个混频部分接收载波信号和第t路第四基带信号，该第t路第四基带信号为上述M路第四基带信号中的第t路第四基带信号。第t个混频部分根据载波信号对第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号，将第t路第一射频信号发送至M个PA中的第t个PA，t为整数，取值为1至M。M个PA对M路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号，将M路第二射频信号发送至M个天线，将M路第二射频信号中的R路第二射频信号发送至反馈信号转换部分。其中，R为大于等于1且小于等于M的整数。即，M个PA中的第t个PA对M路第一射频信号中的第t路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号中的第t路第二射频信号，将第t路第二射频信号发送至M个天线中的第t个天线，还可以将第t路第二射频信号发送至反馈信号转换部分，t为整数，取值为1至M。M个天线发送M路第二射频信号，即M个天线的第t个天线发送M路第二射频信号中的第t路第二射频信号。将R路经过功率放大器放大的第二射频信号耦合至反馈信号转换部分，即反馈信号转换部分接收R路经过功率放大器放大的第二射频信号，将R路第二射频信号转换成一路第五基带信号，将第五基带信号发送至解算部分。解算部分通过串联、并联或者串联加并联的方式组合多套预失真参数解算算法，得到解算部分的解算算法。其中，预失真参数解算算法可以为本领域技术人员常用的算法，本申请不做限制，示例性地，该算法可以为最小均方(least mean square，简称LMS)算法。解算部分接收第一基带信号和第五基带信号，根据解算部分的解算算法和第五基带信号确定N套预失真参数和网络系数，将N套预失真参数发送至第一预失真部分，将网络系数发送至第二预失真部分。本申请的实施例中，网络系数还可以称为第一系数、第一参数或者其它的名称，为解算部分输出的，被输入第二预失真部分，支持第二预失真部分实现预失真处理功能的参数。

在本申请实施例提供的第一种预失真处理装置中，通过第一预失真部分和第二预失真部分实现预失真处理功能，用于提高多天线发送装置中的M个PA的放大效率。其中，第一预失真部分包括N个DPD处理器，用于对基带信号进行数字预失真处理，得到N路经过预失真处理的信号；第二预失真部分根据N路经过预失真处理的信号得到M路经过预失真处理的信号。该M路经过预失真处理的信号近似为和所述M个PA的放大性能相反的预失真信号，使得需要发送的信号的放大前信号和放大后信号保持线性关系，可以提高PA的放大效率。相对于传统的多天线发送装置中的预失真处理装置，本申请实施例提供的第一种预失真处理装置可以减少DPD处理器的个数，优化了预失真处理装置的结构，降低了设计复杂度、成本和功耗。进一步地，本申请实施例提供的第一种预失真处理装置考虑了不同PA的非线性特性的差异性，可以保证多天线发送装置中各发射通道中对信号的放大功能是线性的。

图5是本申请实施例提供的第二种预失真处理装置的结构示意图。

如图5中所示，本申请实施提供的第二种预失真处理装置包括：第一预失真部分，至少一个DAC，第二预失真部分、反馈信号转换部分和解算部分。其中，第一预失真部分包括N个DPD处理器。为了示意信号流向和预失真处理装置对信号的处理过程，图5中还示出了第一振荡器、M个混频部分、M个PA和M个天线。其中，N和M为整数，N大于等于1，M大于等于N。本申请实施例提供的第二种预失真处理装置相对于第一种预失真处理装置的区别在于：第一种预失真处理装置中，进行信号处理时，在第二预失真部分对信号处理之后进行数字信号到模拟信号的转换，即第二预失真部分向DAC发送信号；在第二种预失真处理装置中，进行信号处理时，在第二预失真部分对信号处理之前进行数字信号到模拟信号的转换，即DAC向第二预失真部分发送信号。

当图5所示的预失真处理装置应用于发送装置中，进行信号发送时，第一预失真部分接收一路第一基带信号和N套预失真参数。第一基带信号同图4对应的预失真处理装置中描述的第一基带信号，这里不再赘述。N套预失真参数为解算部分发送至第一预失真部分的参数。第一预失真部分根据N个DPD处理器和N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，将N路第二基带信号发送至该预失真处理装置包括的DAC，即将N路第二基带信号中的第x路第二基带信号发送至该预失真处理装置包括的DAC中的一个DAC，x为整数，取值为1至N。该预失真处理装置包括的DAC对N路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号，将N路第三基带信号发送至第二预失真部分。即，接收到N路第二基带信号中的第x路第二基带信号的DAC对第x路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号中的第x路第三基带信号，将第x路第三基带信号发送至第二预失真部分。可选地，该预失真处理装置可以包括N个DAC。基于该配置，第一预失真部分将第x路第二基带信号发送至该N个DAC中的第x个DAC，第x个DAC对第x路第二基带信号进行数字信号到模拟信号的转换，得到第x路第三基带信号，将第x路第三基带信号发送至第二预失真部分，x为整数，取值为1至N。第二预失真部分接收N路第三基带信号和网络系数，网络系数为解算部分发送至第二预失真部分的系数，根据N路第三基带信号和网络系数确定M路第四基带信号，将M路第四基带信号发送至M个混频部分，即将M路第四基带信号中的第t路第四基带信号发送至M个混频部分中的第t个混频部分，t为整数，取值为1至M。第一振荡器生成载波信号，将载波信号发送至混频部分。M个混频部分接收M路第四基带信号和第一振荡器发送的载波信号，根据载波信号对M路第四基带信号进行上变频，得到M路第一射频信号，将M路第一射频信号发送至M个PA。即，M个混频部分中的第t个混频部分接收M路第四基带信号中的第t路第四基带信号和振荡器发送的载波信号，根据载波信号对第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号，将第t路第一射频信号发送至M个PA中的第t个PA，t为整数，取值为1至M。M个PA对M路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号，将M路第二射频信号发送至M个天线，将M路第二射频信号中的R路第二射频信号发送至反馈信号转换部分，R为大于等于1且小于等于M的整数。即，M个PA中的第t个PA对M路第一射频信号中的第t路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号中的第t路第二射频信号，将第t路第二射频信号发送至M个天线中的第t个天线，还可以将第t路第二射频信号发送至反馈信号转换部分，t为整数，取值为1至M。M个天线发送M路第二射频信号，即M个天线中的第t个天线发送M路第二射频信号中的第t路第二射频信号，t为整数，取值为1至M。将R路经过功率放大器放大的第二射频信号耦合至反馈信号转换部分，即反馈信号转换部分接收R路经过功率放大器放大的第二射频信号，将R路第二射频信号转换成一路第五基带信号，将第五基带信号发送至解算部分。解算部分通过串联、并联或者串联加并联的方式组合多套预失真参数解算算法，得到解算部分的解算算法。其中，预失真参数解算算法可以为本领域技术人员常用的算法，本申请不做限制，示例性地，该算法可以为LMS算法。解算部分接收第一基带信号和第五基带信号，根据解算部分的解算算法、第一基带信号和第五基带信号确定N套预失真参数和网络系数，将N套预失真参数发送至第一预失真部分，将网络系数发送至第二预失真部分。

类似本申请实施例提供的第一种预失真处理装置，本申请实施例提供的第二种预失真处理装置通过第一预失真部分和第二预失真部分实现预失真处理功能，用于提高多天线发送装置中的M个PA的放大效率。该预失真处理装置既可以降低设计复杂度、成本和功耗，又可以保证多天线发送装置中各发射通道中对信号的放大功能是线性的。

图4或图5所示的第一预失真部分包括N个DPD处理器，用于接收第一基带信号和N套预失真参数，根据N个DPD处理器和N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号。具体地，图4或图5所示的预失真处理装置的第一预失真部分为图6至图9所示的第一预失真部分的多种实现方式中的任一种实现方式。

图6所示的第一预失真部分是图4或图5所示的预失真处理装置的第一预失真部分的第一种实现方式，如图6中所示，第一预失真部分包括N个DPD处理器，该N个DPD处理器中的第x个DPD处理器接收N套预失真参数中的第x套预失真参数和第x路DPD处理器输入信号，根据第x套预失真参数对第x路DPD处理器输入信号进行数字预失真处理，得到N路第二基带信号中的第x路第二基带信号。当图6所示的第一预失真部分应用于图4所示的预失真处理装置时，第x个DPD处理器将第x路第二基带信号发送至图4所示的预失真处理装置的第二预失真部分。当图6所示的第一预失真部分应用于图5所示的预失真处理装置时，第x个DPD处理器将第x路第二基带信号发送至发送至图5所示的预失真处理装置包括的DAC中的一个DAC。其中，当x为1时，第x路DPD处理器输入信号为第一基带信号，当x为2至N中任何一个时，第x路DPD处理器输入信号为N个DPD处理器中的第x-1个DPD处理器发送的第x-1路第二基带信号，该第x-1路第二基带信号为N路第二基带信号中的第x-1路第二基带信号。x为整数，取值为1至N。第一预失真部分的第一种实现方式中，通过DPD处理器的级联对信号进行预失真处理，得到N路经过预失真处理的信号，该实现方式中设计相对简单，成本较低，功耗较低。

图7所示的第一预失真部分是图4或图5所示的预失真处理装置的第一预失真部分的第二种实现方式，如图7中所示，第一预失真部分包括N个DPD处理器和N-1个乘法器。

N个DPD处理器中的第x个DPD处理器，接收N套预失真参数中的第x套预失真参数和第x路DPD处理器输入信号。其中，第x路DPD处理器输入信号为N路DPD处理器输入信号中的第x路DPD处理器输入信号。第x个DPD处理器根据第x套预失真参数对第x路DPD处理器输入信号进行数字预失真处理，得到第x路DPD处理器输出信号，其中，第x路DPD处理器输出信号为N路DPD处理器输出信号中的第x路DPD处理器输出信号，x为整数，取值为1至N。当x为1时，第x路DPD处理器输入信号为第一基带信号；当x为2至N中任何一个时，第x个DPD处理器接收的第x路DPD处理器输入信号具体为：N个DPD处理器中的第x-1个DPD处理器发送的第x-1路DPD处理器输出信号，第x-1路DPD处理器输出信号为上述N路DPD处理器输出信号中的第x-1路DPD处理器输出信号。x为整数，取值为1至N。

N-1个乘法器中的第y个乘法器，接收N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将第y路DPD处理器输出信号和第y+1路DPD处理器输出信号相乘，得到N路第二基带信号中的第y路第二基带信号。其中，第y路DPD处理器输出信号为N路DPD处理器输出信号中的第y路DPD处理器输出信号，第y+1路DPD处理器输出信号为N路DPD处理器输出信号中的第y+1路DPD处理器输出信号。当图7所示的第一预失真部分应用于图4所示的预失真处理装置时，第y个乘法器将第y路第二基带信号发送至图4所示的预失真处理装置的第二预失真部分。当图7所示的第一预失真部分应用于图5所示的预失真处理装置时，第y个乘法器将第y路第二基带信号发送至图5所示的预失真处理装置包括的DAC中的一个DAC。其中，y为整数，取值为1至N-1；

当x为N时，N路DPD处理器输出信号中的第x路DPD处理器输出信号为N路第二基带信号中的第x路第二基带信号。此时，当图7所示的第一预失真部分应用于图4所示的预失真处理装置时，N个DPD处理器中的第x个DPD处理器还用于将第x路第二基带信号发送至图4所示的预失真处理装置中的第二预失真部分；当图7所示的第一预失真部分应用于图5所示的预失真处理装置时，N个DPD处理器中的第x个DPD处理器还用于将第x路第二基带信号发送至图5所示的预失真处理装置包括的DAC中的一个DAC。第一预失真部分的第二种实现方式中，通过DPD处理器对信号进行预失真处理，通过乘法器对信号进行反馈辅乘，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

图8所示的第一预失真部分是图4或图5所示的预失真处理装置的第一预失真部分的第三种实现方式，如图8中所示，第一预失真部分包括N个DPD处理器和N-1个加法器。

N个DPD处理器中的第x个DPD处理器，接收N套预失真参数中的第x套预失真参数和第一基带信号，根据第x套预失真参数对第一基带信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N。

N-1个加法器中的第y个加法器，接收N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将第y路DPD处理器输出信号和第y+1路DPD处理器输出信号相加，得到N路第二基带信号中的第y路第二基带信号。其中，第y路DPD处理器输出信号为N路DPD处理器输出信号中的第y路DPD处理器输出信号，第y+1路DPD处理器输出信号为N路DPD处理器输出信号中的第y+1路DPD处理器输出信号。当图8所示的第一预失真部分应用于图4所示的预失真处理装置时，第y个加法器将第y路第二基带信号发送至图4所示的预失真处理装置中的第二预失真部分。当图8所示的第一预失真部分应用于图5所示的预失真处理装置时，第y个加法器将第y路第二基带信号发送至图5所示的预失真处理装置包括的DAC中的一个DAC。其中，y为整数，取值为1至N-1；

当x为N时，N路DPD处理器输出信号中的第x路DPD处理器输出信号为N路第二基带信号中的第x路第二基带信号。此时，当图8所示的第一预失真部分应用于图4所示的预失真处理装置时，N个DPD处理器中的第x个DPD处理器还用于将第x路第二基带信号发送至图4所示的预失真处理装置中的第二预失真部分；当图8所示的第一预失真部分应用于图5所示的预失真处理装置时，N个DPD处理器中的第x个DPD处理器还用于将第x路第二基带信号发送至图5所示的预失真处理装置包括的至少一个DAC中的一个DAC。第一预失真部分的第三种实现方式中，通过DPD处理器对信号进行预失真处理，通过加法器对信号进行反馈辅加，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

图9所示的第一预失真部分是图4或图5所示的预失真处理装置的第一预失真部分的第四种实现方式，如图9中所示，第一预失真部分包括N个DPD处理器和L个加法器，其中，L等于对((N-2)/2)进行上取整得到的值。

N个DPD处理器中的第x个DPD处理器，接收N套预失真参数中的第x套预失真参数和第x路DPD处理器输入信号。其中，第x路DPD处理器输入信号为N路DPD处理器输入信号中的第x路DPD处理器输入信号。第x个DPD处理器根据第x套预失真参数对第x路DPD处理器输入信号进行数字预失真处理，得到N路第二基带信号中的第x路第二基带信号。当图9所示的第一预失真部分应用于图4所示的预失真处理装置时，第x个DPD处理器将第x路第二基带信号发送至图4所示的预失真处理装置中的第二预失真部分。当图9所示的第一预失真部分应用于图5所示的预失真处理装置时，第x个DPD处理器将第x路第二基带信号发送至图5所示的预失真处理装置包括的DAC中的一个DAC。

当x为1至2时，第一基带信号为第x路DPD处理器输入信号；当x为2至N时，第x路DPD处理器出入信号由L个加法器中相应的加法器得到。

L个加法器中的第p个加法器，接收N个DPD处理器中的第2p-1个DPD处理器发送的N路第二基带信号中的第2p-1路第二基带信号和N个DPD处理器中的第2p个DPD处理器发送的N路第二基带信号中的第2p路第二基带信号，将第2p-1路和第2p路第二基带信号相加，得到N路DPD处理器输入信号中的第2p+1路和第2p+2路DPD处理器输入信号，即第2p+1路和第2p+2路DPD处理器输入信号相同，第p个加法器将第2p+1路和第2p+2路DPD处理器输入信号发送至N个DPD处理器中的第2p+1个和第2p+2个DPD处理器；其中，p为整数，取值为1至L-1。

当L为2的倍数时，L个加法器中的第L个加法器，接收N个DPD处理器中的第2L-1个DPD处理器发送的N路第二基带信号中的第2L-1路第二基带信号和N个DPD处理器中的第2L个DPD处理器发送的N路第二基带信号中的第2L路第二基带信号，将第2L-1路和第2L路第二基带信号相加，得到N路DPD处理器输入信号中的第2L+1路和第2L+2路DPD处理器输入信号，即第2L+1路和第2L+2路DPD处理器输入信号相同，将第2L+1路和第2L+2路DPD处理器输入信号发送到N个DPD处理器中的第2L+1个和第2L+2个DPD处理器。

当L不为2的倍数时，L个加法器中的第L个加法器，接收N个DPD处理器中的第2L-1个DPD处理器发送的N路第二基带信号中的第2L-1路第二基带信号和N个DPD处理器中的第2L个DPD处理器发送的N路第二基带信号中的第2L路第二基带信号，将第2L-1路和第2L路第二基带信号相加，得到N路DPD处理器输入信号中的第2L+1路DPD处理器输入信号，将第2L+1路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个DPD处理器，其中，2L+1等于N。第一预失真部分的第四种实现方式中，通过DPD处理器对信号进行预失真处理，通过加法器对信号进行反馈辅加，得到N路经过预失真处理的信号。在对信号进行放大时，该实现方式以期在非线性失真明显的场景下，更有效地减少非线性失真，提高放大效率。

图10所示的第二预失真部分是图4或图5所示的预失真处理装置的第二预失真部分。当图10所示的第二预失真部分应用于图4所示的预失真处理装置时，图10对应的第二预失真部分中描述的“N路输入信号”即图4对应的预失真处理装置中描述“N路第二基带信号”，图10对应的第二预失真部分中描述的“网络系数”即图4对应的预失真处理装置中描述“网络系数”，图10对应的第二预失真部分中描述的“M路输出信号”即图4对应的预失真处理装置中描述“M路第三基带信号”。当图10所示的第二预失真部分应用于图5所示的预失真处理装置时，图10对应的第二预失真部分中描述的“N路输入信号”即图5对应的预失真处理装置中描述“N路第三基带信号”，图10对应的第二预失真部分中描述的“网络系数”即图5对应的预失真处理装置中描述“网络系数”，图10对应的第二预失真部分中描述的“M路输出信号”即图5对应的预失真处理装置中描述“M路第四基带信号”。

如图10中所示，第二预失真部分包括W个信号确定部分，W个信号确定部分中的第e信号确定部分接收N路输入信号和网络系数，根据N路输入信号和网络系数确定第e路第二预失真部分输出信号，该第e路第二预失真部分输出信号对应于M路输出信号中的至少一路输出信号，e为整数，取值为1至W，W为小于等于M的整数。当图10所示的第二预失真部分应用于图4所示的预失真处理装置时，第二预失真部分中的信号确定部分连接于图4所示的预失真处理装置中的DAC。如果第e信号确定部分和一个DAC连接，该DAC的功能包括接收M路输出信号中的第t路输出信号，第e路第二预失真部分输出信号对应于M路输出信号中的第t路输出信号，即第e路第二预失真部分输出信号为M路输出信号中的第t路输出信号，第e信号确定部分将第t路输出信号耦合至该信号确定部分连接的该DAC。当图10所示的第二预失真部分应用于图5所示的预失真处理装置时，第二预失真部分中的一个信号确定部分连接于图5所示的预失真处理装置中的至少一个混频部分，一个混频部分连接于一个信号确定部分。当信号确定部分和混频部分一一对应连接时，W等于M；当一个信号确定部分连接于多个混频部分时，W小于M。如果第e信号确定部分和图5所示的预失真处理装置中的M个混频部分中的第t个混频部分连接，第e路第二预失真部分输出信号对应于M路输出信号中的第t路输出信号，即第e路第二预失真部分输出信号为M路输出信号中的第t路输出信号，第e信号确定部分将第t路输出信号发送至图5所示的预失真处理装置中的M个混频部分中的第t个混频部分。其中，t为大于等于1且小于等于M的整数。示例性地，记N路输入信号为d_x，x为整数，取值为1至N，即N路输入信号为d_1，d_2，...，d_N；记网络系数为K，包括N个系数k_x，x为整数，取值为1至N，即网络系数K包括k_1，k_2，...，k_N。第二预失真部分包括的第e信号确定部分通过对d_1，d_2，...，d_N和k_1，k_2，...，k_N进行线性变换，获得第e路第二预失真部分输出信号。其中，该线性变换包括加法和乘法运算。通过图10所示的第二预失真部分，可以通过线性变换得到M路经过预失真处理的信号，该M路经过预失真处理的信号近似为和多天线发送装置的M个PA的放大性能相反的预失真信号，使得需要发送的信号的放大前信号和放大后信号保持线性关系，可以提高多天线发送装置的PA的放大效率。相对于传统的多天线发送装置中的预失真处理装置，本申请实施例提供的预失真处理装置减少了M-N个DPD处理器，优化了预失真处理装置的结构，降低了设计复杂度、成本和功耗，同时又考虑了不同PA的非线性特性的差异性，可以保证多天线发送装置中各发射通道中对信号的放大功能是线性的。

下面结合图4或图5，描述图4或图5所示的预失真处理装置的反馈信号转换部分，该反馈信号转换部分为以下两种实现方式中的任一种实现方式。当下述两种实现方式中的反馈信号转换部分应用于图4所示的预失真处理装置时，下述两种实现方式中描述的“预失真处理装置”即图4对应的预失真处理装置。当下述两种实现方式中的反馈信号转换部分应用于图5所示的预失真处理装置时，下述两种实现方式中描述的“预失真处理装置”即图5对应的预失真处理装置。

上述反馈信号转换部分的第一种实现方式为：反馈信号转换部分包括耦合部分、混频部分和ADC。耦合部分接收R路经过功率放大器放大的射频信号，根据R路经过功率放大器放大的射频信号得到一路耦合部分输出信号，将该耦合部分输出信号发送至混频部分。耦合部分根据R路经过功率放大器放大的射频信号得到一路耦合部分输出信号的方法可以为本领域技术人员常用的方法，例如：可以通过时分的方法从R路经过功率放大器放大的射频信号中选择一路信号作为耦合部分输出信号，也可以通过求平均值的方法根据R路经过功率放大器放大的射频信号得到一路信号作为耦合部分输出信号，还可以通过线性组合的方法根据R路经过功率放大器放大的射频信号得到一路信号作为耦合部分输出信号等等，本申请不做限制。反馈信号转换部分的混频部分根据载波信号对耦合部分输出信号进行下变频，得到第六基带信号，将第六基带信号发送至反馈信号转换部分的ADC。反馈信号转换部分的ADC对第六基带信号进行模拟信号到数字信号的转换，得到第五基带信号，将第五基带信号发送至预失真处理装置的解算部分。其中，载波信号可以为预失真处理装置的第一振荡器发送至反馈信号转换部分的混频部分的载波信号。可选地，预失真处理装置还可以包括第二振荡器，载波信号还可以为第二振荡器发送至反馈信号转换部分的混频部分的载波信号。通过反馈信号转换部分的第一种实现方式，可以将经过功率放大器放大的射频信号反馈至预失真处理装置的解算部分，使得解算部分可以得到网络系数和N套预失真参数，可以支持第一预失真部分和第二预失真部分进行预失真处理。

上述反馈信号转换部分的第二种实现方式为：反馈信号转换部分包括耦合部分、混频部分、削波器和ADC。耦合部分接收R路经过功率放大器放大的射频信号，根据R路经过功率放大器放大的射频信号得到一路耦合部分输出信号，将该耦合部分输出信号发送至反馈信号转换部分的混频部分。耦合部分根据R路经过功率放大器放大的射频信号得到一路耦合部分输出信号的方法可以为本领域技术人员常用的方法，该方法同上述反馈信号转换部分的第一种实现方式中相应的描述，这里不再赘述。反馈信号转换部分的混频部分根据载波信号对耦合部分输出信号进行下变频，得到第六基带信号，将第六基带信号发送至削波器。削波器对第六基带信号进行限幅处理，得到第七基带信号，将第七基带信号发送至反馈信号转换部分的ADC。反馈信号转换部分的ADC对第七基带信号进行模拟信号到数字信号的转换，得到第五基带信号，将第五基带信号发送至图4所示的数字预失真处理装置的解算部分。其中，载波信号可以为预失真处理装置的第一振荡器发送至反馈信号转换部分的混频部分的载波信号。进一步地，预失真处理装置还可以包括第二振荡器，载波信号可以为第二振荡器发送至反馈信号转换部分的混频部分的载波信号。类似反馈信号转换部分的第一种实现方式，通过反馈信号转换部分的第二种实现方式可以支持第一预失真部分和第二预失真部分进行预失真处理。相对反馈信号转换部分的第一种实现方式，反馈信号转换部分的第二种实现方式中增加了削波器。通过该增加的削波器，当信号的幅度较大时，可以对信号进行限幅处理，降低信号的波峰对波谷的干扰，进一步地，还可以降低过强的信号幅度或干扰对ADC的损伤。

需要说明的是，图4至图10所示的预失真处理装置或其所包含的组成部分中仅包含了实现本申请实施例的关键组成部分，各个部分和/或器件之间还可以根据系统需求设置其他的软硬件处理模块，例如，在PA和天线之间，还可以设置有双工器，在混频部分和ADC之间，还可以设置有滤波器，等等。

图4至图10所示的预失真处理装置或其所包含的组成部分，可以是一种电路。该电路可以由芯片系统实现。所述芯片系统可以包括：中央处理器(central processing unit，简称CPU)、通用处理器、网络处理器(network processor，简称NP)、数字信号处理器(digital signal processing，简称DSP)、专用集成电路(application-specificintegrated circuit，简称ASIC)，可编程逻辑器件(programmable logic device，简称PLD)、晶体管逻辑器件、分立器件、硬件部件或者上述器件的任意组合。其中，PLD可以是复杂可编程逻辑器件(complex programmable logic device，简称CPLD)，现场可编程逻辑门阵列(field-programmable gate array，简称FPGA)，通用阵列逻辑(generic arraylogic，简称GAL)或它们的任意组合。所芯片系统可以实现或执行本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述芯片系统也可以是实现计算功能的组合，例如包含至少一个微处理器组合，DSP和微处理器的组合等。在一个具体的示例中，本申请实施例中所提供的预失真处理装置可以由基带芯片和射频芯片联合实现。其中，基带芯片为上述实施例中处理基带信号的器件，射频芯片为上述实施例中处理射频信号的器件。可选的，射频芯片还可以包含处理中频信号的芯片和处理射频信号的芯片。

上述主要描述了本申请实施例提供的预失真处理装置，该预失真处理装置为本申请实施例提供的预失真处理方法的可能的实现。接下来，将结合图11和图12描述本申请实施例提供的预失真处理的方法。

图11为本申请实施例提供的第一种预失真处理方法的流程图。第一种预失真处理方法为对应于第一种预失真处理装置的方法，即第一种预失真处理装置是第一种预失真处理方法的可能的实现。

在步骤1101，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号。

第一基带信号同图4对应的预失真处理装置中描述的第一基带信号，这里不再赘述。

通过以下四种处理方法中任何一种方法，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号。其中，N路第二基带信号中的一路第二基带信号可以称为N路第二基带信号中的第x路第二基带信号，x为整数，取值为1至N。

上述四种处理方法中的第一种处理方法为：x为整数，取值为1至N，当x为1时，根据N套预失真参数的第x套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号中的第x路第二基带信号。当x为2至N中任何一个整数时，根据N套预失真参数的第x套预失真参数对N路第二基带信号的第x-1路第二基带信号进行数字预失真处理，得到N路第二基带信号的第x路第二基带信号。

上述四种处理方法中的第二种处理方法为：x为整数，取值为1至N，当x为1至N中任何一个整数时，根据N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路输出信号的第x路输出信号。其中，当x为1时，第x路输入信号为第一基带信号，当x为2至N中任何一个整数时，第x路输入信号为N路输出信号的第x-1路输出信号。当x为1至N-1中任何一个整数时，将N路输出信号的第x路和第x+1路输出信号相乘，得到N路第二基带信号的第x路第二基带信号；当x为N时，N路输出信号的第x路输出信号为N路第二基带信号的第x路第二基带信号。

上述四种处理方法中的第三种处理方法为：x为整数，取值为1至N，当x为1至N中任何一个整数时，根据N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路输出信号的第x路输出信号，其中，第x路输入信号为第一基带信号。当x为1至N-1中任何一个整数时，将N路输出信号的第x路和第x+1路输出信号相加，得到N路第二基带信号的第x路第二基带信号；当x为N时，N路输出信号的第x路输出信号为N路第二基带信号的第x路第二基带信号。

上述四种处理方法中的第四种处理方法为：x为整数，取值为1至N，当x为1至N中任何一个整数时，根据N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路第二基带信号的第x路第二基带信号，其中，当x为1或2时，第x路输入信号为第一基带信号；当x为2至N中任何一个整数时，第x路输入信号为将N路输出信号的第2p-1路和第2p路输出信号相加得到的信号，其中，p等于对((x-2)/2)进行上取整得到的值。

在步骤1102，根据N路第二基带信号和网络系数确定M路第三基带信号。

通过对N路第二基带信号和网络系数进行线性变换，确定M路第三基带信号中的第t路第三基带信号。其中，t为整数，取值为1至M，该线性变换包括乘法和加法。

在步骤1103，根据R路经过功率放大器放大的射频信号得到第五基带信号。

R路经过功率放大器放大的射频信号为根据步骤1102中描述的M路第三基带信号确定的射频信号。对M路第三基带信号进行模拟信号到数字信号的转换，得到M路第四基带信号，即对M路第三基带信号中的第t路第三基带信号进行模拟信号到数字信号的转换，得到M路第四基带信号中的第t路第四基带信号；根据载波信号对M路第四基带信号进行上变频，得到M路第一射频信号，即根据载波信号对M路第四基带信号的第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；对M路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号，即对M路第一射频信号中的第t路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号中的第t路第二射频信号。其中，t为整数，取值为1至M。本步骤中描述的R路经过功率放大器放大的射频信号为M路第二射频信号中的R路第二射频信号，即根据该M路第二射频信号耦合得到该R路经过功率放大器放大的射频信号，R为大于等于1且小于等于M的整数。

可以根据以下两种方法中的任何一种方法根据R路经过功率放大器放大的第二射频信号得到第五基带信号。

上述两种方法中的第一种方法为：根据R路经过功率放大器放大的第二射频信号得到一路输出信号，根据载波信号对该一路输出信号进行下变频，得到第六基带信号，对第六基带信号进行模拟信号到数字信号的转换，得到第五基带信号。本申请实施例中的载波信号为对基带信号或射频信号进行混频时使用的载波信号，根据载波信号对基带信号进行上变频可以得到射频信号，根据载波信号对射频信号进行下变频可以得到基带信号。

上述两种方法中的第二种方法为：根据R路经过功率放大器放大的第二射频信号得到一路输出信号，根据载波信号对该一路输出信号进行下变频，得到第六基带信号，对第六基带信号进行限幅处理，得到第七基带信号，对第七基带信号进行模拟信号到数字信号的转换，得到第五基带信号。

在步骤1104，根据第五基带信号确定N套预失真参数和网络系数。

通过串联、并联或者串联加并联多套预失真参数解算算法的方式得到解算算法，基于该解算算法，根据第五基带信号确定步骤1101中描述的N套预失真参数和步骤1102中描述的网络系数。其中，预失真参数解算算法同图4或图5对应的预失真处理装置中相应的，这里不再赘述。

图12为本申请实施例提供的第二种数字预失真处理方法流程图。第二种预失真处理方法为对应于第二种预失真处理装置的方法，即第二种预失真处理装置是第二种预失真处理方法的可能的实现。

在步骤1201，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号。

同图11对应的方法中的步骤1101。

在步骤1202，对N路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号。

对N路第二基带信号中的第x路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号中第x路第三基带信号。其中，x为整数，取值为1至N。

在步骤1203，根据N路第三基带信号和网络系数获得M路第四基带信号。

通过对N路第三基带信号和网络系数进行线性变换，获得M路第四基带信号中的第t路第四基带信号，其中，t为整数，取值为1至M，该线性变换包括乘法和加法。

在步骤1204，根据R路经过功率放大器放大的射频信号确定第五基带信号。

R路经过功率放大器放大的射频信号为根据步骤1203中描述的M路第四基带信号确定的射频信号。根据载波信号对M路第四基带信号进行上变频，得到M路第一射频信号，即根据载波信号对M路第四基带信号的第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；对M路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号，即对M路第一射频信号中的第t路第一射频信号进行功率放大，得到M路经过功率放大器放大的第二射频信号中的第t路第二射频信号，其中，t为整数，取值为1至M。本步骤中描述的R路经过功率放大器放大的射频信号为M路第二射频信号中的R路第二射频信号，即根据该M路第二射频信号耦合得到该R路经过功率放大器放大的射频信号，R为大于等于1且小于等于M的整数。

根据R路经过功率放大器放大的射频信号得到第五基带信号的方法同图11对应的步骤1103中相应的描述。

在步骤1205，根据第五基带信号确定N套预失真参数和网络系数。

同图11对应的方法中的步骤1104。

执行本申请实施例提供的数字预失真处理方法的装置可以是预失真处理装置，例如，图4至图10所示的预失真处理装置，也可以是系统或网络设备中的其它装置，例如数字处理装置和/或中射频处理装置等。可选地，执行本申请实施例提供的预失真处理方法的装置还可以包括存储器，用于存储该装置的程序指令，或程序指令和数据。存储器包括易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，简称RAM)；存储器也可以包括非易失性存储器(non-volatile memory)，例如快闪存储器(flash memory)，硬盘(hard disk drive，简称HDD)或固态硬盘(solid-state drive，简称SSD)；存储器还可以包括上述种类的存储器的组合。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、网络设备、用户设备或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，简称DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机可以存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，数字视频光盘(digital video disc，简称DVD)、或者半导体介质(例如，SSD)等。

以上所述的具体实施方式，对本申请的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本申请的具体实施方式而已，并不用于限定本申请的保护范围，凡在本申请的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本申请的保护范围之内。

Claims (20)

1.一种预失真处理装置，其特征在于，包括：第一预失真部分、至少一个数模转换器DAC、第二预失真部分、反馈信号转换部分和解算部分；

所述第一预失真部分，包括N个数字预失真DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N个DPD处理器和所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，将所述N路第二基带信号发送至所述至少一个DAC；

所述至少一个DAC，用于对所述N路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号，将所述N路第三基带信号发送至所述第二预失真部分；

所述第二预失真部分，用于接收所述N路第三基带信号和网络系数，根据所述N路第三基带信号和所述网络系数确定M路第四基带信号；

所述反馈信号转换部分，用于接收R路经过功率放大器放大的射频信号，所述R路经过功率放大器放大的射频信号是根据所述M路第四基带信号得到的射频信号，将所述R路经过功率放大器放大的射频信号转换成第五基带信号，将所述第五基带信号发送至所述解算部分；

所述解算部分，用于接收所述第一基带信号和所述第五基带信号，根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数，将所述N套预失真参数发送至所述第一预失真部分，将所述网络系数发送至所述第二预失真部分；

其中，N、M和R为整数，N大于等于1，M大于等于N，R大于等于1且小于等于M。

2.如权利要求1所述的装置，其特征在于，所述第一预失真部分包括N个数字预失真DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N个DPD处理器和所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，其中，所述第一预失真部分具体包括N个数字预失真DPD处理器，其中：

所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到所述N路第二基带信号中的第x路第二基带信号，将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，x为整数，取值为1至N；

当x为1时，所述第x路DPD处理器输入信号为所述第一基带信号；

当x为2至N中任何一个时，所述第x路DPD处理器输入信号为所述N个DPD处理器中的第x-1个DPD处理器发送的第x-1路第二基带信号，其中，所述第x-1路第二基带信号为所述N路第二基带信号中的第x-1路第二基带信号。

3.如权利要求1所述的装置，其特征在于，所述第一预失真部分包括N个数字预失真DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N个DPD处理器和所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，其中，所述第一预失真部分具体包括N个DPD处理器和N-1个乘法器，其中：

所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和N路DPD处理器输入信号中的第x路DPD处理器输入信号，根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N；当x为1时，所述第x路DPD处理器输入信号为所述第一基带信号；当x为2至N中任何一个时，所述第x路DPD处理器输入信号为：所述N个DPD处理器中的第x-1个DPD处理器发送的第x-1路DPD处理器输出信号，其中，所述第x-1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第x-1路DPD处理器输出信号；

所述N-1个乘法器中的第y个乘法器，用于接收所述N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将所述第y路和第y+1路DPD处理器输出信号相乘，得到所述N路第二基带信号中的第y路第二基带信号，将所述第y路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，所述第y路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y路DPD处理器输出信号，所述第y+1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y+1路DPD处理器输出信号，y为整数，取值为1至N-1；

当x为N时，所述第x路DPD处理器输出信号为所述N路第二基带信号中的第x路第二基带信号，所述第x个DPD处理器还用于将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC。

4.如权利要求1所述的装置，其特征在于，所述第一预失真部分包括N个数字预失真DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N个DPD处理器和所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，其中，所述第一预失真部分具体包括N个DPD处理器和N-1个加法器，其中：

所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和所述第一基带信号,根据所述第x套预失真参数对所述第一基带信号进行数字预失真处理，得到N路DPD处理器输出信号中的第x路DPD处理器输出信号；其中，x为整数，取值为1至N；

所述N-1个加法器中的第y个加法器，用于接收所述N个DPD处理器中的第y个DPD处理器发送的第y路DPD处理器输出信号和所述N个DPD处理器中的第y+1个DPD处理器发送的第y+1路DPD处理器输出信号，将所述第y路和第y+1路DPD处理器输出信号相加，得到所述N路第二基带信号中的第y路第二基带信号，将所述第y路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，所述第y路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y路DPD处理器输出信号，所述第y+1路DPD处理器输出信号为所述N路DPD处理器输出信号中的第y+1路DPD处理器输出信号，y为整数，取值为1至N-1；

当x为N时，所述第x路DPD处理器输出信号为所述N路第二基带信号中的第x路第二基带信号，所述第x个DPD处理器还用于将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC。

5.如权利要求1所述的装置，其特征在于，所述第一预失真部分包括N个数字预失真DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N个DPD处理器和所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，其中，所述第一预失真部分具体包括N个DPD处理器和L个加法器，其中，L等于对((N-2)/2)进行上取整得到的值；

所述N个DPD处理器中的第x个DPD处理器，用于接收所述N套预失真参数中的第x套预失真参数和N路DPD处理器输入信号中的第x路DPD处理器输入信号,根据所述第x套预失真参数对所述第x路DPD处理器输入信号进行数字预失真处理，得到所述N路第二基带信号中的第x路第二基带信号，将所述第x路第二基带信号发送至所述至少一个DAC中的一个DAC；其中，x为整数，取值为1至N；

所述L个加法器中的第p个加法器，用于接收所述N个DPD处理器中的第2p-1个DPD处理器发送的第2p-1路第二基带信号和所述N个DPD处理器中的第2p个DPD处理器发送的第2p路第二基带信号，将所述第2p-1路和第2p路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2p+1路和第2p+2路DPD处理器输入信号，将所述第2p+1路和第2p+2路DPD处理器输入信号发送到所述N个DPD处理器中的第2p+1个和第2p+2个DPD处理器；其中，所述第2p-1路第二基带信号为所述N路第二基带信号中的第2p-1路第二基带信号，所述第2p路第二基带信号为所述N路第二基带信号中的第2p路第二基带信号，p为整数，取值为1至L-1；

L为2的倍数，所述L个加法器中的第L个加法器，用于接收所述N个DPD处理器中的第2L-1个DPD处理器发送的第2L-1路第二基带信号和所述N个DPD处理器中的第2L个DPD处理器发送的第2L路第二基带信号，将所述第2L-1路和第2L路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2L+1路和第2L+2路DPD处理器输入信号，将所述第2L+1路和第2L+2路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个和第2L+2个DPD处理器；或者，

L不为2的倍数，所述L个加法器中的第L个加法器，用于接收所述N个DPD处理器中的第2L-1个DPD处理器发送的第2L-1路第二基带信号和所述N个DPD处理器中的第2L个DPD处理器发送的第2L路第二基带信号，将所述第2L-1路和第2L路第二基带信号相加，得到所述N路DPD处理器输入信号中的第2L+1路DPD处理器输入信号，将所述第2L+1路DPD处理器输入信号发送到所述N个DPD处理器中的第2L+1个DPD处理器；

其中，所述第2L-1路第二基带信号为所述N路第二基带信号中的第2L-1路第二基带信号，所述第2L路第二基带信号为所述N路第二基带信号中的第2L路第二基带信号，当x为1至2时，所述第一基带信号为所述第x路DPD处理器输入信号。

6.如权利要求1至5任一项所述的装置，其特征在于，所述第二预失真部分包括W个信号确定部分，其中：

所述W个信号确定部分中的第e个信号确定部分，用于接收所述N路第三基带信号和所述网络系数,根据所述N路第三基带信号和所述网络系数确定第e路第二预失真部分输出信号，所述第e路第二预失真部分输出信号对应于所述M路第四基带信号中的至少一路第四基带信号；

其中，e为整数，取值为1至W。

7.如权利要求1至5中任一项所述的装置，其特征在于，所述反馈信号转换部分，包括：耦合部分、混频部分和模数转换器ADC，其中：

所述耦合部分，用于接收所述R路经过功率放大器放大的射频信号，根据所述R路经过功率放大器放大的射频信号得到一路耦合部分输出信号，将所述一路耦合部分输出信号发送至所述混频部分；

所述混频部分，用于接收载波信号和所述一路耦合部分输出信号，根据所述载波信号对所述一路耦合部分输出信号进行下变频，得到第六基带信号，将所述第六基带信号发送至所述ADC；

所述ADC，用于对所述第六基带信号进行模拟信号到数字信号的转换，得到所述第五基带信号，将所述第五基带信号发送至所述解算部分。

8.如权利要求1至5中任一项所述的装置，其特征在于，所述反馈信号转换部分，包括：耦合部分、混频部分、削波器和ADC，其中：

所述耦合部分，用于接收所述R路经过功率放大器放大的射频信号，根据所述R路经过功率放大器放大的射频信号得到一路耦合部分输出信号，将所述一路耦合部分输出信号发送至所述混频部分；

所述混频部分，用于接收载波信号和所述一路耦合部分输出信号，根据所述载波信号对所述一路耦合部分输出信号进行下变频，得到第六基带信号，将所述第六基带信号发送至所述削波器；

所述削波器，用于对所述第六基带信号进行限幅处理，得到第七基带信号，将所述第七基带信号发送至所述ADC；

所述ADC，用于对所述第七基带信号进行模拟信号到数字信号的转换，得到所述第五基带信号，将所述第五基带信号发送至所述解算部分。

9.一种通信装置，其特征在于，包括：如权利要求1至6任一项所述的预失真处理装置、振荡器和M个混频部分，其中：

所述第二预失真部分还用于将所述M路第四基带信号中的第t路第四基带信号发送至所述M个混频部分中的第t个混频部分；

所述振荡器，用于生成载波信号，将所述载波信号发送至所述M个混频部分；

所述M个混频部分中的第t个混频部分，用于根据所述载波信号对所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；

其中，t为整数，取值为1至M。

10.一种通信装置，其特征在于，包括：如权利要求7或8所述的预失真处理装置、振荡器和M个混频部分，其中：

所述第二预失真部分还用于将所述M路第四基带信号中的第t路第四基带信号发送至所述M个混频部分中的第t个混频部分；

所述振荡器，用于生成载波信号，将所述载波信号发送至所述M个混频部分和所述反馈信号转换部分包括的混频部分；

所述M个混频部分中的第t个混频部分，用于根据所述载波信号对所述第t路第四基带信号进行上变频，得到M路第一射频信号中的第t路第一射频信号；

其中，t为整数，取值为1至M。

11.一种通信装置，其特征在于，包括：如权利要求9或10所述的装置和M个功率放大器PA，其中：

所述M个混频部分中的第t个混频部分还用于将所述M路第一射频信号中的第t路第一射频信号发送至所述M个PA中的第t个PA；

所述M个PA中的第t个PA，用于将所述第t路第一射频信号进行放大，得到M路第二射频信号中的第t路第二射频信号，将所述第t路第二射频信号发送至反馈信号转换部分,作为所述反馈信号转换部分接收的所述R路经过功率放大器放大的射频信号中的一路经过功率放大器放大的射频信号；

其中，t为整数，取值为1至M。

12.一种通信设备，其特征在于，包括：如权利要求11所述的装置和M个天线，M为整数，其中：

所述M个PA中的第t个PA还用于将所述第t路第二射频信号发送至所述M个天线中的第t个天线；

所述M个天线的第t个天线用于在空口发送所述第t路第二射频信号；

其中，t为整数，取值为1至M。

13.一种数字预失真方法，其特征在于，包括：

根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号；

对所述N路第二基带信号进行数字信号到模拟信号的转换，得到N路第三基带信号；

根据所述N路第三基带信号和网络系数确定M路第四基带信号；

根据R路经过功率放大器放大的射频信号确定第五基带信号，其中，所述R路经过功率放大器放大的射频信号是根据所述M路第四基带信号确定的；

根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数；

其中，N、M和R为整数，N大于等于1，M大于等于N，R大于等于1且小于等于M。

14.如权利要求13所述的方法，其特征在于，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：

x为整数，取值为1至N；

当x为1时，根据所述N套预失真参数的第x套预失真参数对所述第一基带信号进行数字预失真处理，得到所述N路第二基带信号的第x路第二基带信号；

当x为2至N中任何一个整数时，根据所述N套预失真参数的第x套预失真参数对所述N路第二基带信号的第x-1路第二基带信号进行进行数字预失真处理，得到所述N路第二基带信号的第x路第二基带信号。

15.如权利要求13所述的方法，其特征在于，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：

x为整数，取值为1至N；

当x为1至N中任何一个整数时，根据所述N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路输出信号的第x路输出信号，其中，当x为1时，所述第x路输入信号为所述第一基带信号，当x为2至N中任何一个整数时，所述第x路输入信号为所述N路输出信号的第x-1路输出信号；

当x为1至N-1中任何一个整数时，将所述N路输出信号的第x路和第x+1路输出信号相乘，得到所述N路第二基带信号的第x路第二基带信号；

当x为N时，所述N路输出信号的第x路输出信号为所述N路第二基带信号的第x路第二基带信号。

16.如权利要求13所述的方法，其特征在于，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：

x为整数，取值为1至N；

当x为1至N中任何一个整数时，根据所述N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到N路输出信号的第x路输出信号，其中，所述第x路输入信号为所述第一基带信号；

当x为1至N-1中任何一个整数时，将所述N路输出信号的第x路和第x+1路输出信号相加，得到所述N路第二基带信号的第x路第二基带信号；

当x为N时，所述N路输出信号的第x路输出信号为所述N路第二基带信号的第x路第二基带信号。

17.如权利要求13所述的方法，其特征在于，根据N套预失真参数对第一基带信号进行数字预失真处理，得到N路第二基带信号，包括：

x为整数，取值为1至N；

当x为1至N中任何一个整数时，根据所述N套预失真参数中的第x套预失真参数对N路输入信号的第x路输入信号进行数字预失真处理，得到所述N路第二基带信号的第x路第二基带信号，其中：

当x为1或2时，所述第x路输入信号为所述第一基带信号；

当x为2至N中任何一个整数时，所述第x路输入信号为将所述N路输出信号的第2p-1路和第2p路输出信号相加得到的信号，其中p等于对((x-2)/2)进行上取整得到的值。

18.如权利要求13至权利要求17中任何一个所述的方法，其特征在于，根据所述N路第三基带信号和网络系数确定M路第四基带信号，包括：

根据所述N路第三基带信号和所述网络系数，确定所述M路第四基带信号中的第t路第四基带信号，其中，t为整数，取值为1至M。

19.如权利要求13至17中任一项所述的方法，其特征在于，所述方法还包括：

根据载波信号对M路第四基带信号进行上变频，得到M路第一射频信号；

对M路第一射频信号进行功率放大，得到M路经过功率放大器放大的射频信号,所述R路经过功率放大器放大的射频信号为所述M路经过功率放大器放大的射频信号中的R路射频信号。

20.一种预失真处理装置，其特征在于，包括：第一预失真部分、第二预失真部分、反馈信号转换部分和解算部分；

所述第一预失真部分，包括N个DPD处理器，用于接收第一基带信号和N套预失真参数，根据所述N套预失真参数对所述第一基带信号进行数字预失真处理，得到N路第二基带信号，将所述N路第二基带信号发送至所述第二预失真部分；

所述第二预失真部分，用于接收所述N路第二基带信号和网络系数，根据所述N路第二基带信号和网络系数确定M路第三基带信号；

反馈信号转换部分，用于接收R路经过功率放大器放大的射频信号，所述R路经过功率放大器放大的射频信号是根据所述M路第三基带信号得到的射频信号，将所述R路经过功率放大器放大的射频信号转换成第五基带信号，将所述第五基带信号发送至所述解算部分；

所述解算部分，用于接收所述第一基带信号和所述第五基带信号，根据所述第一基带信号和所述第五基带信号确定所述N套预失真参数和所述网络系数，将所述N套预失真参数发送至所述第一预失真部分，将所述网络系数发送至所述第二预失真部分；

其中，N、M和R为整数，N大于等于1，M大于等于N，R大于等于1且小于等于M。

Images