CN111052425B - 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法 - Google Patents

多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法 Download PDF

Info

Publication number
CN111052425B
CN111052425B CN201880050912.6A CN201880050912A CN111052425B CN 111052425 B CN111052425 B CN 111052425B CN 201880050912 A CN201880050912 A CN 201880050912A CN 111052425 B CN111052425 B CN 111052425B
Authority
CN
China
Prior art keywords
tfr
layer
self
head
aligned silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880050912.6A
Other languages
English (en)
Other versions
CN111052425A (zh
Inventor
Y·冷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN111052425A publication Critical patent/CN111052425A/zh
Application granted granted Critical
Publication of CN111052425B publication Critical patent/CN111052425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/083—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being via holes penetrating underlying conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H10D1/474—Resistors having no potential barriers comprising refractory metals, transition metals, noble metals, metal compounds or metal alloys, e.g. silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/498—Resistive arrangements or effects of, or between, wiring layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种镶嵌薄膜电阻器(TFR)，例如使用单个添加的掩膜层在多晶硅‑金属电介质(PMD)层内形成的镶嵌薄膜电阻器模块，以及用于制造这种器件的方法。一种用于制造TFR结构的方法可包括：形成一对间隔开的TFR头部，该对间隔开的TFR头部形成为自对准硅化物多晶硅(自对准多晶硅化物)结构；将电介质层沉积在自对准多晶硅化物TFR头部之上；图案化并蚀刻沟槽，该沟槽在每个自对准多晶硅化物TFR头部的至少一部分之上侧向延伸，以及暴露每个自对准多晶硅化物TFR头部的表面；以及将TFR材料沉积到沟槽中并沉积到暴露的TFR头部表面上，从而形成桥接对间隔开的TFR头部的TFR层。

Description

多晶硅-金属电介质中的镶嵌薄膜电阻器(TFR)及制造方法
相关专利申请
本专利申请要求提交于2017年10月6日的共同拥有的美国临时专利申请号62/569,261的优先权，出于所有目的，该申请的全部内容据此以引用方式并入。
技术领域
本公开涉及一种镶嵌薄膜电阻器(TFR)，具体地讲，涉及使用单个添加的掩膜层在多晶硅-金属电介质(PMD)层内形成的镶嵌TFR模块，以及用于制造这种器件的方法。
背景技术
半导体集成电路(IC)通常包括金属化层，该金属化层用于连接IC的各种部件，称为互连件，或线路(BEOL)元件的后端。铜通常优于铝，由于其较低的电阻率和高的电迁移电阻。然而，铜互连件通常难以通过用于铝互连件的传统光致抗蚀剂掩蔽和等离子体蚀刻来制造。
在IC上形成铜互连件的一种已知技术称为增材图案化，有时称为镶嵌工艺，其涉及传统的金属嵌补技术。所谓的镶嵌工艺可包括图案化电介质材料，诸如二氧化硅，或氟代硅酸盐玻璃(FSG)，或具有开口沟槽的有机硅酸盐玻璃(OSG)，其中铜或其他金属导体应该在其中。沉积铜扩散阻挡层(通常为Ta，TaN或两者的双层)，然后沉积铜晶种层，然后例如使用电化学镀覆工艺进行批量铜填充。然后可使用化学机械平面化(CMP)工艺来去除任何过量的铜和阻挡层，并且因此可称为铜CMP工艺。保留在沟槽中的铜用作导体。然后通常将电介质阻挡层(例如SiN或SiC)沉积在晶片上，以防止铜腐蚀并改善器件可靠性。
随着更多的特征部被封装到单独的半导体芯片中，越来越需要将无源部件诸如电阻器封装到电路中。一些电阻器可通过离子注入和扩散形成，诸如多晶硅电阻器。然而，此类电阻器通常具有高电阻值变化，并且还可具有随着温度的函数显著变化的电阻值。已在工业中引入了一种构造集成电阻器(称为薄膜电阻器(TFR))的新方法以改善集成电阻器性能。已知的TFR通常由例如SiCr(硅-铬)，SiCCr(硅-碳化硅-铬)，TaN(氮化钽)，NiCr(镍-铬)，AlNiCr(铝掺杂的镍-铬)或TiNiCr(钛-镍-铬)形成。
图1示出了使用常规方法实施的两个示例性TFR 10A和10B器件的剖视图。常规TFR10A和10B器件的制造通常需要三个添加的掩膜层。使用第一添加的掩膜层来形成TFR头部12A和12B。使用第二添加的掩膜层来形成TFR 14A和14B。使用第三添加的掩膜层来形成TFR通孔16A和16B。如图所示，TFR 12A和12B分别横跨TFR头部12A和12B的顶部和底部形成，但在每种情况下通常需要三个添加的掩膜层。
图2示出了已知IC结构的剖视图，该已知IC结构包括根据美国专利9,679,844的教导内容形成的示例性TFR 30，其中TFR 30可使用单个添加的掩膜层和镶嵌工艺来形成。可将TFR膜34(在该示例中为SiCCr膜)沉积到图案化成先前处理的半导体基板的沟槽中。如图所示，SiCCr膜34被构造为导电(例如，铜)TFR头部32之间的电阻器，具有包括电介质层36(例如SiN或SiC)的上覆电介质区域和形成在SiCCr膜34上的电介质顶盖区域38(例如，SiO2)。可进一步处理包括TFR 30的IC结构以用于典型的Cu(铜)互连工艺(BEOL)，例如下一级通孔和沟槽。可使用连接到铜TFR头部32的典型的铜通孔将TFR 30与电路的其他部件连接。
TFR 30的实施方案可尤其适用于铜BEOL，其可对退火具有限制(例如退火温度可限于约200℃)。然而，需要为Cu互连件和Al互连件两者构造镶嵌TFR。此外，需要在金属化(Cu或Al)之前构造TFR，因此可以在高温(例如，约500℃)下使TFR退火，以获得0ppm或接近0ppm的电阻温度系数(TCR)。
发明内容
本公开的实施方案提供了一种镶嵌薄膜电阻器(TFR)，例如使用单个添加的掩模层在多晶硅-金属电介质(PMD)层内形成的镶嵌TFR模块，以及用于制造这种器件的方法。本发明所公开的TFR的实施方案可适用于各种互连材料，包括例如Cu和Al BEOL。此外，本发明所公开的TFR的实施方案可利用各种TFR材料，包括例如SiCCr，SiCr，TaN，NiCr，AlNiCr或TiNiCr。
在一些实施方案中，可使用由多晶硅(例如，硅化物，CoSi2或TiSi2)形成的TFR头部来代替常规TFR模块中使用的铜TFR。TFR模块可在PMD(多晶硅与金属1之间的多晶硅-金属电介质)中形成，该PMD可在高温(例如，约500℃)下退火而不损害互连件金属(Cu或Al)。
附图说明
下文结合附图描述了本公开的示例性方面，其中：
图1为使用已知方法实施的两个示例性薄膜电阻器(TFR)器件的剖视图；
图2为已知集成电路(IC)结构的剖视图，其包括根据已知技术形成的示例性TFR；
图3示出了包括根据本发明的一个实施方案形成的薄膜电阻器(TFR)的示例性IC结构；并且
图4A-4K示出了根据一个示例性实施方案的用于形成具有图3所示的集成TFR的示例性IC结构的示例性方法。
具体实施方式
本公开的实施方案提供使用单个添加的掩膜层在多晶硅-金属电介质(PMD)层内形成的镶嵌TFR，以及用于制造此类TFR器件的方法。
图3示出了包括根据本公开的一个实施方案形成的薄膜电阻器(TFR)102的示例性IC结构100。可使用单个添加的掩膜层，例如根据下文参考图4A-4K所讨论的示例镶嵌方法，在多晶硅-金属电介质(PMD)层内形成TFR 102。如图所示，TFR 102在形成于场氧化物110上的一对TFR头部104之间延伸。每个TFR头部104可包括具有在多晶硅区域108上形成的硅化物接触层106的多晶硅区域106，例如使用自对准多晶硅化物(自对准硅化物)方法，如下所述。导电TFR通孔112可连接到每个硅化物触点106。在例示的示例中，TFR 102可由SiCr形成，SiCr可在制造过程中退火以获得0ppm或接近0ppm的TCR。
图4A-4K示出了根据一个示例性实施方案的用于形成具有图3所示的薄膜电阻器(TFR)的示例性IC结构的示例性方法。图4A示出了通过在场氧化物210A上形成一对TFR头部204而初始形成IC结构200。TFR头部204可形成为包括在多晶硅结构208上的硅化物层206的自对准多晶硅化物(自对准硅化物多晶硅)结构。自对准多晶硅化物结构204可包括任何合适的基于硅的化学物质，例如CoSi2、Co2Si、CoSi、NiSi、或TiSi2。
如图4B所示，可通过例如使用已知的HDP沉积方法在结构上沉积附加的硅基电介质210B来进一步处理结构200。在一个示例性实施方案中，该结构可包括1K SRO(富硅氧化物)沉积，然后在区域210B中的10K HDP(高密度等离子体)沉积。
如图4C所示，结构200可通过在结构上执行金属前电介质化学/机械平面化(PMDCMP)来进一步处理。在一个示例性实施方案中，PMD CMP在活性物质上使用6K的目标厚度(例如，在每个多晶硅结构208上约4K)。
如图4D所示，可通过添加牺牲氧化物层210C(例如，约1K厚度)进一步处理结构200，该牺牲氧化物层随后可被抛光掉，如下文相对于图4I所述。
如图4E所示，结构200可通过沉积和图案化光致抗蚀剂层230以形成TFR沟槽来进一步处理。
如图4F所示，可通过使用任何合适的蚀刻工艺蚀刻TFR沟槽232来进一步处理结构200，该蚀刻工艺可选择性地停止在硅化物层206上，并且随后可除去剩余的光致抗蚀剂材料230，例如剥离。
如图4G所示，结构200可通过如下方式进一步处理：将一层TFR材料240沉积在结构上并且例如使用PVD或溅射沉积工艺延伸到TFR沟槽234中。在一个实施方案中，TFR层240可包括厚度为约(例如，)的SiCr层。在其它实施方案中，TFR层240可包含SiCCr、TaN、NiCr、AlNiCr、TiNiCr或任何其它合适的TFR材料。
然后可例如在约500℃(例如，400℃-600℃或450℃-550℃)的温度下将包括TFR层240的结构200退火，以获得TFR层240的0ppm或接近0ppm的TCR(电阻温度系数)。在一些实施方案中，根据具体实施方案，“接近0”ppm的TCR可包括0±100ppm/℃的TCR，或0±50ppm/℃的TCR，或0±20ppm/℃的TCR，或0±10ppm/℃的TCR。
如图4H所示，结构200可通过在结构200上沉积顶盖氧化物210D来进一步处理，以保护TFR膜240。沉积的顶盖氧化物210D可部分地或完全地填充TFR沟槽234。在一个实施方案中，沉积的顶盖氧化物层210D具有约4K的厚度。
如图4I所示，结构200可通过执行抛光工艺来进一步处理，以抛光顶盖氧化物210D，TFR层240层的在TFR沟槽234外部的部分，以及牺牲氧化物层210C，从而限定最终的TFR膜结构250。在一个实施方案中，该方法可使用如图4C所示的相同目标HDP厚度，使得晶片的在TFR模块插入位置外部的区域与TFR模块形成开始之前的区域相同(图4C)。换句话讲，TFR模块和制造工艺步骤可被模块化，并且可被添加或省略而不改变晶片或工艺的其他部分。
如图4J所示，可通过沉积磷硅酸盐玻璃(PSG)层或膜210E来进一步处理结构200，并且可将未掺杂的硅酸盐玻璃(USG)顶盖氧化物层210F沉积在结构上。在一个示例性实施方案中，PSG 210E和USG 210F可各自具有约2K的沉积厚度。
如图4K所示，可通过图案化和蚀刻结构来形成连接到TFR头部204的一对通孔型触点260，以限定一对通孔开口，用导电材料例如钨(W)填充通孔开口，以及执行CMP工艺。
这样，可以形成结合在PMD中的TFR膜，并使用具有单个掩膜层的镶嵌方法将其连接在一对自对准多晶硅化物TFR头部之间。此外，在一些实施方案中，TFR膜可由SiCr形成，SiCr可退火以获得0ppm或接近0ppm的TCR，并且TFR可同时与Cu互连件和Al互连件一起使用。
因此，与某些常规技术相比，在所公开的实施方案中，作为典型CMOS触点形成过程的一部分形成TFR触点，从而消除一个掩膜。此外，TFR头部为在典型CMOS工艺流程中形成的自对准多晶硅化物(多晶硅)结构，其消除了另一个掩膜。因此，TFR可仅使用单个掩膜来形成。此外，与在某些常规技术中使用的湿蚀刻工艺或干蚀刻工艺相反，TFR可通过镶嵌(CMP)形成。

Claims (20)

1.一种用于制造薄膜电阻器(TFR)结构的方法，所述方法包括：
形成彼此间隔开的一对TFR头部，每个TFR头部包括自对准硅化物（salicide）结构；
将电介质层沉积在所述自对准硅化物TFR头部之上；
使用光平版印刷将光致抗蚀剂沟槽图案化成光致抗蚀剂层，所述图案化光致抗蚀剂沟槽在每个自对准硅化物TFR头部的至少一部分之上侧向延伸；
蚀刻通过所述光致抗蚀剂沟槽并通过所述电介质层的至少一部分并且在所述自对准硅化物TFR头部处停止以定义单个TFR沟槽，使得每个自对准硅化物TFR头部的表面暴露在所述单个TFR沟槽中；以及
将TFR材料沉积到所述单个TFR沟槽中并沉积到所述自对准硅化物TFR头部的暴露表面上，从而形成桥接一对间隔开的自对准硅化物TFR头部的TFR层。
2.根据权利要求1所述的方法，其中所述TFR材料包含SiCr。
3.根据权利要求1所述的方法，包括在沉积所述TFR材料之后对所述结构进行退火以改变所述TFR材料的电阻温度系数(TCR)。
4.根据权利要求3所述的方法，包括使所述结构退火以实现所述TFR材料的TCR为0±100ppm/℃的TCR。
5.根据权利要求3所述的方法，包括使所述结构退火以实现所述TFR材料的TCR为0±50ppm/℃的TCR。
6.根据权利要求3所述的方法，包括使所述结构退火以实现所述TFR材料的TCR为0±10ppm/℃的TCR。
7.根据权利要求3所述的方法，包括在450℃至550℃范围内的温度下使所述结构退火。
8.根据权利要求1所述的方法，还包括执行化学机械抛光(CMP)工艺以去除所述TFR材料的在所述单个TFR沟槽外部的部分。
9.根据权利要求8所述的方法，还包括在用于去除所述TFR材料的在所述单个TFR沟槽外部的部分的所述去除工艺之后，在所述结构之上形成磷硅酸盐玻璃(PSG)层或未掺杂的硅酸盐玻璃(USG)顶盖氧化物层中的至少一者。
10.根据权利要求1所述的方法，还包括形成导电触点以接触每个自对准硅化物TFR头部。
11.根据权利要求1所述的方法，还包括将所述TFR结构导电地连接到至少一个铝互连件。
12.根据权利要求1所述的方法，还包括将所述TFR结构导电地连接到至少一个铜互连件。
13.一种薄膜电阻器(TFR)结构，包括：
一对间隔开的TFR头部，每个TFR头部包括自对准硅化物（salicide）结构；和
TFR层，所述TFR层与一对自对准硅化物TFR头部中的每一个接触，从而桥接所述间隔开的自对准硅化物TFR头部；
其中所述自对准硅化物TFR头部和所述TFR层在电介质结构内形成，并且其中所述TFR层包括被沉积到单个TFR沟槽中以及所述自对准硅化物TFR头部的暴露表面上的TFR材料，其中每个自对准硅化物TFR头部的表面暴露在所述单个TFR沟槽中。
14.根据权利要求13所述的TFR结构，其中所述TFR材料包含SiCr。
15.根据权利要求13所述的TFR结构，其中所述TFR层具有由退火产生的0±100ppm/℃的电阻温度系数(TCR)。
16.根据权利要求13所述的TFR结构，其中所述TFR层具有由退火产生的0±50ppm/℃的电阻温度系数(TCR)。
17.根据权利要求13所述的TFR结构，其中所述TFR层具有由退火产生的0±10ppm/℃的电阻温度系数(TCR)。
18.根据权利要求13所述的TFR结构，包括导电耦接到所述TFR结构的至少一个铝互连件。
19.根据权利要求13所述的TFR结构，包括导电耦接到所述TFR结构的至少一个铜互连件。
20.一种薄膜电阻器(TFR)结构，其通过根据权利要求1-12中任一项所述的方法形成。
CN201880050912.6A 2017-10-06 2018-10-01 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法 Active CN111052425B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762569261P 2017-10-06 2017-10-06
US62/569,261 2017-10-06
US16/037,941 2018-07-17
US16/037,941 US10643887B2 (en) 2017-10-06 2018-07-17 Method of manufacturing damascene thin-film resistor (TFR) in poly-metal dielectric
PCT/US2018/053684 WO2019070551A1 (en) 2017-10-06 2018-10-01 DAMASQUINATED THIN LAYER RESISTANCE (TFR) IN POLYMETALLIC DIELECTRIC AND METHOD OF MANUFACTURE

Publications (2)

Publication Number Publication Date
CN111052425A CN111052425A (zh) 2020-04-21
CN111052425B true CN111052425B (zh) 2024-02-06

Family

ID=65994084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050912.6A Active CN111052425B (zh) 2017-10-06 2018-10-01 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法

Country Status (5)

Country Link
US (1) US10643887B2 (zh)
CN (1) CN111052425B (zh)
DE (1) DE112018004421B4 (zh)
TW (1) TW201926753A (zh)
WO (1) WO2019070551A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335635B2 (en) 2020-04-08 2022-05-17 Globalfoundries Singapore Pte. Ltd. Thin film resistors of semiconductor devices
US11824079B2 (en) * 2021-02-23 2023-11-21 Microchip Technology Incorporated Thin-film resistor (TFR) having a TFR element providing a diffusion barrier for underlying TFR heads
DE112021007158T5 (de) * 2021-02-23 2023-12-14 Microchip Technology Incorporated Dünnschichtwiderstand (TFR) mit einem TFR-Element, das eine Diffusionsbarriere für darunterliegende TFR-Köpfe bereitstellt
WO2023287457A1 (en) * 2021-07-15 2023-01-19 Microchip Technology Incorporated Thin-film resistor (tfr) module
US11670439B2 (en) 2021-07-15 2023-06-06 Microchip Technology Incorporated Thin-film resistor (TFR) module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426268B1 (en) * 2000-11-28 2002-07-30 Analog Devices, Inc. Thin film resistor fabrication method
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
CN102324427A (zh) * 2011-10-20 2012-01-18 上海集成电路研发中心有限公司 一种金属薄膜电阻结构及其制造方法
CN102376404A (zh) * 2010-08-24 2012-03-14 意法半导体有限公司 多层无过孔薄膜电阻器
CN103915382A (zh) * 2012-12-31 2014-07-09 德州仪器公司 通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器
CN106463531A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于集成电路的柱状电阻器结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4141407B2 (ja) * 2003-06-11 2008-08-27 株式会社リコー 半導体装置の製造方法
US7112286B2 (en) 2003-12-04 2006-09-26 Texas Instruments Incorporated Thin film resistor structure and method of fabricating a thin film resistor structure
US7999352B2 (en) * 2004-02-19 2011-08-16 Ricoh Company, Ltd. Semiconductor device
JP4446771B2 (ja) 2004-03-23 2010-04-07 株式会社リコー 半導体装置
KR100633687B1 (ko) * 2004-12-31 2006-10-11 동부일렉트로닉스 주식회사 반도체 소자의 샐리사이드 형성 방법
US8563336B2 (en) * 2008-12-23 2013-10-22 International Business Machines Corporation Method for forming thin film resistor and terminal bond pad simultaneously
US7960282B2 (en) 2009-05-21 2011-06-14 Globalfoundries Singapore Pte. Ltd. Method of manufacture an integrated circuit system with through silicon via
US8530320B2 (en) * 2011-06-08 2013-09-10 International Business Machines Corporation High-nitrogen content metal resistor and method of forming same
US20160218062A1 (en) * 2015-01-23 2016-07-28 Texas Instruments Incorporated Thin film resistor integration in copper damascene metallization
US9679844B2 (en) 2015-06-18 2017-06-13 Microchip Technology Incorporated Manufacturing a damascene thin-film resistor
US9985088B2 (en) * 2016-04-19 2018-05-29 International Business Machines Corporation Metal resistors having nitridized metal surface layers with different nitrogen content
US9991330B1 (en) * 2017-01-11 2018-06-05 International Business Machines Corporation Resistors with controlled resistivity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720249B1 (en) * 2000-04-17 2004-04-13 International Business Machines Corporation Protective hardmask for producing interconnect structures
US6426268B1 (en) * 2000-11-28 2002-07-30 Analog Devices, Inc. Thin film resistor fabrication method
CN102376404A (zh) * 2010-08-24 2012-03-14 意法半导体有限公司 多层无过孔薄膜电阻器
CN102324427A (zh) * 2011-10-20 2012-01-18 上海集成电路研发中心有限公司 一种金属薄膜电阻结构及其制造方法
CN103915382A (zh) * 2012-12-31 2014-07-09 德州仪器公司 通过替换栅极工艺形成的集成电路中的嵌入式多晶硅电阻器
CN106463531A (zh) * 2014-06-18 2017-02-22 英特尔公司 用于集成电路的柱状电阻器结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Process Optimization of Integrated SiCr Thin-Film Resistor for High-Performance Analog Circuits";Young-Cheon Kwon;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;第61卷(第1期);第8-14页 *

Also Published As

Publication number Publication date
CN111052425A (zh) 2020-04-21
US20190109186A1 (en) 2019-04-11
DE112018004421T5 (de) 2020-05-20
DE112018004421B4 (de) 2024-08-08
WO2019070551A1 (en) 2019-04-11
US10643887B2 (en) 2020-05-05
TW201926753A (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
CN112335065B (zh) 集成电路中的薄膜电阻器及其制造方法
CN111052425B (zh) 多晶硅-金属电介质中的镶嵌薄膜电阻器(tfr)及制造方法
CN112119511B (zh) 集成电路中的薄膜电阻器及制造方法
CN107750390B (zh) 具有增加的掩模层的镶嵌薄膜电阻器
CN112313809B (zh) 铝兼容薄膜电阻器(tfr)及其制造方法
KR20070034617A (ko) 고성능 ｃｍｏｓ용 ｆｅｏｌ／ｍｅｏｌ 금속 저항
CN108028253B (zh) 低薄层电阻meol电阻器的方法与设计
US6737326B2 (en) Method of integrating a thin film resistor in a multi-level metal tungsten-plug interconnect
TW201919147A (zh) 形成整合於積體電路裝置中之薄膜電阻器之系統及方法
US10566411B2 (en) On-chip resistors with direct wiring connections
US20010044202A1 (en) Method of preventing copper poisoning in the fabrication of metal interconnects
CN116325148A (zh) 一种具有为底层薄膜电阻器（tfr）头部提供扩散屏障的tfr元件的tfr
CN113728448B (zh) 在集成电路器件中形成薄膜电阻器（tfr）
US11670439B2 (en) Thin-film resistor (TFR) module
WO2023287457A1 (en) Thin-film resistor (tfr) module
CN118302857A (zh) 包括形成在金属杯体结构中的薄膜电阻器（tfr）元件的tfr模块
KR101138063B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant