CN111341663A - 射频器件的形成方法 - Google Patents
射频器件的形成方法 Download PDFInfo
- Publication number
- CN111341663A CN111341663A CN202010171428.8A CN202010171428A CN111341663A CN 111341663 A CN111341663 A CN 111341663A CN 202010171428 A CN202010171428 A CN 202010171428A CN 111341663 A CN111341663 A CN 111341663A
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- opening
- radio frequency
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000463 material Substances 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 27
- 230000004888 barrier function Effects 0.000 abstract description 5
- 125000006850 spacer group Chemical group 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RBFDCQDDCJFGIK-UHFFFAOYSA-N arsenic germanium Chemical compound [Ge].[As] RBFDCQDDCJFGIK-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种射频器件的形成方法，通过在所述半导体衬底中形成第一开口和第二开口；分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；在所述氧化层上形成多晶硅层，以形成源极和漏极。即通过在所述半导体衬底与所述多晶硅层之间形成所述氧化层，通过所述氧化层将所述半导体衬底和所述多晶硅层隔离，以通过所述氧化层在所述衬底与所述多晶硅层之间形成阻挡，从而降低所述多晶硅层与所述半导体衬底之间的寄生电容，即降低所述源极和所述漏极的寄生电容。进一步的，降低射频器件的寄生电容，从而提高所述射频器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种射频器件的形成方法。
背景技术
射频开关器件是一种用于通讯领域信号开关的器件，具有结构简单，使用范围广，成本低，耗电低，易于安装，可靠性极高等优点，可广泛用于载波电话切换，有线电视信号切换，有线电视信号开关等领域。在其工作时，部分区域处于导通状态，部分区域处于关断状态。射频器件是一种有很好的市场的器件。特别是随着通信技术的广泛应用，它作为一种新型功率器件将得到越来越多的重视。射频器件中存在寄生电容，通常情况下，在射频器件中需要低寄生电容，以满足射频器件的性能要求。然而，在现有的射频器件的工艺中，形成的射频器件中存在较大的寄生电容，而大型的寄生电容会严重的影响器件的性能，并且射频器件作为功率开关型处理器件，如果存在大型的寄生电容，会降低射频器件的性能，从而影响处理的能力。
发明内容
本发明的目的在于提供一种射频器件的形成方法，以解决现有技术中射频器件存在较大的寄生电容的问题。
为解决上述技术问题，本发明提供一种射频器件形成方法，包括：
提供半导体衬底；
在所述半导体衬底中形成第一开口和第二开口；
分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；
在所述氧化层上形成多晶硅层，以形成源极和漏极；以及，
形成栅极结构，所述栅极结构位于所述源极和所述漏极之间的所述半导体衬底上。
可选的，在所述的射频器件的形成方法中，分别在所述第一开口和所述第二开口中形成氧化层的方法包括：
分别在所述第一开口和所述第二开口中形成第一氧化材料层；
对所述第一氧化材料层进行研磨以形成第二氧化材料层；
去除部分厚度的所述第二氧化材料层，以形成所述氧化层。
可选的，在所述的射频器件的形成方法中，通过干法刻蚀回刻的方法去除部分厚度的所述第二氧化材料层，以形成所述氧化层。
可选的，在所述的射频器件的形成方法中，所述氧化层为氧化硅层。
可选的，在所述的射频器件的形成方法中，所述氧化层的厚度为1000埃- 2000埃。
可选的，在所述的射频器件的形成方法中，所述半导体衬底表面形成有介质层，所述第一开口和所述第二开口均延伸贯穿所述介质层。
可选的，在所述的射频器件的形成方法中，所述介质层包括氧化硅层和位于所述氧化硅层上的氮化硅层。
可选的，在所述的射频器件的形成方法中，在所述氧化层上形成多晶硅层后，所述射频器件的形成方法还包括：去除所述介质层，以暴露出所述半导体衬底。
可选的，在所述的射频器件的形成方法中，在所述氧化层上形成多晶硅层，以形成源极和漏极的步骤中，形成的所述多晶硅层的表面高于所述半导体衬底的表面。
可选的，在所述的射频器件的形成方法中，所述多晶硅层的厚度为100埃- 500埃。
在本发明提供的射频器件的形成方法中，通过在半导体衬底中形成第一开口和第二开口；分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；在所述氧化层上形成多晶硅层，以形成源极和漏极。即通过在所述半导体衬底与所述多晶硅层之间形成所述氧化层，通过所述氧化层将所述半导体衬底和所述多晶硅层隔离，以在所述衬底与所述多晶硅层之间形成阻挡，从而降低所述多晶硅层与所述半导体衬底之间的寄生电容，由此降低所述源极和所述漏极的寄生电容。进一步的，由于所述源极和所述漏极是通过氧化层和多晶硅层形成，由此可以控制所述多晶硅层的厚度，从而减少所述多晶硅层的厚度，进而减小所述多晶硅层在水平方向上的截面大小。降低所述源极和所述漏极的寄生电容，更进一步的，形成低寄生电容，提高射频器件的性能。
附图说明
图1是本发明具体实施例提供的射频器件的形成方法的流程示意图；
图2-图7是本发明具体实施提供的射频器件的形成方法中形成的结构的示意图；
其中，附图标记说明如下：
100-半导体衬底；110-介质层；111-氧化硅层；112-氮化硅层；113-第二氧化材料层；120-氧化层；130-多晶硅层；140-栅极结构；150-侧墙层。
具体实施方式
以下结合附图和具体实施例对本发明提出的射频器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本申请的核心思想在于，提供一种射频器件的形成方法，通过在半导体衬底中形成第一开口和第二开口；分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；在所述氧化层上形成多晶硅层，以形成源极和漏极。即通过在所述半导体衬底与所述多晶硅层之间形成所述氧化层，通过所述氧化层将所述半导体衬底和所述多晶硅层隔离，以通过所述氧化层在所述衬底与所述多晶硅层之间形成阻挡，由此降低所述多晶硅层与所述半导体衬底之间的寄生电容，从而降低所述源极和所述漏极的寄生电容。进一步的，通过控制所述多晶硅层的厚度减小所述多晶硅层在水平方向的截面大小，以降低所述源极和所述漏极的寄生电容，从而解决现有技术中射频器件存在较大的寄生电容的问题。
接下去，本申请将结合具体实施例做进一步描述。
请参考图1，其为本发明具体实施例提供射频器件的形成方法的流程示意图。如图1所示，所述射频器件的形成方法包括：
步骤S1:提供半导体衬底；
步骤S2:在所述半导体衬底中形成第一开口和第二开口；
步骤S3:分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；
步骤S4:在所述氧化层上形成多晶硅层，以形成源极和漏极；
步骤S5:形成栅极结构，所述栅极结构位于所述源极和所述漏极之间的所述半导体衬底上。
具体的，请参考图2至图7，其为本发明具体实施例提供的射频器件的形成方法中形成的结构示意图。如图2所示，在步骤S1中，提供半导体衬底100，所述半导体衬底100的材质可以包括但不限于：Si(硅)、SiC(碳硅)、SiGe(锗硅)、 SiGeC(碳锗硅)、Ge合金、GeAs(砷锗)、InAs(砷化铟)和InP(磷化铟)其中的一种或者多种组合。所述半导体衬底100上形成有介质层110。所述介质层110包括氧化硅层111和位于所述氧化硅层111上的氮化硅层112。所述介质层110可以在后续工艺中保护所述半导体衬底100。
如图3所示，在步骤S2中，在所述半导体衬底100中形成第一开口和第二开口；并且所述第一开口和所述第二开口均延伸贯穿所述介质层110。优选的，所述开口的深度可以是1000埃-5000埃，以便于后续工艺中材料的填充以及在后续工艺在所述开口中形成一定厚度的材料层。可以通过干法刻蚀的方法在所述半导体衬底100中形成所述第一开口和所述第二开口。所述干法刻蚀工艺采用的刻蚀气体可以为氯气、溴化氢、三氯化硼和氩气其中的一种或多种组合，但不限于此，也可以使用其他的气体对所述氧化层120进行所述干法刻蚀。
如图5所示，在步骤S3中，分别在所述第一开口和所述第二开口中形成氧化层120，所述氧化层120的表面低于所述半导体衬底100的表面；具体的，分别在所述第一开口和所述第二开口中形成氧化层120的方法包括：分别在所述第一开口和所述第二开口中形成第一氧化材料层；如图4所示，对所述第一氧化材料层进行研磨以形成第二氧化材料层113；可以通过化学机械研磨的方法对所述第一氧化材料层进行研磨，以形成所述第二氧化材料层113，从而保证后续形成的各层的平整度。然后，如图5所示，去除部分厚度的所述第二氧化材料层113，以形成所述氧化层120。优选的，可以通过干法刻蚀回刻的方法去除部分厚度的所述第二氧化材料层，以形成所述氧化层120。较佳的，所述氧化层120 为氧化硅层111，且所述氧化层120的厚度为1000埃-2000埃。以通过所述氧化层120隔离所述半导体衬底100。
如图6所示，在步骤S4中，在所述氧化层120上形成多晶硅层130，以形成源极和漏极；形成所述多晶硅层的方法包括，在所述氧化层120上沉积多晶硅材料层，并对所述多晶硅材料层进行平坦化处理。具体的可以采用化学机械研磨的方法对所述多晶硅材料层进行平坦化处理，以形成具有平整的表面的所述多晶硅层130，从而保证所述多晶硅层130表面的平整度。并且所述多晶硅层 130的表面高于所述半导体衬底100的表面。
优选的，所述多晶硅层130的厚度为100埃-500埃。由于所述源极和所述漏极是通过所述氧化层120和所述多晶硅层130形成，因此通过控制所述多晶硅层130的厚度，将所述多晶硅层130的厚度设置为100埃-500埃。从而减小所述多晶硅层130在水平方向上的截面大小，进而减小所述源极与所述漏极的寄生电容。进一步的，形成较小的寄生电容，提高器件的性能。并且，所述氧化层120的厚度大于所述多晶硅层130的厚度。由此，通过所述氧化层120隔离所述半导体衬底100与所述多晶硅层130，即通过所述氧化层120在所述衬底与所述多晶硅层130之间形成阻挡，以减小所述半导体衬底100与所述多晶硅层 130之间的寄生电容，进而减小所述源极和所述漏极的寄生电容。更进一步的，减小射频器件中的寄生电容，提高所述射频器件的性能。
在本申请的实施例中，在所述氧化层上形成多晶硅层后，所述射频器件的形成方法还包括：去除所述介质层110，以暴露出所述半导体衬底100。
如图7所示，在步骤S5中，形成栅极结构140，所述栅极结构140位于所述源极和所述漏极之间的所述半导体衬底100上。所述栅极结构140可以包括栅介质层和位于所述栅介质层上的栅极。在形成所述栅极结构140后，所述射频器件的形成方法还包括，在所述栅极结构140两侧形成侧墙层150，以通过所述侧墙层150保护所述栅极结构140。较佳的，所述侧墙层150的材质可以为氧化硅和氮化硅其中的一种或者多种组合。
综上所述，在本发明提供的射频器件的形成方法中，通过在半导体衬底中形成第一开口和第二开口；分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；在所述氧化层上形成多晶硅层，以形成源极和漏极。即通过在所述半导体衬底与所述多晶硅层之间形成所述氧化层，通过所述氧化层将所述半导体衬底和所述多晶硅层隔离，以通过所述氧化层在所述衬底与所述多晶硅层之间形成阻挡，从而降低所述多晶硅层与所述半导体衬底之间的寄生电容，即降低所述源极和所述漏极的寄生电容。进一步的，由于所述源极和所述漏极是通过氧化层和多晶硅层形成的，由此可以控制所述多晶硅层的厚度，从而可以减少所述多晶硅层的厚度，以减小所述多晶硅层在水平方向上的截面大小。从而降低所述源极和所述漏极的寄生电容，进而形成低寄生电容，提高射频器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种射频器件的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成第一开口和第二开口；
分别在所述第一开口和所述第二开口中形成氧化层，所述氧化层的表面低于所述半导体衬底的表面；
在所述氧化层上形成多晶硅层，以形成源极和漏极；以及，
形成栅极结构，所述栅极结构位于所述源极和所述漏极之间的所述半导体衬底上。
2.如权利要求1所述的射频器件的形成方法，其特征在于，分别在所述第一开口和所述第二开口中形成氧化层的方法包括：
分别在所述第一开口和所述第二开口中形成第一氧化材料层；
对所述第一氧化材料层进行研磨以形成第二氧化材料层；
去除部分厚度的所述第二氧化材料层，以形成所述氧化层。
3.如权利要求2所述的射频器件的形成方法，其特征在于，通过干法刻蚀回刻的方法去除部分厚度的所述第二氧化材料层，以形成所述氧化层。
4.如权利要求3所述的射频器件的形成方法，其特征在于，所述氧化层为氧化硅层。
5.如权利要求1所述的射频器件的形成方法，其特征在于，所述氧化层的厚度为1000埃-5000埃。
6.如权利要求1所述的射频器件的形成方法，其特征在于，所述半导体衬底表面形成有介质层，所述第一开口和所述第二开口均延伸贯穿所述介质层。
7.如权利要求6所述的射频器件的形成方法，其特征在于，所述介质层包括氧化硅层和位于所述氧化硅层上的氮化硅层。
8.如权利要求6所述的射频器件的形成方法，其特征在于，在所述氧化层上形成多晶硅层后，所述射频器件的形成方法还包括：去除所述介质层，以暴露出所述半导体衬底。
9.如权利要求1所述的射频器件的形成方法，其特征在于，在所述氧化层上形成多晶硅层，以形成源极和漏极的步骤中，形成的所述多晶硅层的表面高于所述半导体衬底的表面。
10.如权利要求1所述的射频器件的形成方法，其特征在于，所述多晶硅层的厚度为100埃-500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010171428.8A CN111341663A (zh) | 2020-03-12 | 2020-03-12 | 射频器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010171428.8A CN111341663A (zh) | 2020-03-12 | 2020-03-12 | 射频器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111341663A true CN111341663A (zh) | 2020-06-26 |
Family
ID=71182396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010171428.8A Pending CN111341663A (zh) | 2020-03-12 | 2020-03-12 | 射频器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341663A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908313A (en) * | 1996-12-31 | 1999-06-01 | Intel Corporation | Method of forming a transistor |
| US20020190344A1 (en) * | 2001-06-15 | 2002-12-19 | Michejda John A. | Semiconductor device having a ghost source/drain region and a method of manufacture therefor |
| US20030008438A1 (en) * | 2000-11-15 | 2003-01-09 | Abbott Todd R. | Method of forming a field effect transistor |
| CN1437769A (zh) * | 1999-12-30 | 2003-08-20 | 英特尔公司 | 具有部分隔离的源/漏结的场效应晶体管结构及其制造方法 |
| CN1689149A (zh) * | 2002-10-07 | 2005-10-26 | 因芬尼昂技术股份公司 | 具局部源极/漏极绝缘场效晶体管及其制造方法 |
| US20050274951A1 (en) * | 2004-06-14 | 2005-12-15 | Howard Gregory E | MOSFET having channel in bulk semiconductor and source/drain on insulator, and method of fabrication |
| CN102769016A (zh) * | 2012-08-14 | 2012-11-07 | 北京大学 | 一种抗辐射的cmos器件及其制备方法 |
| CN103681355A (zh) * | 2013-12-18 | 2014-03-26 | 北京大学 | 制备准soi源漏场效应晶体管器件的方法 |
-
2020
- 2020-03-12 CN CN202010171428.8A patent/CN111341663A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5908313A (en) * | 1996-12-31 | 1999-06-01 | Intel Corporation | Method of forming a transistor |
| CN1437769A (zh) * | 1999-12-30 | 2003-08-20 | 英特尔公司 | 具有部分隔离的源/漏结的场效应晶体管结构及其制造方法 |
| US20030008438A1 (en) * | 2000-11-15 | 2003-01-09 | Abbott Todd R. | Method of forming a field effect transistor |
| US20020190344A1 (en) * | 2001-06-15 | 2002-12-19 | Michejda John A. | Semiconductor device having a ghost source/drain region and a method of manufacture therefor |
| CN1689149A (zh) * | 2002-10-07 | 2005-10-26 | 因芬尼昂技术股份公司 | 具局部源极/漏极绝缘场效晶体管及其制造方法 |
| US20050274951A1 (en) * | 2004-06-14 | 2005-12-15 | Howard Gregory E | MOSFET having channel in bulk semiconductor and source/drain on insulator, and method of fabrication |
| CN102769016A (zh) * | 2012-08-14 | 2012-11-07 | 北京大学 | 一种抗辐射的cmos器件及其制备方法 |
| CN103681355A (zh) * | 2013-12-18 | 2014-03-26 | 北京大学 | 制备准soi源漏场效应晶体管器件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11309312B2 (en) | Semiconductor device | |
| TWI663688B (zh) | 深溝槽隔離結構 | |
| CN115295494B (zh) | 一种半导体结构的制作方法 | |
| CN115020212B (zh) | 一种半导体器件的制作方法 | |
| US20170076978A1 (en) | Preventing leakage inside air-gap spacer during contact formation | |
| US20220285403A1 (en) | Semiconductor wafer with devices having different top layer thicknesses | |
| KR102863229B1 (ko) | 활성 영역들에 격리 구조체들을 갖는 디바이스 | |
| TWI743794B (zh) | 半導體裝置及其製造方法 | |
| US11257711B1 (en) | Fabricating method of transistors without dishing occurred during CMP process | |
| CN103426745B (zh) | 半导体结构的形成方法 | |
| CN105990115A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN114188327A (zh) | 三维存储装置及其制作方法 | |
| US20220173211A1 (en) | Airgap isolation structures | |
| CN111341663A (zh) | 射频器件的形成方法 | |
| CN111384160B (zh) | 场效应晶体管的制作方法、场效应晶体管及栅极结构 | |
| CN104347507B (zh) | 半导体器件的形成方法 | |
| CN114446788A (zh) | 半导体结构的形成方法 | |
| CN106601679B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN104733392A (zh) | 用于绝缘体上硅射频开关器件结构的制造方法 | |
| CN118352382A (zh) | 半导体器件及其制备方法、集成电路、电子设备 | |
| US11605648B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US12388006B2 (en) | Capacitor and airgap structure | |
| US8729645B2 (en) | Substrate backside peeling control | |
| CN121398101A (zh) | 一种半导体器件及其制备方法和电子装置 | |
| CN107706188A (zh) | 外围电路接触孔形成方法、三维存储器及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200626 |
|
| RJ01 | Rejection of invention patent application after publication |