CN112185444A - 半导体存储器设备及其操作方法 - Google Patents

半导体存储器设备及其操作方法 Download PDF

Info

Publication number
CN112185444A
CN112185444A CN202010616670.1A CN202010616670A CN112185444A CN 112185444 A CN112185444 A CN 112185444A CN 202010616670 A CN202010616670 A CN 202010616670A CN 112185444 A CN112185444 A CN 112185444A
Authority
CN
China
Prior art keywords
bit line
pair
sense
time interval
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010616670.1A
Other languages
English (en)
Inventor
裵晖英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112185444A publication Critical patent/CN112185444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

提供了一种半导体存储器设备及其操作方法。半导体存储器设备包括连接一对位线的多个存储器单元、列选择电路和读出放大器。当半导体存储器设备处于数据写入操作时，列选择电路在相继布置的第一时间间隔和第二时间间隔期间将一对数据输入输出线电连接到一对位线，并且读出放大器在第一时间间隔期间与一对位线电断开，并且在第二时间间隔期间感测并放大一对位线之间的电压差。

Description

半导体存储器设备及其操作方法
相关申请的交叉引用
本申请要求于2019年7月5日向韩国知识产权局提交的韩国专利申请No.10-2019-0081179的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例实施例涉及一种半导体存储器设备及其操作方法。
背景技术
在半导体存储器设备中，动态随机存取存储器(DRAM)可以通过将电荷存储在存储器单元的单元电容器中来写入数据，并且可以通过感测并放大由单元电容器中积累的电荷引起的一对位线之间的电压差来读出数据。为了写入数据，可以将数据输入输出线连接到写入驱动器。另外，一直在进行尝试以提高半导体存储器设备的操作速度。
发明内容
本发明构思的示例实施例提供了一种具有提高的操作速度的半导体存储器设备。
本发明构思的另一示例实施例提供了一种可以提高操作速度的半导体存储器设备的数据写入方法。
根据本发明构思的示例实施例，提供了一种半导体存储器设备，半导体存储器设备包括连接到一对位线的多个存储器单元、列选择电路和读出放大器。当半导体存储器设备处于数据写入操作时，列选择电路在相继布置的第一时间间隔和第二时间间隔期间将一对数据输入输出线电连接到一对位线，以及读出放大器在第一时间间隔期间与一对位线电断开，并且在第二时间间隔期间感测并放大所述一对位线之间的电压差。
根据本发明构思的示例实施例，提供了一种半导体存储器设备，半导体存储器设备包括：第一存储器单元，连接到位线；第二存储器单元，连接到互补位线；第一隔离晶体管，连接在位线和感测位线之间，并且具有被配置为接收隔离信号的栅极；第二隔离晶体管，连接在互补位线和互补感测位线之间，并且具有被配置为接收隔离信号的栅极；第一列选择晶体管，连接在位线与数据输入输出信号线之间，并且具有被配置为接收列选择信号的栅极；第二列选择晶体管，连接在互补位线和互补数据输入输出信号线之间，并具有被配置为接收列选择信号的栅极；以及读出放大器，连接在感测位线和互补感测位线之间。当半导体存储器设备处于数据写入操作时，第一列选择晶体管和第二列选择晶体管在相继布置的第一时间间隔和第二时间间隔期间导通，第一隔离晶体管和第二隔离晶体管在第一时间间隔期间关断，并且在第二时间间隔期间导通，以及读出放大器在第一时间间隔和第二时间间隔期间感测并放大感测位线和互补感测位线之间的电压差。
根据本发明构思的示例实施例，提供了一种半导体存储器设备的操作方法，半导体存储器设备包括读出放大器，读出放大器感测并放大一对位线之间的电压差。所述方法包括执行第一写入驱动操作以及在执行第一写入驱动操作之后执行第二写入驱动操作。第一写入驱动操作包括将一对数据输入输出线电连接到一对位线，将数据从一对数据输入输出线发送到一对位线，以及将一对位线与读出放大器电断开，并且第二写入驱动操作包括将一对位线电连接到读出放大器，以及通过读出放大器感测并放大一对位线之间的电压差。
附图说明
根据结合附图进行的以下详细描述，将更清楚地理解本发明构思的上述和其他方面、特征和优点，在附图中：
图1是示出了根据本发明构思的示例实施例的半导体存储器设备的框图；
图2是示出了根据本发明构思的示例实施例的半导体存储器设备的存储器单元阵列和读出放大器块的框图；
图3是示出了根据本发明构思的示例实施例的半导体存储器设备的操作的图；
图4是示出了根据本发明构思的示例实施例的包括位线读出放大器的半导体存储器设备的电路的一部分的图；
图5是示出了图4所示的半导体存储器设备的操作定时的图；
图6是示出了根据本发明构思的示例实施例的包括位线读出放大器的半导体存储器设备的电路的一部分的图；
图7是示出了图6所示的半导体存储器设备的操作定时的图；
图8是示出了根据本发明构思的示例实施例的半导体存储器设备的写入方法的流程图；以及
图9是示出了根据本发明构思的示例实施例的包括半导体存储器设备的计算系统的图。
具体实施方式
以下，将参考附图描述本发明的若干个示例实施例。
图1是示出了根据示例实施例的半导体存储器设备的框图。半导体存储器设备10可以包括存储器单元阵列110、读出放大器块(SA)120、输入输出(I/O)选通电路200、数据输入输出电路300、地址缓冲器410、行解码器420、列解码器430、命令解码器510和控制逻辑520。
半导体存储器设备10可以是基于半导体设备的储存设备。例如，半导体存储器设备10可以被实现为易失性存储器(例如，DRAM、同步DRAM(SDRAM)、双倍数据速率SDRAM(DDRSDRAM)、低功率双倍数据速率SDRAM(LPDDR SDRAM)、图形双倍数据速率SDRAM(GDDRSDRAM)、DDR2SDRAM、DDR3 SDRAM、DDR4 SDRAM、晶闸管RAM(TRAM)等)或非易失性存储器(例如，相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)等)。
半导体存储器设备10可以从外部设备(例如，中央处理单元(CPU)或存储控制器)接收包括命令CMD和地址ADDR的信号，并且可以通过数据焊盘DQ输入或输出数据。在示例实施例中，可以通过命令地址总线将命令CMD和地址ADDR提供到半导体存储器设备10。在命令地址总线中，命令CMD或地址ADDR可以按时间顺序设置。
存储器单元阵列110可以包括以矩阵形式布置的多个存储器单元。存储器单元阵列110可以包括连接到存储器单元的多条字线、多条位线和多条互补位线。多个存储器单元可以连接到多个字线中的对应字线，并且可以分别连接在多条位线中的对应位线或者多条互补位线中的对应互补位线之间。
读出放大器块120可以连接到存储器单元阵列110的多条位线和多条互补位线，并且可以感测并放大一对位线(彼此对应的位线和互补位线)之间的电压差。
输入输出选通电路200可以包括存储由列选择信号选择的一对位线的数据的读取数据锁存器、以及用于将数据写入到存储器单元阵列110中的写入驱动器。
数据输入输出电路300可以将存储在读取数据锁存器中的数据提供给数据焊盘DQ，或者可以将通过数据焊盘DQ接收的写入数据提供给输入输出选通电路200的写入驱动器。
地址缓冲器410可以从外部设备(例如，中央处理单元(CPU)或存储器控制器)接收地址ADDR。地址ADDR可以包括对存储器单元阵列110的行进行寻址的行地址RA和对存储器单元阵列110的列进行寻址的列地址CA。地址缓冲器410可以将行地址RA发送到行解码器420，并且可以将列地址CA发送到列解码器430。
行解码器420可以响应于行地址RA而选择存储器单元阵列110的多条字线WL中的一条字线。换句话说，行解码器420可以对从地址缓冲器410接收的行地址RA进行解码，可以选择字线中的与行地址RA相对应的一条字线，并且可以激活所选择的字线。
列解码器430可以响应于列地址CA选择存储器单元阵列110的多条位线中的部分位线以及多条互补位线中的部分互补位线。如本文所公开的，“一部分”或“部分”可以是“一个电路”或“多个电路”。列解码器430可以对从地址缓冲器410接收的列地址CA进行解码，并且可以生成列选择信号CSL，并且列解码器430可以通过输入输出选通电路200通过列选择信号CSL选择位线和互补位线。
命令解码器510可以对从外部设备(例如，中央处理单元(CPU)或存储器控制器)接收的命令CMD(例如，行地址选通信号(/RAS)、列地址选通信号(/CAS)、芯片选择信号(/CS)、写使能信号(/WE)等)进行解码。命令CMD可以包括激活命令ACT、读取命令RD、写入命令WR、预充电命令PRE等。
控制逻辑520可以响应于解码后的命令CMD而生成控制信号ctr。控制逻辑520可以被实现为例如电路。控制信号ctr可以包括隔离信号ISO、偏移控制信号OC、感测驱动控制信号等。
图2是示出了包括存储器单元阵列110和读出放大器块120的半导体存储器设备10的一部分100的框图。
存储器单元阵列110可以包括多个存储器单元块CB0至CBn+1(n可以是自然数，包括0)。读出放大器块120可以包括多个位线读出放大器块SA0至SAn。多个位线读出放大器块SA0至SAn可以设置在多个存储器单元块CB0至CBn+1之间。例如，存储器单元块CBn-1和存储器单元块CBn可以设置在位线读出放大器块SAn-1的两端。换句话说，存储器单元块CBn-1和存储器单元块CBn可以设置在位线读出放大器块SAn-1的两侧。在一些示例中，位线读出放大器块SAn-1设置在存储器单元块CBn-1和存储器单元块CBn之间。
多个位线读出放大器块SA0至SAn中的每一个可以包括多个位线读出放大器S/A，每个S/A连接到位线BL和互补位线BLB。在下文中，将理解的是，当元件被称为“连接”到另一元件时，它可以“电气连接”并且也可以“物理连接”到另一元件。相反，当一个元件被称为与另一元件“断开”时，它可以与另一元件“电气断开”并且也可以与另一元件“物理断开”。可以在位线BL和互补位线BLB延伸的方向上重复地设置位线读出放大器S/A。位线BL和互补位线BLB可以包括在一对位线中，并且可以在数据读取操作或数据写入操作中连接到位线读出放大器S/A。每个位线读出放大器S/A可以以两个位线节距(例如，位线BL和互补位线BLB之间的距离)设置。
写入驱动器210可以包括在图1所示的输入输出选通电路200中，并且可以在数据写入操作中，根据要被存储在存储器单元的单元电容器中的数据来驱动数据输入输出线。
图3是示出了根据示例实施例的半导体存储器设备的操作的图。在示例实施例中，半导体存储器设备的位线读出放大器可以包括读出放大器121、第一隔离部122、第二隔离部123、第一列选择部124和第二列选择部125。在图3中，术语“BL”指示位线，“BLB”指示互补位线，“SABL”指示感测位线，“SABLB”指示互补感测位线，“IO”指示数据输入输出线，“IOB”指示互补数据输入输出线。
读出放大器121可以连接到一对感测位线(感测位线SABL和互补感测位线SABLB)，并且可以使用响应于感测驱动控制信号而提供的感测驱动电压来感测并放大一对感测位线的信号(感测位线SABL和互补感测位线SABLB之间的电压差)。
响应于隔离信号ISO，第一隔离部122和第二隔离部123可以将一对位线(位线BL和互补位线BLB)连接到读出放大器121，或者可以将该一对位线与读出放大器121断开。响应于隔离信号ISO，第一隔离部122可以将位线BL连接到感测位线SABL，或者可以将位线BL与感测位线SABL断开。响应于隔离信号ISO，第二隔离部123可以将互补位线BLB连接到互补感测位线SABLB，或者可以将互补位线BLB与互补感测位线SABLB断开。
响应于列选择信号CSL，第一列选择部124可以将数据输入输出线IO连接到位线BL，或者可以将数据输入输出线IO与位线BL断开。响应于列选择信号CSL，第二列选择部125可以将互补数据输入输出线IOB连接到互补位线BLB，或者可以将互补数据输入输出线IOB与互补位线BLB断开。
在数据写入操作中，位线BL可以连接到感测位线SABL，互补位线BLB可以连接到互补感测位线SABLB，并且可以将感测驱动电压提供给读出放大器121。可以响应于激活命令ACT来执行上述操作。例如，可以响应于激活命令ACT来激活隔离信号ISO，第一隔离部122和第二隔离部123可以响应于激活的隔离信号ISO将位线BL连接到感测位线SABL，并且可以将互补位线BLB连接到互补感测位线SABLB，从而将读出放大器121连接到位线BL和互补位线BLB。此外，可以响应于激活命令ACT来激活感测驱动控制信号，并且可以响应于激活的感测驱动控制信号将感测驱动电压提供给读出放大器121。读出放大器121可以使用感测驱动电压来感测并放大感测位线SABL和互补感测位线SABLB之间的电压差，从而感测并放大位线BL和互补位线BLB之间的电压差。
数据输入输出线IO可以连接到位线BL，并且互补数据输入输出线IOB可以连接到互补位线BLB。在该操作中，读出放大器121可以暂时与位线BL和互补位线BLB断开，并且可以再次与位线BL和互补位线BLB连接。因此，可以通过一对数据输入输出线(数据输入输出线IO和互补数据输入输出线IOB)将写入数据传送到一对位线(位线BL和互补位线BLB)，写入数据可以被读出放大器121放大，并且可以被存储在存储器单元的单元电容器中。可以响应于写入命令WR来执行上述操作。例如，可以响应于写入命令WR激活列选择信号CS，第一列选择部124和第二列选择部125可以响应于激活的列选择信号CSL而将数据输入输出线IO连接到位线BL，并且可以将互补数据输入输出线IOB连接到互补位线BLB。另外，隔离信号ISO可以响应于写入命令WR而暂时被去激活并且可以被激活。响应于隔离信号ISO，第一隔离部122和第二隔离部123可以暂时将位线BL与感测位线SABL断开，并且可以再次将位线BL与感测位线SABL连接，并且可以暂时将互补位线BLB与互补感测位线SABLB断开，并且可以再次将互补位线BLB与互补感测位线SABLB连接，从而暂时将读出放大器121与位线BL和互补位线BLB断开连接，并再次将读出放大器121与位线BL和互补位线BLB连接。
图4是示出了根据示例实施例的包括位线读出放大器的半导体存储器设备的电路的一部分的图。第一位线读出放大器S/A-1可以包括读出放大器121-1、第一隔离部122-1、第二隔离部123-1、第一列选择部124-1、第二列选择部125-1、第一偏移消除部126-1和第二偏移消除部127-1。在一些示例中，半导体存储器设备可以包括预充电部(未示出)。
读出放大器121-1可以连接在感测位线SABL和互补感测位线SABLB之间，并且可以使用第一感测驱动电压LA和第二感测驱动电压LAB来感测并放大感测位线SABL和互补感测位线SABLB之间的电压差。当感测位线SABL和互补感测位线SABLB分别连接到位线BL和互补位线BLB时，读出放大器121-1可以感测并放大位线BL和互补位线BLB之间的电压差。读出放大器121-1可以包括第一PMOS晶体管P11、第二PMOS晶体管P21、第一NMOS晶体管N11和第二NMOS晶体管N21。
第一PMOS晶体管P11可以包括连接到感测位线SABL的第一端、连接到第一感测驱动电压LA的第二端、以及连接到互补感测位线SABLB的栅极。第二PMOS晶体管P21可以包括连接到互补感测位线SABLB的第一端、连接到第一感测驱动电压LA的第二端、以及连接到感测位线SABL的栅极。第一感测驱动电压线LA可以是被提供为在存储器单元阵列110(在图1中)的操作中使用的第一内部电压VINTA。第一内部电压VINTA可以是在半导体存储器设备100的电压发生器中生成的电压。电压发生器可以接收从存在于半导体存储器设备100外部的外部实体施加的电源电压VDD，并且可以生成具有比电源电压VDD的水平低的电压水平的第一内部电压VINTA。
第一NMOS晶体管N11可以包括连接到感测位线SABL的第一端、连接到第二感测驱动电压LAB的第二端、以及连接到互补位线BLB的栅极。第二NMOS晶体管N21可以包括连接到互补感测位线SABLB的第一端、连接到第二感测驱动电压LAB的第二端、以及连接到位线BL的栅极。第二感测驱动电压LAB可以是半导体存储器设备100的第二内部电压VSS。第二内部电压VSS可以是接地电压或负(-)电压。
第一隔离部122-1可以连接到位线BL和感测位线SABL，并且可以响应于隔离信号将位线BL连接到感测位线SABL或者可以将位线BL与感测位线SABL断开。第一隔离部122-1可以包括第一隔离晶体管IS1。
第一隔离晶体管IS1可以包括连接到位线BL的第一端、连接到感测位线SABL的第二端、以及接收隔离信号ISO的栅极。
第二隔离部123-1可以连接在互补位线BLB和互补感测位线SABLB之间，并且可以响应于隔离信号将互补位线BLB连接到互补感测位线SABLB或者可以将互补位线BLB与互补感测位线SABLB断开。第二隔离部123-1可以包括第二隔离晶体管IS2。
第二隔离晶体管IS2可以包括连接到互补位线BLB的第一端、连接到互补感测位线SABLB的第二端、以及接收隔离信号ISO的栅极。
第一列选择部124-1可以连接在数据输入输出线IO与位线BL之间，并且可以响应于列选择信号CSL将数据输入输出线IO连接到位线BL或者可以将数据输入输出线IO与位线BL断开。第一列选择部124-1可以包括第一列选择晶体管CS1。
第一列选择晶体管CS1可以包括连接到数据输入输出线IO的第一端、连接到位线BL的第二端、以及接收列选择信号CSL的栅极。
第二列选择部125-1可以连接在互补数据输入输出线IOB和互补位线BLB之间，并且可以响应于列选择信号CSL将互补数据输入输出线IOB连接到互补位线BLB或可以将互补输入输出线IOB与互补位线BLB断开。第二列选择部125-1可以包括第二列选择晶体管CS2。
第二列选择晶体管CS2可以包括连接到互补数据输入输出线IOB的第一端、连接到互补位线BLB的第二端、以及接收列选择信号CSL的栅极。
在示例实施例中，第一列选择部124-1和第二列选择部125-1可以包括在输入输出选通电路200(在图1中)中。
第一偏移消除部126-1可以连接在位线BL和互补感测位线SABLB之间，并且可以响应于偏移控制信号将位线BL连接到互补感测位线SABLB或者可以将位线BL与互补感测位线SABLB断开。第一偏移消除部126-1可以包括第一偏移消除晶体管OC1。
第一偏移消除晶体管OC1可以包括连接到位线BL的第一端、连接到互补感测位线SABLB的第二端、以及接收偏移控制信号OC的栅极。
第二偏移消除部127-1可以连接在互补位线BLB和感测位线SABL之间，并且可以响应于偏移控制信号将互补位线BLB连接到感测位线SABL或者可以将互补位线BLB与感测位线SABL断开。第二偏移消除部127-1可以包括第二偏移消除晶体管OC2。
第二偏移消除晶体管OC2可以包括连接到互补位线BLB的第一端、连接到感测位线SABL的第二端、以及接收偏移消除信号OC的栅极。
预充电部(未示出)可以通过提供预充电电压VBL(这里，VBL也可以称为预充电电压线)，将感测位线SABL和互补感测位线SABLB的电压水平均衡到预充电电压水平。当感测位线SABL和互补感测位线SABLB可以分别连接到位线BL和互补位线BLB时，预充电部可以将位线BL和互补位线BLB的电压水平均衡到预充电电压水平。预充电电压水平可以低于第一内部电压VINTA并且高于接地电压VSS。
图5是示出了图4所示的半导体存储器设备的写入操作的定时的图，其示出了可以将与存储在存储器单元中的数据不同的数据存储在存储器单元中的示例。参考图5，示例实施例中的半导体存储器设备可以依次连续地执行偏移消除操作、电荷共享操作、感测操作、第一写入驱动操作和第二写入驱动操作，从而执行数据写入操作。
在时间间隔T0之前的时间间隔中，半导体存储器设备可以处于预充电状态。
在时间间隔T0中，可以执行偏移消除操作。
在时间间隔T0中，所选择的字线WL的电压可以为低水平，偏移控制信号OC的电压可以为高水平，隔离信号ISO的电压可以为低水平，列选择信号CSL的电压可以为低水平，第一感测驱动电压LA(这里，LA也可以称为第一感测驱动电压线)可以为第一内部电压VINTA，并且第二感测驱动电压LAB(这里，LAB也可以称为第二感测驱动电压线)可以是低于第一内部电压VINTA的第二内部电压VSS。因此，第一偏移消除部126-1和第二偏移消除部127-1的偏移消除晶体管OC1和OC2可以处于导通状态，第一隔离部122-1和第二隔离部123-1的隔离晶体管IS1和IS2可以处于关断状态，并且第一列选择部124-1和第二列选择部125-1的列选择晶体管CS1和CS2可以处于关断状态。读出放大器121-1可以执行感测并放大感测位线SABL和互补感测位线SABLB之间的电压差的感测和放大操作。在该操作中，如图5所示，隔离信号ISO在时间间隔T0的部分时间间隔中可以为低水平。隔离信号ISO还可以响应于激活命令ACT而转变为低水平。
由于工艺变化或温度，读出放大器121-1的晶体管P11、P21、N11和N21之间的阈值电压可能存在差异，并且阈值电压的差异可能引起偏移噪声。
在时间间隔T0中，位线BL可以连接到互补感测位线SABLB，并且当互补位线BLB连接到感测位线SABL时，读出放大器121-1可以操作。因此，位线BL和互补位线BLB之间的电压差可以是与根据读出放大器121-1的晶体管P11、P21、N11和N21的偏移噪声的偏移电压相对应的值。因此，在时间间隔T0中，通过执行偏移操作，可以在位线BL和互补位线BLB之间产生与偏移电压相对应的差异，从而消除上述偏移噪声。
在时间间隔T1中，可以执行电荷共享操作。
在时间间隔T1中，所选择的字线WL的电压可以为高水平，偏移控制信号OC的电压可以为低水平，隔离信号ISO的电压可以为高水平，列选择信号CSL的电压可以是低水平，并且第一感测驱动电压LA和第二感测驱动电压LAB可以是预充电电压水平。可以通过预充电电路(未示出)将预充电电压提供给第一感测驱动电压LA和第二感测驱动电压LAB。因此，第一偏移消除部126-1和第二偏移消除部127-1的偏移消除晶体管OC1和OC2可以处于关断状态，第一隔离部122-1和第二隔离部123-1的隔离晶体管IS1和IS2可以处于导通状态，并且第一列选择部124-1和第二列选择部125-1的列选择晶体管CS1和CS2可以处于关断状态。可以在时间间隔T1中不执行读出放大器121-1的感测操作。
在时间间隔T1中，存储在存储器单元中的数据(电荷)可以移动到位线BL和互补位线BLB并且可以移动到感测位线SABL和互补感测位线SABLB。因此，在存储器单元与位线BL和互补位线BLB之间以及在存储器单元与感测位线SABL和互补感测位线SABLB之间发生电荷共享。
在时间间隔T2中，可以执行感测操作。
在时间间隔T2中，所选择的字线WL的电压可以为高水平，偏移控制信号OC的电压可以为低水平，隔离信号ISO的电压可以为高水平，列选择信号CSL的电压可以是低水平，第一感测驱动电压LA可以是第一内部电压VINTA，并且第二感测驱动电压LAB可以是低于第一内部电压VINTA的第二内部电压VSS。因此，第一偏移消除部126-1和第二偏移消除部127-1的偏移消除晶体管OC1和OC2可以处于关断状态，第一隔离部122-1和第二隔离部123-1的隔离晶体管IS1和IS2可以处于导通状态，并且第一列选择部124-1和第二列选择部125-1的列选择晶体管CS1和CS2可以处于关断状态。读出放大器121-1可以在时间间隔T2中执行感测和放大操作。
因此，在时间间隔T2中，可以根据存储在存储器单元中的数据来放大位线BL和互补位线BLB之间的电压差。
在时间间隔T3中，可以执行第一写入驱动操作。
在时间间隔T3中，所选择的字线WL的电压可以为高水平，偏移控制信号OC的电压可以为低水平，隔离信号ISO的电压可以为低水平，列选择信号CSL的电压可以是高水平，第一感测驱动电压LA可以是第一内部电压VINTA，并且第二感测驱动电压LAB可以是低于第一内部电压VINTA的第二内部电压VSS。隔离信号ISO可以响应于写入命令WR转变为低水平。因此，第一偏移消除部126-1和第二偏移消除部127-1的偏移消除晶体管OC1和OC2可以处于关断状态，第一隔离部122-1和第二隔离部123-1的隔离晶体管IS1和IS2可以处于关断状态，并且第一列选择部124-1和第二列选择部125-1的列选择晶体管CS1和CS2可以处于导通状态。读出放大器121-1可以在时间间隔T3中执行感测和放大操作。
在时间间隔T3中，可以经由第一列选择部124-1和第二列选择部125-1的列选择晶体管CS1和CS2将通过写入驱动器210(在图2中)发送到数据输入输出线IO和互补数据输入输出线IOB的数据发送到位线BL和互补位线BLB。在这种情况下，位线BL和互补位线BLB可以通过与连接到读出放大器121-1的感测位线SABL和互补感测位线SABLB断开而与读出放大器121-1断开。例如，可以通过响应于写入命令WR而转变为低水平的隔离信号ISO将隔离晶体管IS1和IS2置于关断状态，并且由此，位线BL和互补位线BLB可以与感测位线SABL和互补感测位线SABLB断开。因此，即使当要被存储在存储器单元中的数据与已经存储在存储器单元中的数据不同时，写入驱动器210(在图2中)的操作也可以不与读出放大器121-1的操作相竞争，或者至少可以减少操作彼此竞争的时间。因此，位线BL和互补位线BLB的状态可以迅速转变为不同状态，并且可以提高写入操作的速度。
在时间间隔T4中，可以执行第二写入驱动操作。
在时间间隔T4中，所选择的字线WL的电压可以为高水平，偏移控制信号OC的电压可以为低水平，隔离信号ISO的电压可以为高水平，列选择信号CSL的电压可以是高水平，第一感测驱动电压LA可以是第一内部电压VINTA，并且第二感测驱动电压LAB可以是低于第一内部电压VINTA的第二内部电压VSS。因此，第一偏移消除部126-1和第二偏移消除部127-1的偏移消除晶体管OC1和OC2可以处于关断状态，第一隔离部122-1和第二隔离部123-1的隔离晶体管IS1和IS2可以处于导通状态，并且第一列选择部124-1和第二列选择部125-1的列选择晶体管CS1和CS2可以处于导通状态。读出放大器121-1可以在时间间隔T4中执行感测和放大操作。
在时间间隔T4中，可以通过读出放大器121-1的操作感测并放大位线BL和互补位线BLB之间的电压差。而且，可以根据读出放大器121-1的操作结果将数据存储在存储器单元中。
图6是示出了根据示例实施例的包括位线读出放大器的半导体存储器设备的电路的一部分的图。第二位线读出放大器S/A-2可以包括读出放大器121-2、第一隔离部122-2、第二隔离部123-2、第一列选择部124-2、第二列选择部125-2和预充电部128-2。
读出放大器121-2的功能可以与在前述示例实施例中参考图4描述的读出放大器121-1的功能相同。读出放大器121-2可以包括第一PMOS晶体管P12、第二PMOS晶体管P22、第一NMOS晶体管N12和第二NMOS晶体管N22。
第一PMOS晶体管P12可以包括连接到感测位线SABL的第一端、连接到第一感测驱动电压线LA的第二端、以及连接到互补感测位线SABLB的栅极。第二PMOS晶体管P22可以包括连接到互补感测位线SABLB的第一端、连接到第一感测驱动电压线LA的第二端、以及连接到感测位线SABL的栅极。
第一NMOS晶体管N12可以包括连接到感测位线SABL的第一端、连接到第二感测驱动电压线LAB的第二端、以及连接到互补感测位线SABLB的栅极。
第一隔离部122-2、第二隔离部123-2、第一列选择部124-2和第二列选择部125-2的功能和配置可以分别与上述示例实施例中参考图4描述的第一隔离部122-1、第二隔离部123-1、第一列选择部124-1和第二列选择部125-1的功能和配置相同。
预充电部128-2可以将感测位线SABL和互补感测位线SABLB的电压水平均衡为预充电电压水平。预充电部128-2可以包括连接在感测位线SABL和互补感测位线SABLB之间的第三NMOS晶体管N32、连接在预充电电压线VBL和感测位线SABL之间的第四NMOS晶体管N42、以及连接在预充电电压线VBL和互补感测位线SABLB之间的第五NMOS晶体管N52。第三NMOS晶体管N32的栅极、第四NMOS晶体管N42的栅极和第五NMOS晶体管N52的栅极可以连接到均衡信号线PEQ。当感测位线SABL和互补感测位线SABLB可以分别连接到位线BL和互补位线BLB时，预充电部128-2可以将位线BL和互补位位线BLB的电压水平均衡到预充电电压水平。在示例实施例中，预充电部128-2可以不包括第三NMOS晶体管N32、第四NMOS晶体管N42和第五NMOS晶体管N52中的至少一个。
图7是示出了图6所示的半导体存储器设备的操作定时的图，其示出了可以将与存储在存储器单元中的数据不同的数据存储在存储器单元中的示例。参考图7，示例实施例中的半导体存储器设备可以依次连续地执行电荷共享操作、感测操作、第一写入驱动操作和第二写入驱动操作，从而执行写入操作。所选择的字线WL可以响应于激活命令ACT而转变为高水平。
在时间间隔T1之前的时间间隔中，半导体存储器设备可以处于预充电状态。
在时间间隔T1中，可以执行电荷共享操作。
在时间间隔T1中，所选择的字线WL的电压可以为高水平，隔离信号ISO的电压可以为高水平，列选择信号CSL的电压可以为低水平，并且第一感测驱动电压LA和第二感测驱动电压LAB可以是预充电电压水平。可以通过预充电电路(未示出)将预充电电压提供给第一感测驱动电压LA和第二感测驱动电压LAB。因此，第一隔离部122-2和第二隔离部123-2的隔离晶体管IS1和IS2可以处于导通状态，并且第一列选择部124-2和第二列选择部125-2的列选择晶体管CS1和CS2可以处于关断状态。可以不在时间间隔T1中执行读出放大器121-2的操作。所选择的字线WL可以响应于激活命令ACT而转变为高水平。
在时间间隔T1中，存储在存储器单元中的数据(电荷)可以移动到位线BL和互补位线BLB并且可以移动到感测位线SABL和互补感测位线SABLB。因此，电荷可以在存储器单元与位线BL和互补位线BLB之间以及在存储器单元与感测位线SABL和互补感测位线SABLB之间共享。
在时间间隔T2中，可以执行感测操作。
在时间间隔T2中，所选择的字线WL的电压可以为高水平，隔离信号ISO的电压可以为高水平，列选择信号CSL的电压可以为低水平，第一感测驱动电压LA的电压可以是第一内部电压VINTA，并且第二感测驱动电压LAB的电压可以是低于第一内部电压VINTA的第二内部电压VSS。因此，第一隔离部122-2和第二隔离部123-2的隔离晶体管IS1和IS2可以处于导通状态，并且第一列选择部124-2和第二列选择部125-2的列选择晶体管CS1和CS2可以处于关断状态。读出放大器121-2可以在时间间隔T2中执行感测和放大操作。
因此，在时间间隔T2中，可以根据存储在存储器单元中的数据来放大位线BL和互补位线BLB之间的电压差。
在时间间隔T3中，可以执行第一写入驱动操作。
在时间间隔T3中，所选择的字线WL的电压可以是高水平，隔离信号ISO的电压可以是低水平，列选择信号CSL的电压可以是高水平，第一感测驱动电压LA可以是第一内部电压VINTA，并且第二感测驱动电压LAB可以是低于第一内部电压VINTA的第二内部电压VSS。因此，第一隔离部122-2和第二隔离部123-2的隔离晶体管IS1和IS2可以处于关断状态，并且第一列选择部124-2和第二列选择部125-2的列选择晶体管CS1和CS2可以处于导通状态。读出放大器121-2可以在时间间隔T3中执行感测和放大操作。
在时间间隔T3中，可以经由第一列选择部124-2和第二列选择部125-2的列选择晶体管CS1和CS2将通过写入驱动器210(在图2中)发送到数据输入输出线IO和互补数据输入输出线IOB的数据发送到位线BL和互补位线BLB。在这种情况下，位线BL和互补位线BLB可以通过与连接到读出放大器121-2的感测位线SABL和互补感测位线SABLB断开而与读出放大器121-2断开。因此，即使当要被存储在存储器单元中的数据与已经存储在存储器单元中的数据不同时，写入驱动器210(在图2中)的操作也可以不与读出放大器121-2的操作相竞争，或者至少可以减少操作彼此竞争的时间。因此，位线BL和互补位线BLB的状态可以迅速转变为不同状态，并且可以提高写入操作的速度。
在时间间隔T4中，可以执行第二写入驱动操作。
在时间间隔T4中，所选择的字线WL的电压可以为高水平，隔离信号ISO的电压可以为高水平，列选择信号CSL的电压可以为高水平，第一感测驱动电压LA可以是第一内部电压VINTA，并且第二感测驱动电压LAB可以是低于第一内部电压VINTA的第二内部电压VSS。因此，第一隔离部122-2和第二隔离部123-2的隔离晶体管IS1和IS2可以处于导通状态，并且第一列选择部124-2和第二列选择部125-2的列选择晶体管CS1和CS2可以处于导通状态。读出放大器121-2可以在时间间隔T4中执行感测和放大操作。
在时间间隔T4中，可以通过读出放大器121-2的操作感测并放大位线BL和互补位线BLB之间的电压差。另外，可以根据读出放大器121-2的操作结果将数据存储在存储器单元中。
图8是示出了根据示例实施例的半导体存储器设备的写入方法的流程图。图6所示的操作可以由图1所示的命令解码器510、控制逻辑520和列解码器430以及由上述元件控制的开关(例如，第一隔离部122、122-1、122-2和第二隔离部123、123-1、123-2，第一列选择部124、124-1、124-2和第二列选择部125、125-1、125-2，在图3、图4和图6中示出的第一偏移消除部和第二偏移消除部126-1和127-1)执行。
如上所述，在半导体存储器设备中，一对数据输入输出线(数据输入输出线IO和互补数据输入输出线IOB)可以通过列选择部(图3中的列选择部124和125，图4中的列选择部124-1和125-1以及图6中的列选择部124-2和125-2)连接到一对位线(位线BL和互补位线BLB)，读出放大器(图3中的读出放大器121，图4中的第一位线读出放大器S/A-1的读出放大器121-1，以及图6中的第二位线读出放大器S/A-2的读出放大器121-2)可以连接到一对感测位线(感测位线SABL和互补感测位线SABLB)。
一对位线可以连接到一对感测位线(操作S100)。一对位线可以通过第一隔离部和第二隔离部连接到一对感测位线。第一隔离部和第二隔离部可以由命令解码器和控制逻辑控制。
感测驱动电压(第一感测驱动电压LA、第一内部电压VINTA和第二感测驱动电压LAB、低于第一内部电压VINTA的第二内部电压VSS)可以被提供给读出放大器以激活读出放大器(操作S200)。可以响应于从命令解码器和控制逻辑输出的控制信号将感测驱动电压提供给读出放大器。为此，示例实施例中的半导体存储器设备还可以包括连接在施加有第一内部电压VINTA的端子与第一感测驱动电压线LA之间并且响应于控制信号而操作的开关，以及包括连接在施加有第二内部电压VSS的端子与第二感测驱动电压线LAB之间并且响应于控制信号而操作的开关。读出放大器可以感测并放大一对感测位线之间的电压差，因此，也可以放大一对位线之间的电压差。
一对位线可以连接到一对数据输入输出线，并且一对位线可以在一定时间段期间与读出放大器断开(操作S300)。一对位线可以通过第一列选择部和第二列选择部连接到一对数据输入输出线。第一列选择部和第二列选择部可以由列解码器控制。在操作S300中，通过将一对位线与一对感测位线断开，可以将一对位线与读出放大器断开。一对位线可以通过第一隔离部和第二隔离部与一对感测位线断开。另外，即使当将与存储在存储器单元中的数据不同的数据写入存储器单元中时，在一对位线与位线读出放大器的读出放大器断开时，一对位线的状态可以迅速转变为不同的状态。
一对位线可以连接到位线读出放大器的读出放大器(操作S400)。在操作S400中，通过将一对位线连接到一对感测位线，可以将一对位线连接到读出放大器。另外，类似于操作S100，一对位线可以通过第一隔离部和第二隔离部连接到一对感测位线。可以根据读出放大器的操作将数据写入存储器单元中。
图9是示出了根据示例实施例的包括半导体存储器设备的计算系统的图。计算系统1可以包括半导体存储器设备10、处理器20、储存设备30、通信器40、接口50和电源60。
半导体存储器设备10可以存储由处理器20处理的数据，或者可以用作工作存储器。半导体存储器设备10可以被实现为在前述示例实施例中参考图1至图7描述的半导体存储器设备。
处理器20可以执行各种程序。
储存设备30可以由非易失性存储器设备实现，并且可以存储用于启动和操作计算系统所需的各种文件。
通信器40可以与外部设备执行无线通信或有线通信。
接口50可以包括一个或多个输入设备(例如，键盘和触摸屏)和/或一个或多个输出设备(例如，显示设备)。
电源60可以向计算系统1提供工作电压。
根据前述示例实施例，通过减少写入数据的时间，可以提高半导体存储器设备的操作速度。
尽管上面已经示出和描述了示例实施例，但是对于本领域技术人员显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变型。

Claims (20)

1.一种半导体存储器设备，包括：
多个存储器单元，连接到一对位线；
列选择电路；以及
读出放大器，
其中，所述半导体存储器设备被配置为使得当所述半导体存储器设备处于数据写入操作时：
所述列选择电路在相继布置的第一时间间隔和第二时间间隔期间将一对数据输入输出线电连接到所述一对位线，以及
所述读出放大器在所述第一时间间隔期间与所述一对位线电断开，并且在所述第二时间间隔期间感测并放大所述一对位线之间的电压差。
2.根据权利要求1所述的半导体存储器设备，其中，所述列选择电路在所述第一时间间隔开始的时间点处将所述一对数据输入输出线电连接到所述一对位线。
3.根据权利要求1所述的半导体存储器设备，其中，所述列选择电路在所述第一时间间隔之前的第三时间间隔期间，使所述一对数据输入输出线与所述一对位线电断开，并且
其中，所述读出放大器在所述第三时间间隔期间感测并放大所述一对位线之间的电压差。
4.根据权利要求1所述的半导体存储器设备，还包括：
隔离电路，
其中，所述半导体存储器设备被配置为使得当所述半导体存储器设备处于所述数据写入操作时，所述隔离电路在所述第一时间间隔期间将与所述读出放大器连接的一对感测位线与所述一对位线电断开，并且在所述第二时间间隔期间将所述一对感测位线电连接到所述一对位线。
5.根据权利要求4所述的半导体存储器设备，其中，所述半导体存储器设备还被配置为使得在所述第一时间间隔之前的第三时间间隔期间：
所述隔离电路将所述一对感测位线电连接到所述一对位线；
所述列选择电路将所述一对数据输入输出线与所述一对位线电断开；以及
所述读出放大器感测并放大所述一对感测位线之间的电压差。
6.根据权利要求5所述的半导体存储器设备，其中，所述一对位线包括位线和互补位线，
其中，所述一对感测位线包括感测位线和互补感测位线，
其中，所述隔离电路包括第一隔离电路和第二隔离电路，并且
其中，所述半导体存储器设备被配置为使得响应于隔离信号：
所述第一隔离电路将所述位线与所述感测位线电连接或电断开，以及
所述第二隔离电路将所述互补位线与所述互补感测位线电连接或电断开。
7.根据权利要求6所述的半导体存储器设备，还包括：
偏移消除电路，
其中，所述半导体存储器设备被配置为使得：
在所述第一时间间隔、所述第二时间间隔和所述第三时间间隔期间，所述偏移消除电路将所述位线和所述互补位线分别与所述互补感测位线和所述感测位线电断开，以及
在所述第三时间间隔之前的第四时间间隔期间，所述偏移消除电路将所述位线和所述互补位线分别电连接到所述互补感测位线和所述感测位线。
8.根据权利要求7所述的半导体存储器设备，其中，所述半导体存储器设备被配置为使得在所述第四时间间隔期间：
所述列选择电路将所述一对位线与所述一对数据输入输出线电断开，
所述隔离电路将所述一对位线与所述一对感测位线电断开，以及
所述读出放大器感测并放大所述一对感测位线之间的电压差。
9.一种半导体存储器设备，包括：
第一存储器单元，连接到位线；
第二存储器单元，连接到互补位线；
第一隔离晶体管，连接在所述位线和感测位线之间，并且具有被配置为接收隔离信号的栅极；
第二隔离晶体管，连接在所述互补位线和互补感测位线之间，并且具有被配置为接收隔离信号的栅极；
第一列选择晶体管，连接在所述位线与数据输入输出信号线之间，并且具有被配置为接收列选择信号的栅极；
第二列选择晶体管，连接在所述互补位线和互补数据输入输出信号线之间，并且具有被配置为接收列选择信号的栅极；以及
读出放大器，连接在所述感测位线和所述互补感测位线之间，
其中，所述半导体存储器设备被配置为使得当所述半导体存储器设备处于数据写入操作时：
所述第一列选择晶体管和所述第二列选择晶体管在相继布置的第一时间间隔和第二时间间隔期间导通，
所述第一隔离晶体管和所述第二隔离晶体管在所述第一时间间隔期间关断，并且在所述第二时间间隔期间导通，以及
所述读出放大器在所述第一时间间隔和所述第二时间间隔期间感测并放大所述感测位线和所述互补感测位线之间的电压差。
10.根据权利要求9所述的半导体存储器设备，其中，所述半导体存储器设备还被配置为使得响应于所述隔离信号，所述第一列选择晶体管和所述第二列选择晶体管在所述第一时间间隔开始的时间点处导通。
11.根据权利要求9所述的半导体存储器设备，其中，所述半导体存储器设备还被配置为使得在所述第一时间间隔之前的第三时间间隔期间：
所述第一列选择晶体管和所述第二列选择晶体管关断，
所述第一隔离晶体管和所述第二隔离晶体管导通，以及
所述读出放大器感测并放大所述感测位线和所述互补感测位线之间的电压差。
12.根据权利要求9所述的半导体存储器设备，还包括：
第一偏移消除晶体管，连接在所述位线和所述互补感测位线之间，并且具有被配置为接收偏移控制信号的栅极；以及
第二偏移消除晶体管，连接在所述互补位线和所述感测位线之间，并且具有被配置为接收偏移控制信号的栅极，
其中，所述半导体存储器设备被配置为使得所述第一偏移消除晶体管和所述第二偏移消除晶体管在所述第一时间间隔和所述第二时间间隔期间关断。
13.根据权利要求12所述的半导体存储器设备，其中，所述半导体存储器设备还被配置为使得在所述第一时间间隔之前的第三时间间隔期间：
所述第一列选择晶体管和所述第二列选择晶体管关断，
所述第一隔离晶体管和所述第二隔离晶体管导通，
所述第一偏移消除晶体管和所述第二偏移消除晶体管关断，以及
所述读出放大器感测并放大所述感测位线和所述互补感测位线之间的电压差。
14.根据权利要求13所述的半导体存储器设备，其中，所述半导体存储器设备被配置为使得在所述第三时间间隔之前的第四时间间隔期间：
所述第一列选择晶体管和所述第二列选择晶体管关断，
所述第一隔离晶体管和所述第二隔离晶体管关断，
所述第一偏移消除晶体管和所述第二偏移消除晶体管导通，以及
所述读出放大器感测并放大所述感测位线和所述互补感测位线之间的电压差。
15.一种半导体存储器设备的操作方法，所述半导体存储器设备包括读出放大器，所述读出放大器感测并放大一对位线之间的电压差，所述方法包括：
执行第一写入驱动操作；以及
在执行所述第一写入驱动操作之后执行第二写入驱动操作，
其中，所述第一写入驱动操作包括：将一对数据输入输出线电连接到一对位线，将数据从所述一对数据输入输出线发送到所述一对位线，以及将所述一对位线与所述读出放大器电断开，以及
其中，所述第二写入驱动操作包括：将所述一对位线电连接到所述读出放大器，以及通过所述读出放大器感测并放大所述一对位线之间的电压差。
16.根据权利要求15所述的操作方法，其中，所述读出放大器连接到一对感测位线，并且
其中，所述第一写入驱动操作还包括：通过将所述一对位线与所述一对感测位线电断开来将所述一对位线与所述读出放大器电断开。
17.根据权利要求15所述的操作方法，其中，在将所述一对数据输入输出线电连接到所述一对位线以及感测并放大所述一对位线之间的电压差的同时，将所述一对位线与所述读出放大器电断开。
18.根据权利要求15所述的操作方法，还包括：
在所述第一写入驱动操作之前执行感测操作，
其中，所述感测操作包括：
将所述一对数据输入输出线与所述一对位线电断开，以及
通过所述读出放大器感测并放大所述一对位线之间的电压差。
19.根据权利要求18所述的操作方法，还包括：
在所述感测操作之前执行电荷共享操作，
其中，所述电荷共享操作包括：
将所述一对数据输入输出线与所述一对位线电断开，以及
将所述一对位线电连接到与所述读出放大器连接的一对感测位线。
20.根据权利要求19所述的操作方法，其中，所述一对位线包括位线和互补位线，
其中，所述一对感测位线包括感测位线和互补感测位线，
其中，所述方法还包括偏移消除操作，
其中，所述偏移消除操作包括：
将所述位线和所述互补位线分别电连接到所述互补感测位线和所述感测位线，以及
通过所述读出放大器感测并放大所述一对感测位线之间的电压差。
CN202010616670.1A 2019-07-05 2020-06-30 半导体存储器设备及其操作方法 Pending CN112185444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0081179 2019-07-05
KR1020190081179A KR102773416B1 (ko) 2019-07-05 2019-07-05 반도체 메모리 장치 및 이 장치의 데이터 라이트 방법

Publications (1)

Publication Number Publication Date
CN112185444A true CN112185444A (zh) 2021-01-05

Family

ID=73919381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010616670.1A Pending CN112185444A (zh) 2019-07-05 2020-06-30 半导体存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US11127454B2 (zh)
KR (1) KR102773416B1 (zh)
CN (1) CN112185444A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116168737A (zh) * 2021-11-24 2023-05-26 长鑫存储技术有限公司 感测放大电路以及数据读出方法
WO2024000617A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992200B (zh) 2021-03-24 2022-05-17 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
US11894101B2 (en) 2021-03-24 2024-02-06 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
CN112992201B (zh) * 2021-03-24 2022-05-10 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
EP4092673B1 (en) 2021-03-24 2024-01-31 Changxin Memory Technologies, Inc. Sense amplifier, memory, and control method
CN112992202B (zh) 2021-03-24 2022-08-05 长鑫存储技术有限公司 灵敏放大器、存储器以及控制方法
US11823763B2 (en) 2021-03-24 2023-11-21 Changxin Memory Technologies, Inc. Sense amplifier, memory and control method
CN113674787B (zh) * 2021-08-26 2023-10-20 上海交通大学 在dram标准单元上实现非逻辑操作的方法及电路
JP7185748B1 (ja) * 2021-12-07 2022-12-07 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
KR20240002049A (ko) 2022-06-28 2024-01-04 삼성전자주식회사 센스 앰프 회로, 이를 포함하는 메모리 장치 및 메모리 장치의 센싱 방법
US12572287B2 (en) * 2023-01-31 2026-03-10 Micron Technology, Inc. Sense amplifiers as static random access memory
US12277964B2 (en) * 2023-03-06 2025-04-15 Windbond Electronics Corp. Memory device and sense amplifier capable of performing in-memory logical not operation and computing
CN117542389B (zh) * 2024-01-10 2024-05-03 长鑫存储技术(西安)有限公司 半导体存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275407B1 (en) * 1999-06-29 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device having sense and data lines for use to read and write operations
KR20050117129A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 라이트 시간을 감소시킬 수 있는 반도체 메모리 장치
KR20130113127A (ko) * 2012-04-05 2013-10-15 삼성전자주식회사 반도체 장치 및 그 동작 방법
KR20150015809A (ko) * 2013-08-01 2015-02-11 삼성전자주식회사 감지 증폭기 및 그것을 포함하는 메모리 장치
US20170117020A1 (en) * 2014-09-03 2017-04-27 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns
US20190164596A1 (en) * 2017-11-29 2019-05-30 Samsung Electronics Co., Ltd. Memory device system-on-chip including the same and method of operating the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268430B1 (ko) 1997-05-24 2000-11-01 윤종용 반도체메모리장치
US6643201B2 (en) 2001-07-26 2003-11-04 Samsung Electronics Co., Ltd. Memory device having read charge control, write charge control and floating or precharge circuits
KR100607332B1 (ko) 2004-04-20 2006-08-01 주식회사 하이닉스반도체 라이트/프리차지 플래그 발생 회로 및 이를 이용한 센스증폭기의 비트라인 분리 구동 회로
KR100780613B1 (ko) 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
US7738306B2 (en) 2007-12-07 2010-06-15 Etron Technology, Inc. Method to improve the write speed for memory products
US8509013B1 (en) 2010-04-30 2013-08-13 Micron Technology, Inc. Partitioned bitline for memory
JP2013531860A (ja) 2010-06-10 2013-08-08 モサイド・テクノロジーズ・インコーポレーテッド センス増幅器およびビット線分離を備える半導体メモリデバイス
KR20120101838A (ko) 2011-03-07 2012-09-17 삼성전자주식회사 계층적 비트라인 구조를 갖는 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275407B1 (en) * 1999-06-29 2001-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device having sense and data lines for use to read and write operations
KR20050117129A (ko) * 2004-06-09 2005-12-14 삼성전자주식회사 라이트 시간을 감소시킬 수 있는 반도체 메모리 장치
KR20130113127A (ko) * 2012-04-05 2013-10-15 삼성전자주식회사 반도체 장치 및 그 동작 방법
KR20150015809A (ko) * 2013-08-01 2015-02-11 삼성전자주식회사 감지 증폭기 및 그것을 포함하는 메모리 장치
US20170117020A1 (en) * 2014-09-03 2017-04-27 Micron Technology, Inc. Apparatuses and methods for storing a data value in multiple columns
US20190164596A1 (en) * 2017-11-29 2019-05-30 Samsung Electronics Co., Ltd. Memory device system-on-chip including the same and method of operating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116168737A (zh) * 2021-11-24 2023-05-26 长鑫存储技术有限公司 感测放大电路以及数据读出方法
CN116168737B (zh) * 2021-11-24 2024-05-14 长鑫存储技术有限公司 感测放大电路以及数据读出方法
WO2024000617A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器

Also Published As

Publication number Publication date
KR102773416B1 (ko) 2025-02-28
KR20210005425A (ko) 2021-01-14
US11127454B2 (en) 2021-09-21
US20210005243A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
CN112185444A (zh) 半导体存储器设备及其操作方法
US10658014B2 (en) Memory device with memory cell blocks, bit line sense amplifier blocks, and control circuit connected to bit line sense amplifier blocks to control constant levels of currents supplied to sensing driving voltage lines
US9324408B2 (en) Semiconductor devices and semiconductor systems including the same
US9767885B2 (en) Semiconductor systems for fast sensing speed and correct amplification
US11887657B2 (en) Amplifier circuit, control method, and memory
US8638621B2 (en) Semiconductor memory device having a hierarchical bit line scheme
US10748590B2 (en) Semiconductor devices
US10854277B2 (en) Sense amplifier for sensing multi-level cell and memory device including the sense amplifer
US10102900B2 (en) Memory device with separate read active signal and write active signal having different activation periods used for word line selection during read and write operation
US11830569B2 (en) Readout circuit, memory, and method of reading out data of memory
KR102757511B1 (ko) 멀티 레벨 셀을 센싱하는 감지 증폭기 및 그것을 포함하는 메모리 장치
US9659611B1 (en) Semiconductor devices and semiconductor systems including the same
US12505873B2 (en) Memory device including sense amplifier and offset cancellation method
KR102890195B1 (ko) 반도체 메모리 장치와 상기 메모리 장치를 포함한 메모리 시스템
CN116564371A (zh) 放大电路、控制方法和存储器
CN116564381A (zh) 放大电路、控制方法和存储器
US12548617B2 (en) DRAM circuit
KR20170013101A (ko) 입출력라인구동회로를 포함하는 반도체장치 및 반도체시스템
US12266397B2 (en) Amplification circuit, control method, and memory
KR101052928B1 (ko) 반도체메모리장치
US7447090B2 (en) Semiconductor memory device
US20220020422A1 (en) Semiconductor device having driver circuits and sense amplifiers
KR20050051081A (ko) 싱글엔디드 센싱 구조를 갖는 불휘발성 강유전체 메모리장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination