CN112201746B - 半导体元件及其制作方法 - Google Patents

半导体元件及其制作方法 Download PDF

Info

Publication number
CN112201746B
CN112201746B CN201910609150.5A CN201910609150A CN112201746B CN 112201746 B CN112201746 B CN 112201746B CN 201910609150 A CN201910609150 A CN 201910609150A CN 112201746 B CN112201746 B CN 112201746B
Authority
CN
China
Prior art keywords
upper electrode
sidewall
etching process
dielectric layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910609150.5A
Other languages
English (en)
Other versions
CN112201746A (zh
Inventor
李珮瑈
何坤展
陈炫旭
陈俊隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910609150.5A priority Critical patent/CN112201746B/zh
Priority to US16/529,779 priority patent/US11527710B2/en
Publication of CN112201746A publication Critical patent/CN112201746A/zh
Priority to US17/984,272 priority patent/US12501835B2/en
Application granted granted Critical
Publication of CN112201746B publication Critical patent/CN112201746B/zh
Priority to US19/387,451 priority patent/US20260114185A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上以及一上电极于该MTJ上，然后形成一第一金属间介电层环绕该MTJ以及该上电极，形成一停止层于该第一金属间介电层上，形成一第二金属间介电层于该停止层上，进行一第一蚀刻制作工艺去除该第二金属间介电层以及该停止层，进行一第二蚀刻制作工艺去除部分该上电极，再形成一金属内连线连接该上电极。

Description

半导体元件及其制作方法
技术领域
本发明涉及一种半导体元件及其制作方法，尤其是涉及一种磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)及其制作方法。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。
发明内容
本发明一实施例公开一种制作半导体元件的方法。首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上以及一上电极于该MTJ上，然后形成一第一金属间介电层环绕该MTJ以及该上电极，形成一停止层于该第一金属间介电层上，形成一第二金属间介电层于该停止层上，进行一第一蚀刻制作工艺去除该第二金属间介电层以及该停止层，进行一第二蚀刻制作工艺去除部分该上电极，再形成一金属内连线连接该上电极。
本发明另一实施例公开一种半导体元件，其主要包含一磁性隧穿结(magnetictunneling junction,MTJ)设于一基底上，一上电极设于该MTJ上且上电极的一第一侧壁旁的上表面不同于该上电极的一第二侧壁旁的上表面以及一第一金属间介电层环绕该MTJ以及该上电极。
附图说明
图1至图4为本发明一实施例制作一半导体元件的方式示意图。
主要元件符号说明
12 基底 14 MTJ区域
16 层间介电层 20 金属内连线结构
22 金属内连线结构 24 金属间介电层
26 金属内连线 28 停止层
30 金属间介电层 32 金属内连线
34 阻障层 36 金属层
40 第一电极层 42 固定层
44 阻障层 46 自由层
48 第二电极层 50 MTJ
52 下电极 54 上电极
56 间隙壁 58 间隙壁
60 金属间介电层 62 停止层
64 金属间介电层 66 图案化掩模
68 掩模层 70 掩模层
72 掩模层 74 第一蚀刻制作工艺
76 接触洞 78 第二蚀刻制作工艺
80 平坦表面 82 倾斜面
84 金属内连线
具体实施方式
请参照图1至图4，图1至图4为本发明一实施例制作一半导体元件，或更具体而言一MRAM单元的方式示意图。如图1至图4所示，首先提供一基底12，例如一由半导体材料所构成的基底12，其中半导体材料可选自由硅、锗、硅锗复合物、硅碳化物(silicon carbide)、砷化镓(gallium arsenide)等所构成的群组，且基底12上较佳定义有一磁性隧穿结(magnetic tunneling junction,MTJ)区域14以及一逻辑区域(图未示)。
基底12上可包含例如金属氧化物半导体(metal-oxide semiconductor,MOS)晶体管等主动(有源)元件、被动(无源)元件、导电层以及例如层间介电层(interlayerdielectric,ILD)16等介电层覆盖于其上。更具体而言，基底12上可包含平面型或非平面型(如鳍状结构晶体管)等MOS晶体管元件，其中MOS晶体管可包含栅极结构(例如金属栅极)以及源极/漏极区域、间隙壁、外延层、接触洞蚀刻停止层等晶体管元件，层间介电层16可设于基底12上并覆盖MOS晶体管，且层间介电层16可具有多个接触插塞电连接MOS晶体管的栅极以及/或源极/漏极区域。由于平面型或非平面型晶体管与层间介电层等相关制作工艺均为本领域所熟知技术，在此不另加赘述。
然后于层间介电层16上依序形成金属内连线结构20、22电连接前述的接触插塞，其中金属内连线结构20包含一金属间介电层24以及金属内连线26镶嵌于金属间介电层24中，金属内连线结构22则包含一停止层28、一金属间介电层30以及多个金属内连线32镶嵌于停止层28与金属间介电层30中。
在本实施例中，金属内连线结构20中的各金属内连线26较佳包含一沟槽导体(trench conductor)，金属内连线结构22中设于MTJ区域14的金属内连线32则包含接触洞导体(via conductor)。另外各金属内连线结构20、22中的各金属内连线26、32均可依据单镶嵌制作工艺或双镶嵌制作工艺镶嵌于金属间介电层24、30以及/或停止层28中并彼此电连接。例如各金属内连线26、32可更细部包含一阻障层34以及一金属层36，其中阻障层34可选自由钛(Ti)、氮化钛(TiN)、钽(Ta)以及氮化钽(TaN)所构成的群组，而金属层36可选自由钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等所构成的群组，但不局限于此。由于单镶嵌或双镶嵌制作工艺是本领域所熟知技术，在此不另加赘述。此外在本实例中金属内连线26较佳包含铜、金属层36较佳包含钨、金属间介电层24、30较佳包含氧化硅、而停止层28则包含氮掺杂碳化物层(nitrogen doped carbide,NDC)、氮化硅、或氮碳化硅(silicon carbon nitride,SiCN)，但不局限于此。
接着形成一MTJ堆叠结构(图未示)于金属内连线结构22上。在本实施例中，形成MTJ堆叠结构的方式可先依序形成一第一电极层40、一固定层(fixed layer)42、一阻障层(barrier layer)44、一自由层(free layer)46以及一第二电极层48。在本实施例中，第一电极层40以及第二电极层48较佳包含导电材料，例如但不局限于钽(Ta)、铂(Pt)、铜(Cu)、金(Au)、铝(Al)。固定层42可以是由反铁磁性(antiferromagnetic,AFM)材料所构成者，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)等，用以固定或限制邻近层的磁矩方向。阻障层44可由包含氧化物的绝缘材料所构成，例如氧化铝(AlOx)或氧化镁(MgO)，但均不局限于此。自由层46可以是由铁磁性材料所构成者，例如铁、钴、镍或其合金如钴铁硼(cobalt-iron-boron,CoFeB)，但不限于此。其中，自由层46的磁化方向会受外部磁场而「自由」改变。
随后利用一图案化掩模(图未示)为掩模进行一道或一道以上蚀刻制作工艺去除部分MTJ堆叠结构以形成上下电极以及MTJ 50于金属内连线32上，其中第一电极层40较佳于此阶段成为MTJ 50的下电极52而第二电极层48则成为MTJ 50的上电极54。然后形成一衬垫层(图未示)于MTJ 50上覆盖金属间介电层30表面，并进行一蚀刻制作工艺去除部分衬垫层以形成一间隙壁环绕MTJ 50，例如间隙壁56设于MTJ 50左侧以及间隙壁58设于MTJ 50右侧。在本实施例中，间隙壁56、58较佳包含氧化硅，但又可依据制作工艺需求选用其他介电材料，例如又可包含氧化硅、氮氧化硅或氮碳化硅。
接着形成另一金属间介电层60并覆盖MTJ 50，再进行一平坦化制作工艺，例如利用化学机械研磨(chemical mechanical polishing,CMP)制作工艺去除部分金属间介电层60并使剩余的金属间介电层60上表面约略切齐间隙壁56、58以及上电极54上表面。然后依序形成一停止层62于金属间介电层60表面，一金属间介电层64于停止层62上以及一图案化掩模66于金属间介电层64上。在本实施例中，停止层62较佳包含氮掺杂碳化物层(nitrogendoped carbide,NDC)，金属间介电层64较佳包含一超低介电常数介电层，例如可包含多孔性介电材料例如但不局限于氧碳化硅(silicon oxycarbide,SiOC)，图案化掩模66则可细部包含掩模层68、掩模层70以及掩模层72，其中掩模层68较佳包含氮氧化硅、掩模层70包含氮化钛且掩模层72包含氧化硅。
如图2所示，随后进行一第一蚀刻制作工艺74去除部分掩模层72、部分掩模层70、部分掩模层68、部分金属间介电层64、部分停止层62、部分间隙壁58以及部分金属间介电层60以形成一接触洞76，其中掩模层72可在蚀刻过程中消耗殆尽。在本实施例中，第一蚀刻制作工艺74较佳包含一干蚀刻制作工艺，其较佳以八氟环丁烷(C4F8)以及/或四氟化碳(CF4)为主要蚀刻气体成分在不去除任何上电极54的形况下去除上述材料层以形成接触洞76。值得注意的是，本阶段所进行的第一蚀刻制作工艺74除了去除上电极54以上的部分掩模层外又同时去除上电极54一侧的部分间隙壁58及部分金属间介电层60，由此形成左右不对称的间隙壁56、58并使接触洞76深入部分金属间介电层60内。由于上电极54在此阶段未被蚀刻气体去除，因此上电极54顶部与右侧侧壁之间的夹角或上电极54顶部与左侧侧壁之间的夹角均各自包含一直角。
接着如图3所示，进行一第二蚀刻制作工艺78去除部分上电极54并使上电极54第一侧壁旁的上表面不同于上电极第二侧壁旁的上表面，其中第二蚀刻制作工艺78较佳包含一湿蚀刻制作工艺，其主要利用过氧化氢(H2O2)以及含氟成分蚀刻剂例如但不局限于氟化氨(NH4F)为主要蚀刻成分去除部分上电极54。更具体而言，本阶段所进行的第二蚀刻制作工艺78较佳利用过氧化氢将部分由氮化钛所构成的上电极54氧化形成氮氧化钛(TiON)，然后再利用含氟成分蚀刻剂如氟化氨(NH4F)去除氮氧化钛，使靠近上电极54左侧壁的上电极54上表面不同于靠近上电极54右侧壁的上电极54上表面。从细部来看，靠近上电极54左侧壁旁的上电极54上表面由于未被第二蚀刻制作工艺78去除因此包含一平行于基底12表面的平坦表面80，而靠近上电极54右侧壁旁的上电极54上表面由于被第二蚀刻制作工艺78去除因此包含一不平行于基底12表面的倾斜面82或一曲面。从另一角度来看，上电极54顶部与左侧侧壁之间的夹角仍呈现90度直角，但上电极54顶部与右侧侧壁之间的夹角则较佳大于90度。
如图4所示，然后于接触洞76中填入所需的金属材料，例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料或其组合的低阻抗金属层。接着进行一平坦化制作工艺，例如以化学机械研磨制作工艺去除部分金属材料以形成接触插塞或金属内连线84于接触洞76内电连接下方的上电极54。
请再参照图4，图4又揭露本发明一实施例的一半导体元件的结构示意图。如图4所示，半导体元件主要包含MTJ 50设于基底12上，下电极52设于MTJ 50下方，上电极54设于MTJ 50上方，间隙壁56设于下电极52、MTJ 50以及上电极54左侧壁，间隙壁58设于下电极52、MTJ 50以及上电极54右侧壁，金属间介电层60环绕间隙壁56及间隙壁58，停止层62设于金属间介电层60上，金属间介电层64设于停止层62上以及金属内连线84设于停止层62与金属间介电层64内并直接接触上电极54。
整体来看，上电极54左侧壁旁的上电极54上表面较佳不同于上电极54右侧壁旁的上电极54上表面，例如上电极54左侧壁旁的上表面较佳包含一平行于基底12表面的平坦表面80而上电极54右侧壁旁的上表面则包含一不平行于基底12表面的倾斜面82或一曲面。另外设于上电极54左侧的间隙壁56与设于上电极54右侧的间隙壁58较佳具有不同高度，其中间隙壁58的高度较佳低于间隙壁56的高度，或间隙壁58上表面较佳低于间隙壁56上表面但两者底部较佳切齐。从连接上电极54上方金属内连线84的角度来看，设于上电极54左侧壁旁的金属内连线84下表面较佳不同于上电极54右侧壁旁的金属内连线84下表面，其中上电极54左侧壁旁的金属内连线84下表面较佳包含一平行于基底12表面的平坦表面80而上电极54右侧壁旁的金属内连线84下表面则包含一不平行于基底12表面的倾斜面82或一曲面。从另一角度来看，上电极54顶部与左侧侧壁之间的夹角仍呈现90度直角，但上电极54顶部与右侧侧壁之间的夹角则较佳大于90度。
综上所述，本发明主要先形成金属间介电层覆盖MTJ，然后进行第一蚀刻制作工艺去除部分金属间介电层并暴露出MTJ上方的上电极，再进行第二蚀刻制作工艺去除部分上电极将原本呈现直角的单一上电极角落修整为约略圆弧的角落。由于上电极顶部的其中一角落经由上述两段式蚀刻制作工艺所形成的圆弧形角落可降低上电极与相邻金属间介电层之间的高低差，如此后续填入导电材料形成金属内连线后金属内连线与上电极之间便不致产生孔洞或缝隙影响元件的电性表现。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (12)

1.一种制作半导体元件的方法，其特征在于，包含：
形成磁性隧穿结于基底上以及上电极于该磁性隧穿结上；
形成第一间隙壁于该上电极的第一侧壁以及第二间隙壁于该上电极的第二侧壁，
形成第一金属间介电层环绕该磁性隧穿结、该第一间隙壁、该第二间隙壁以及该上电极；
形成停止层于该第一金属间介电层上；
形成一第二金属间介电层于该停止层上；
进行第一蚀刻制作工艺去除部分该第二金属间介电层、部分该停止层以及部分该第二间隙壁以形成接触洞，该接触洞暴露出该上电极的部分该第二侧壁，该接触洞的第三侧壁的最下端在预定位置接触该上电极的该第二侧壁；
进行第二蚀刻制作工艺去除部分该上电极而使得该上电极具有经由该第二蚀刻制作工艺而形成的蚀刻后上表面，该蚀刻后上表面在该预定位置接触该接触洞的该第三侧壁，该上电极的该第二侧壁旁的上表面为该蚀刻后上表面，该上电极的该蚀刻后上表面包含曲面；以及
形成金属内连线连接该上电极。
2.如权利要求1所述的方法，其中该第一蚀刻制作工艺包含干蚀刻制作工艺。
3.如权利要求1所述的方法，其中该第二蚀刻制作工艺包含湿蚀刻制作工艺。
4.如权利要求3所述的方法，其中该第二蚀刻制作工艺包含过氧化氢及氟。
5.如权利要求1所述的方法，另包含进行该第二蚀刻制作工艺去除部分该上电极并使该上电极的第一侧壁旁的上表面不同于该上电极的第二侧壁旁的上表面。
6.如权利要求5所述的方法，其中该上电极的该第一侧壁旁的上表面包含平坦表面。
7.如权利要求1所述的方法，其中该上电极在该第二侧壁处的角落经由所述第一蚀刻制作工艺和所述第二蚀刻制作工艺形成圆弧形角落。
8.如权利要求1所述的方法，其中该第二间隙壁上表面低于该第一间隙壁上表面。
9.一种由权利要求1的方法制作的半导体元件，其特征在于，包含：
磁性隧穿结，设于基底上；
上电极，设于该磁性隧穿结上，其中该上电极的第一侧壁旁的上表面不同于该上电极的第二侧壁旁的上表面；
第一间隙壁，设于该上电极的该第一侧壁；
第二间隙壁，设于该上电极的该第二侧壁，其中该第二间隙壁上表面低于该第一间隙壁上表面；
第一金属间介电层，环绕该磁性隧穿结以及该上电极；
停止层，设于该第一金属间介电层上；
第二金属间介电层，设于该停止层上；以及
金属内连线，设于该停止层及该第二金属间介电层内并连接该上电极。
10.如权利要求9所述的半导体元件，其中该上电极的该第一侧壁旁的上表面包含平坦表面。
11.如权利要求9所述的半导体元件，其中该上电极的该第一侧壁旁的该金属内连线下表面不同于该上电极的该第二侧壁旁的该金属内连线下表面。
12.如权利要求11所述的半导体元件，其中该上电极的该第一侧壁旁的该金属内连线下表面包含平坦表面。
CN201910609150.5A 2019-07-08 2019-07-08 半导体元件及其制作方法 Active CN112201746B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910609150.5A CN112201746B (zh) 2019-07-08 2019-07-08 半导体元件及其制作方法
US16/529,779 US11527710B2 (en) 2019-07-08 2019-08-01 Semiconductor device and method for fabricating the same
US17/984,272 US12501835B2 (en) 2019-07-08 2022-11-10 Semiconductor device and method for fabricating the same
US19/387,451 US20260114185A1 (en) 2019-07-08 2025-11-12 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910609150.5A CN112201746B (zh) 2019-07-08 2019-07-08 半导体元件及其制作方法

Publications (2)

Publication Number Publication Date
CN112201746A CN112201746A (zh) 2021-01-08
CN112201746B true CN112201746B (zh) 2024-11-19

Family

ID=74004540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910609150.5A Active CN112201746B (zh) 2019-07-08 2019-07-08 半导体元件及其制作方法

Country Status (2)

Country Link
US (3) US11527710B2 (zh)
CN (1) CN112201746B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335331B (zh) * 2020-10-12 2026-04-14 联华电子股份有限公司 半导体元件及其制作方法
US11758819B2 (en) * 2020-12-15 2023-09-12 International Business Machines Corporation Magneto-resistive random access memory with laterally-recessed free layer
CN114792702B (zh) * 2021-01-25 2026-03-24 联华电子股份有限公司 一种制作半导体元件的方法
CN115811925A (zh) * 2021-09-13 2023-03-17 联华电子股份有限公司 半导体元件及其制作方法
CN116249357A (zh) * 2021-12-03 2023-06-09 联华电子股份有限公司 半导体元件及其制作方法
CN116709891A (zh) * 2022-02-24 2023-09-05 联华电子股份有限公司 一种制作半导体元件的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598051B1 (ko) * 2005-02-07 2006-07-10 삼성전자주식회사 반도체 소자의 제조방법
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
KR20130034261A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
JP2013201343A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置およびその製造方法
KR101994237B1 (ko) * 2012-08-28 2019-06-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9231193B2 (en) * 2013-09-06 2016-01-05 Masayoshi IWAYAMA Magnetic memory and manufacturing method thereof
US9318696B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
KR102192205B1 (ko) * 2014-04-28 2020-12-18 삼성전자주식회사 메모리 장치
US9437540B2 (en) * 2014-09-12 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Additional etching to increase via contact area
US9806254B2 (en) * 2015-06-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Storage device with composite spacer and method for manufacturing the same
KR102326547B1 (ko) * 2015-08-19 2021-11-15 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN107622992B (zh) * 2016-07-14 2021-04-27 联华电子股份有限公司 半导体元件及其制作方法
CN107808849B (zh) * 2016-09-08 2021-07-13 联华电子股份有限公司 半导体元件及其制作方法
CN108232009B (zh) * 2016-12-21 2021-04-20 上海磁宇信息科技有限公司 一种制作磁性随机存储器的方法
KR102638610B1 (ko) * 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
KR102712029B1 (ko) * 2017-01-20 2024-10-02 삼성전자주식회사 반도체 메모리 장치
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10541269B2 (en) * 2018-06-26 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US11075335B2 (en) * 2018-09-26 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques for MRAM MTJ top electrode connection

Also Published As

Publication number Publication date
US11527710B2 (en) 2022-12-13
US20210013401A1 (en) 2021-01-14
US12501835B2 (en) 2025-12-16
US20260114185A1 (en) 2026-04-23
US20230070777A1 (en) 2023-03-09
CN112201746A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
CN112447788B (zh) 磁阻式随机存取存储器
CN111564468B (zh) 半导体元件及其制作方法
CN112466901B (zh) 半导体元件及其制作方法
CN112201746B (zh) 半导体元件及其制作方法
CN110890460B (zh) 半导体元件及其制作方法
CN110707122B (zh) 半导体元件及其制作方法
CN111969103A (zh) 半导体元件及其制作方法
CN114447023B (zh) 半导体元件及其制作方法
CN111009606B (zh) 半导体元件及其制作方法
CN111916472B (zh) 磁阻式随机存取存储器
TW202119665A (zh) 半導體元件及其製作方法
CN111129289A (zh) 半导体元件及其制作方法
TWI900789B (zh) 半導體元件及其製作方法
CN113594086B (zh) 半导体元件及其制作方法
TW202316580A (zh) 半導體元件及其製作方法
CN115811925A (zh) 半导体元件及其制作方法
CN112018146B (zh) 磁阻式随机存取存储器
CN115440881A (zh) 半导体元件及其制作方法
TWI797357B (zh) 半導體元件及其製作方法
CN112420918B (zh) 半导体元件及其制作方法
CN114335331B (zh) 半导体元件及其制作方法
CN113972315B (zh) 半导体元件及其制作方法
CN112768601B (zh) 磁阻式随机存取存储器
CN116133510B (zh) 一种制作半导体元件的方法
CN111477738A (zh) 一种制作半导体元件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment

Free format text: NEW EXPIRY DATE: 20400519