CN112366193A - 一种桥接芯片及半导体封装结构 - Google Patents

一种桥接芯片及半导体封装结构 Download PDF

Info

Publication number
CN112366193A
CN112366193A CN202011204446.8A CN202011204446A CN112366193A CN 112366193 A CN112366193 A CN 112366193A CN 202011204446 A CN202011204446 A CN 202011204446A CN 112366193 A CN112366193 A CN 112366193A
Authority
CN
China
Prior art keywords
chip
power supply
wiring layer
layer group
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011204446.8A
Other languages
English (en)
Other versions
CN112366193B (zh
Inventor
何永松
陈晓强
余金金
秦征
顾东华
尹鹏越
柴菁
邱雪松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Suiyuan Intelligent Technology Co ltd
Original Assignee
Shanghai Suiyuan Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Suiyuan Intelligent Technology Co ltd filed Critical Shanghai Suiyuan Intelligent Technology Co ltd
Priority to CN202011204446.8A priority Critical patent/CN112366193B/zh
Publication of CN112366193A publication Critical patent/CN112366193A/zh
Application granted granted Critical
Publication of CN112366193B publication Critical patent/CN112366193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种桥接芯片及半导体封装结构。其中，桥接芯片包括：上层布线层组和下层布线层组；其中，所述上层布线层组和所述下层布线层组均包括至少两层布线层；所述上层布线层组用于为逻辑芯片和存储芯片提供多路电源路径；所述下层布线层组用于为所述逻辑芯片和所述存储芯片提供信号互连路径；所述上层布线层组设置为通过设置于所述桥接芯片侧面的多个基板通孔电性连接外部电源。本发明实施例的技术方案，实现SOC芯片的电源供电的充分性和可靠性。

Description

一种桥接芯片及半导体封装结构
技术领域
本发明实施例涉及半导体技术，尤其涉及一种桥接芯片及半导体封装结构。
背景技术
随着半导体工艺向更小的工艺制程推进，制程也越来越接近物理极限。对此需要先进高级的封装技术，这种封装由2D芯片转为将不同芯片集成一体的系统级芯片(Systemon Chip，SOC)，通过这种异构组合，进一步提升芯片的计算和存储密度。
2.5D高级封装是其中一种提升芯片的计算和存储密度的封装结构，在2.5D高级封装里面，会用到中阶层(Interposer)芯片。随着封装工艺的演进，目前已经衍生出了桥接芯片(Bridge Die，BRD)，和Interposer芯片相比，桥接芯片往往具有面积小，工艺复杂度低的特点，在整体封装中具有十分显著的成本优势。而这种结构需要保证电源供电的充分性和可靠性。
发明内容
本发明实施例提供一种桥接芯片及半导体封装结构，以实现保证SOC芯片电源供电的充分性和可靠性。
第一方面，本发明实施例提供了一种桥接芯片，包括：
上层布线层组和下层布线层组；其中，所述上层布线层组和所述下层布线层组均包括至少两层布线层；
所述上层布线层组用于为逻辑芯片和存储芯片提供多路电源路径；所述下层布线层组用于为所述逻辑芯片和所述存储芯片提供信号互连路径；
所述上层布线层组设置为通过设置于所述桥接芯片侧面的多个基板通孔电性连接外部电源。
第二方面，本发明实施例还提供了一种半导体封装结构，包括逻辑芯片、存储芯片和基板，还包括本发明任意实施例提供的桥接芯片和一布线板；
所述逻辑芯片和所述存储芯片相间隔地设置在所述布线板上；
所述桥接芯片设置在所述布线板下；
所述基板设置在所述桥接芯片下；
所述逻辑芯片和所述存储芯片均通过所述布线板与所述桥接芯片电性连接；其中，所述逻辑芯片的第一信号端和所述存储芯片的第二信号端通过所述布线板分别电性连接所述桥接芯片的所述下层布线层组以互通信号。
本发明实施例通过在桥接芯片中设置两个布线层组，并将其中一个用作布置电源路径为芯片供电，实现保证SOC芯片电源供电的充分性和可靠性的效果。
附图说明
图1是本发明实施例中的一种桥接芯片的结构示意图；
图2是本发明实施例中的桥接芯片的上层布线层组的局部结构示意图；
图3是本发明实施例中的一种桥接芯片的结构示意图；
图4是本发明实施例中的一种桥接芯片的结构示意图；
图5是本发明实施例中的一种半导体封装结构的结构示意图；
图6是本发明实施例中的一种半导体封装结构的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1所示的为本发明实施例提供的一种桥接芯片，该桥接芯片可适用于半导体芯片2.5D封装结构中采用的桥接芯片，该桥接芯片10，包括：上层布线层组和下层布线层组；其中，上层布线层组和下层布线层组均包括至少两层布线层；如图1所示，以上层布线层组和下层布线层组均包括两层布线层为例。
上层布线层组110用于为逻辑芯片和存储芯片提供多路电源路径；下层布线层组120用于为逻辑芯片和存储芯片提供信号互连路径。桥接芯片中的布线层组堆叠设置，本发明实施例中将半导体芯片封装结构中桥接芯片靠近逻辑芯片和存储芯片的一侧作为上方，也就是当图1所示的桥接芯片布置在半导体芯片封装结构中时，逻辑芯片和存储芯片是布置在图1所示桥接芯片的上方。上层布线层组110中的布线层将逻辑芯片的电源结点和存储芯片的电源结点连接到外部电源，从而为逻辑芯片和存储芯片提供了多路电源路径，可以选择上层布线层组110中的布线层分别为逻辑芯片和存储芯片提供电源路径，使得逻辑芯片和存储芯片获得了可靠地供电。
上层布线层组110设置为通过设置于桥接芯片侧面的多个基板通孔电性连接外部电源。其中，上层布线层组110为逻辑芯片和存储芯片提供了电源路径，由于桥接芯片中的布线层组是堆叠设置的，所以上层布线层组110需要通过桥接芯片侧面的多个基板通孔电性连接外部电源。
逻辑芯片和存储芯片需要进行信号传输，而桥接芯片10中下层布线层组120则可以为逻辑芯片和存储芯片之间的信号传输提供信号互连路径，并且由桥接芯片10所提供的信号互连路径是高速度和高密度的，这里面的高速度，至少2Gbps以上，如此可以提高SOC中逻辑芯片和存储芯片间的信号传输效率。
本实施例的技术方案，在桥接芯片中设置两个布线层组，并将其中一个用作布置电源路径为芯片供电，实现保证SOC芯片电源供电的充分性和可靠性的效果。
在一种实现方式中，上层布线层组110的相邻布线层的电源线111方向相互垂直。其中，上层布线层组110包括的布线层的数量至少为两个，同一个布线层中设置的电源线相互平行，而上下相邻的布线层中设置的电源线相互垂直，这样不同布线层中的电源线在通电时对相邻布线层中的电源线干扰较小，保证逻辑芯片和存储芯片的供电稳定。如图2所示上层布线层组110的局部结构示意图，图2中所示上层布线层组110中的布线层的数量为两个为例。一个布线层中可以设置多条电源线111，同一布线层中设置的电源线111相互平行，而上下相邻的布线层中设置的电源线111相互垂直。
在一种实现方式中，下层布线层组120的布线层包括信号线和电磁屏蔽线，信号线和电磁屏蔽线交替平行设置。其中，下层布线层组120包括的布线层的数量至少为两个，每个布线层中设置信号线121和电磁屏蔽线122，同一布线层中信号线121和电磁屏蔽线122交替平行设置，避免同一布线层中的信号间的噪声干扰。下层布线层组120中相邻布线层中的信号线121可以交错设置或对齐设置。对于相邻布线层中的信号线121可以是对齐设置的，也可以是交错设置的，在相邻布线层中的信号线交错设置的情况下，信号线会与相邻布线层中的电磁屏蔽线对齐。如图3所示，以垂直信号线的剖面展示的桥接芯片的结构示意图，图3中以下层布线层组120中相邻布线层中的信号线121交错设置为例，布线层中可以设置多条信号线121和电磁屏蔽线122。图3中以左斜线填充的正方形为信号线121，以右斜线填充的矩形为电磁屏蔽线122。上层布线层组110中靠近下层布线层组120的布线层中的电源线111的方向与邻近的下层布线层组120的布线层中的信号线121方向垂直。
在一种实现方式中，如图4所示，下层布线层组120中的相邻布线层之间设置有电磁屏蔽层130。其中，在内部设置有信号线的相邻布线层之间设置电磁屏蔽层130，可以避免相邻布线层信号间的噪声干扰问题。
图5所示的为本发明实施例提供的一种半导体封装结构，该半导体封装结构包括逻辑芯片20、存储芯片30和基板40，还包括上述实施例提供的桥接芯片10和一布线板50；
逻辑芯片20和存储芯片30相间隔地设置在布线板50上；
桥接芯片10设置在布线板50下；
基板40设置在桥接芯片10下；
逻辑芯片20和存储芯片30均通过布线板50与桥接芯片10电性连接；其中，逻辑芯片20的第一信号端21和存储芯片30的第二信号端31通过布线板50分别电性连接桥接芯片10的下层布线层组120以互通信号。
其中，逻辑芯片20和存储芯片30都设置在布线板50之上，两者之间存有一定距离。而桥接芯片10设置在布线板50下，逻辑芯片20的第一信号端和存储芯片30的第二信号端是逻辑芯片20和存储芯片30之间进行信号传输的端子，逻辑芯片20的第一信号端和存储芯片30的第二信号端具备对应连接关系，而具备该种对应连接关系的逻辑芯片20的第一信号端和存储芯片30的第二信号端分别与桥接芯片10中下层布线层组中的信号线连接，以实现逻辑芯片20与存储芯片30的信号互通。布线板50包括至少一层金属布线层，逻辑芯片20和存储芯片30都设置在布线板50上，而桥接芯片10设置在布线板50下，所以需要逻辑芯片20、存储芯片30和桥接芯片10都连接到布线板50中的金属布线层，实现来逻辑芯片20和存储芯片30与桥接芯片10的电性连接。
在一种实现方式中，如图6所示，逻辑芯片20的第一供电端22和存储芯片30的第二供电端32通过布线板50分别电性连接桥接芯片10的上层布线层组110以获得供电；
桥接芯片10的上层布线层组110通过设置于桥接芯片10侧面的基板通孔电性连接基板40以连接外部电源焊球。
其中，逻辑芯片20的第一供电端是通过桥接芯片10来获得供电的端子，存储芯片30的第二供电端也是通过桥接芯片10来获得供电的端子。桥接芯片10的上层布线层组110连接到外部电源焊球，可以将来自外部电源的供电提供给逻辑芯片20和存储芯片30。可以理解的是，逻辑芯片20和存储芯片30的供电来源包括但不限于桥接芯片10。
在一种实现方式中，如图6所示，逻辑芯片20的第三供电端23和存储芯片30的第四供电端33通过多个基板通孔电性连接基板40的外部电源焊球；
逻辑芯片20的第三信号端24和存储芯片30的第四信号端34通过多个基板通孔电性连接基板40的外部芯片信号焊球。
其中，逻辑芯片20和存储芯片30可以从桥接芯片10获取供电，还可以由基板40直接连接外部电源来获取供电。而且，还可以通过基板40与其他外部芯片传输信号。
在一种实现方式中，逻辑芯片20和存储芯片30均与桥接芯片10部分交叠。也就是逻辑芯片20在垂直方向上与桥接芯片10部分交叠，存储芯片30在垂直方向上也与桥接芯片10部分交叠。这样设置可以缩短逻辑芯片20和存储芯片30之间的信号传输距离。
在一种实现方式中，逻辑芯片20与桥接芯片10交叠区域内的第一供电端电性连接桥接芯片10的上层布线层组以获得供电；存储芯片30与桥接芯片10交叠区域内的第二供电端电性连接桥接芯片10的上层布线层组以获得供电。这样设置可以缩短逻辑芯片20和存储芯片30从桥接芯片10获取供电的电源路径距离。
在一种实现方式中，处于桥接芯片10下方的焊球不用作连接外部电源或外部芯片，仅为桥接芯片提供应力支撑。其中，如果是基板40上处于桥接芯片10下方的焊球不用来为逻辑芯片20和存储芯片30供电，也不用来为逻辑芯片20和存储芯片传输信号。
在一种实现方式中，基板40上围绕桥接芯片10的至少一圈焊球中的至少部分作为外部电源焊球，其中，每圈焊球中的外部电源焊球交替设置为电源焊球和地焊球。其中，基板40上的焊球有部分处于桥接芯片10下方，还有部分处于桥接芯片10投影的周围，围绕着桥接芯片10可以设置至少一圈焊球，而每圈焊球中的至少部分焊球可以作为外部电源焊球，用于连接外部电源为SOC供电。外部电源焊球包括电源焊球和地焊球，对于某一圈焊球中的外部电源焊球可以交替设置用于连接外部电源的电源焊球和用于接地的地焊球。例如，基板上围绕着桥接芯片的一圈焊球都作为外部电源焊球，并且按照顺时针方向或逆时针方向一个电源焊球，然后一个地焊球，然后一个电源焊球如此交替设置。当然也可以选择这圈焊球中的一部分作为外部电源焊球，交替设置为电源焊球和地焊球。
本发明实施例提供的半导体封装结构，桥接芯片可以提供逻辑芯片和存储芯片之间的高速度高密度信号，信号间的噪声干扰也可以得到有效抑制。并且逻辑芯片和存储芯片可以获取可靠供电。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (14)

1.一种桥接芯片，其特征在于，包括：
上层布线层组和下层布线层组；其中，所述上层布线层组和所述下层布线层组均包括至少两层布线层；
所述上层布线层组用于为逻辑芯片和存储芯片提供多路电源路径；所述下层布线层组用于为所述逻辑芯片和所述存储芯片提供信号互连路径；
所述上层布线层组设置为通过设置于所述桥接芯片侧面的多个基板通孔电性连接外部电源。
2.根据权利要求1所述的桥接芯片，其特征在于，所述上层布线层组和所述下层布线层组均包括两层所述布线层。
3.根据权利要求1所述的桥接芯片，其特征在于，所述上层布线层组的相邻所述布线层的电源线方向相互垂直。
4.根据权利要求1所述的桥接芯片，其特征在于，所述下层布线层组的所述布线层包括信号线和电磁屏蔽线，所述信号线和所述电磁屏蔽线交替平行设置。
5.根据权利要求4所述的桥接芯片，其特征在于，所述下层布线层组中相邻所述布线层中的所述信号线交错设置或对齐设置。
6.根据权利要求1-5任一项所述的桥接芯片，其特征在于，所述下层布线层组中的相邻所述布线层之间设置有电磁屏蔽层。
7.一种半导体封装结构，包括逻辑芯片、存储芯片和基板，其特征在于，还包括权利要求1-6任一项所述的桥接芯片和一布线板；
所述逻辑芯片和所述存储芯片相间隔地设置在所述布线板上；
所述桥接芯片设置在所述布线板下；
所述基板设置在所述桥接芯片下；
所述逻辑芯片和所述存储芯片均通过所述布线板与所述桥接芯片电性连接；其中，所述逻辑芯片的第一信号端和所述存储芯片的第二信号端通过所述布线板分别电性连接所述桥接芯片的所述下层布线层组以互通信号。
8.根据权利要求7所述的半导体封装结构，其特征在于：
所述逻辑芯片的第一供电端和所述存储芯片的第二供电端通过所述布线板分别电性连接所述桥接芯片的所述上层布线层组以获得供电；
所述桥接芯片的所述上层布线层组通过设置于所述桥接芯片侧面的基板通孔电性连接所述基板以连接外部电源焊球。
9.根据权利要求7或8所述的半导体封装结构，其特征在于：
所述逻辑芯片的第三供电端和所述存储芯片的第四供电端通过多个基板通孔电性连接所述基板的外部电源焊球；
所述逻辑芯片的第三信号端和所述存储芯片的第四信号端通过多个基板通孔电性连接所述基板的外部芯片信号焊球。
10.根据权利要求8所述的半导体封装结构，其特征在于：
所述逻辑芯片和所述存储芯片均与所述桥接芯片部分交叠。
11.根据权利要求10所述的半导体封装结构，其特征在于：
所述逻辑芯片与所述桥接芯片交叠区域内的所述第一供电端电性连接所述桥接芯片的所述上层布线层组以获得供电；所述存储芯片与所述桥接芯片交叠区域内的所述第二供电端电性连接所述桥接芯片的所述上层布线层组以获得供电。
12.根据权利要求11所述的半导体封装结构，其特征在于：
处于所述桥接芯片下方的焊球不用作连接外部电源或外部芯片，仅为所述桥接芯片提供应力支撑。
13.根据权利要求12所述的半导体封装结构，其特征在于：
所述基板上围绕所述桥接芯片的至少一圈焊球中的至少部分作为所述外部电源焊球，其中，每圈所述焊球中的所述外部电源焊球交替设置为电源焊球和地焊球。
14.根据权利要求7所述的半导体封装结构，其特征在于，所述布线板包括至少一层金属布线层。
CN202011204446.8A 2020-11-02 2020-11-02 一种桥接芯片及半导体封装结构 Active CN112366193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011204446.8A CN112366193B (zh) 2020-11-02 2020-11-02 一种桥接芯片及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011204446.8A CN112366193B (zh) 2020-11-02 2020-11-02 一种桥接芯片及半导体封装结构

Publications (2)

Publication Number Publication Date
CN112366193A true CN112366193A (zh) 2021-02-12
CN112366193B CN112366193B (zh) 2021-09-17

Family

ID=74512634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011204446.8A Active CN112366193B (zh) 2020-11-02 2020-11-02 一种桥接芯片及半导体封装结构

Country Status (1)

Country Link
CN (1) CN112366193B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法
CN113887732A (zh) * 2021-09-24 2022-01-04 材料科学姑苏实验室 一种量子芯片及抑制量子芯片中信号串扰的方法
CN116258105A (zh) * 2023-01-29 2023-06-13 西安紫光国芯半导体有限公司 一种三维芯片与电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131976A (zh) * 2006-08-23 2008-02-27 恩益禧电子股份有限公司 半导体装置及半导体封装件
CN102543965A (zh) * 2010-12-10 2012-07-04 台湾积体电路制造股份有限公司 具有减小的rf损耗的射频封装
CN103258806A (zh) * 2013-05-08 2013-08-21 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN104103600A (zh) * 2013-04-15 2014-10-15 株式会社东芝 半导体封装体
CN105428347A (zh) * 2015-12-28 2016-03-23 中南大学 一种微系统三维芯片叠层封装的改进方法
CN205320364U (zh) * 2015-11-13 2016-06-15 唐水 一种pcb板结构
CN109087905A (zh) * 2017-06-14 2018-12-25 创意电子股份有限公司 半导体封装装置及其半导体配线基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131976A (zh) * 2006-08-23 2008-02-27 恩益禧电子股份有限公司 半导体装置及半导体封装件
CN102543965A (zh) * 2010-12-10 2012-07-04 台湾积体电路制造股份有限公司 具有减小的rf损耗的射频封装
CN104103600A (zh) * 2013-04-15 2014-10-15 株式会社东芝 半导体封装体
CN103258806A (zh) * 2013-05-08 2013-08-21 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN205320364U (zh) * 2015-11-13 2016-06-15 唐水 一种pcb板结构
CN105428347A (zh) * 2015-12-28 2016-03-23 中南大学 一种微系统三维芯片叠层封装的改进方法
CN109087905A (zh) * 2017-06-14 2018-12-25 创意电子股份有限公司 半导体封装装置及其半导体配线基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法
CN113887732A (zh) * 2021-09-24 2022-01-04 材料科学姑苏实验室 一种量子芯片及抑制量子芯片中信号串扰的方法
CN116258105A (zh) * 2023-01-29 2023-06-13 西安紫光国芯半导体有限公司 一种三维芯片与电子设备

Also Published As

Publication number Publication date
CN112366193B (zh) 2021-09-17

Similar Documents

Publication Publication Date Title
JP5164273B2 (ja) マルチダイ集積回路デバイス
US10804139B2 (en) Semiconductor system
CN112366193B (zh) 一种桥接芯片及半导体封装结构
CN108206172A (zh) 半导体封装
KR102736237B1 (ko) 인터포저를 포함하는 반도체 패키지
CN105374793A (zh) 具桥接结构的半导体封装构造及其制造方法
US12327821B2 (en) Semiconductor package having chip stack
US9811627B2 (en) Method of component partitions on system on chip and device thereof
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
US8174103B2 (en) Enhanced architectural interconnect options enabled with flipped die on a multi-chip package
US7456505B2 (en) Integrated circuit chip and integrated device
US10418315B2 (en) Semiconductor device and manufacturing method thereof
CN112366194B (zh) 一种桥接芯片及半导体封装结构
CN101290915B (zh) 布局电路
US12266598B2 (en) Dense via pitch interconnect to increase wiring density
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
US20120127774A1 (en) Semiconductor device and electronic device
CN221178002U (zh) 电路板和电子设备
WO2025112360A1 (zh) 一种fpga三维芯粒封装结构
KR20100104855A (ko) 퓨즈를 포함하는 반도체 소자 패키지
US20150340340A1 (en) Semiconductor device
KR100732123B1 (ko) 고밀도 플립-칩 상호접속
US20250094681A1 (en) Cross-Die Signal HCB and Die-to-Die Pin Assignment Supporting Multiply-Instantiated Blocks
US11901300B2 (en) Universal interposer for a semiconductor package
CN121192090A (zh) 半导体结构和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: He Yongsong

Inventor after: Chen Xiaoqiang

Inventor after: Yu Jinjin

Inventor after: Qin Zheng

Inventor after: Gu Donghua

Inventor after: Yin Pengyue

Inventor after: Chai Jing

Inventor after: Qiu Xuesong

Inventor before: He Yongsong

Inventor before: Chen Xiaoqiang

Inventor before: Yu Jinjin

Inventor before: Qin Zheng

Inventor before: Gu Donghua

Inventor before: Yin Pengyue

Inventor before: Chai Jing

Inventor before: Qiu Xuesong

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant