CN112951908B - 包括场板区域的hemt晶体管及其制造工艺 - Google Patents

包括场板区域的hemt晶体管及其制造工艺

Info

Publication number
CN112951908B
CN112951908B CN202011451733.9A CN202011451733A CN112951908B CN 112951908 B CN112951908 B CN 112951908B CN 202011451733 A CN202011451733 A CN 202011451733A CN 112951908 B CN112951908 B CN 112951908B
Authority
CN
China
Prior art keywords
region
field plate
insulating layer
gate
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011451733.9A
Other languages
English (en)
Other versions
CN112951908A (zh
Inventor
F·尤克拉诺
A·基尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN112951908A publication Critical patent/CN112951908A/zh
Application granted granted Critical
Publication of CN112951908B publication Critical patent/CN112951908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

HEMT晶体管包括具有半导体异质结构的半导体主体。导电材料的栅极区域被布置在半导体主体上并且与半导体主体接触。第一绝缘层在半导体主体之上侧向延伸到导电栅极区域。第二绝缘层在第一绝缘层和栅极区域之上延伸。导电材料的第一场板区域在第一绝缘层与第二绝缘层之间延伸，沿着第一方向与导电栅极区域侧向分离。导电材料的第二场板区域在第二绝缘层之上延伸，并且第二场板区域覆盖第一场板区域并与第一场板区域垂直对齐。

Description

包括场板区域的HEMT晶体管及其制造工艺
技术领域
本公开涉及包括场板区域的高电子迁移率晶体管（HEMT）及其制造工艺。
背景技术
众所周知，HEMT晶体管（还被称为异质结构场效应晶体管（HFET））由于在高电压以及高击穿电压下具有操作可能性而正被广泛扩散。
在每个HEMT晶体管中，半导体异质结构允许以电子可控制的方式生成形成HEMT晶体管的通道区域的所谓的二维电子气（2deg）。此外，每个HEMT晶体管包括栅极区域；HEMT晶体管通道被栅极区域上的电压调制。
例如，图1示出了HEMT晶体管，包括半导体主体2，这里是由第一层4和第二层6形成，本文后面也会称为下层4和上层6。
下层4由第一半导体材料形成，诸如例如周期表的第III和第V族的元素的第一半导体合金；例如，下层4可以由氮化镓（GaN）形成。
上层6覆盖在下层4上并且与下层直接接触，并且由周期表的第III至第V族元素的第二半导体材料形成，第二半导体材料诸如是与第一半导体合金不同的第二半导体合金。例如，上层6可以由铝氮化镓（AlGaN）形成。下层4和上层6例如是N型的。尽管未示出，但是半导体主体2进一步包括通常由硅形成的衬底，下层4在该衬底上形成。
HEMT晶体管1进一步包括源极金属化部20和漏极金属化部22，它们相互以一定距离被布置在上层6上方。例如US 2020/0168718（对应于EP 3 660 923A1）中所教导地，源极金属化部20和漏极金属化部22可以与各自的源极和漏极区域直接欧姆接触。特别地，源极金属化部20和漏极金属化部22具有各自的下部分20A、22A以及各自的上部分20B、22B，下部分直接覆盖在上层6上并且邻接上层，上部分与各自的下部分20A、22A邻接并相连。源极金属化部20和漏极金属化部22例如是钛和铝或多层堆叠。
例如氮化硅的第一绝缘层8在上层6以及源极金属化部20和漏极金属化部22的部分下部分20A、22A之上延伸。此外，第一绝缘层8具有开口11，该开口被布置在源极金属化部20和漏极金属化部22的下部分20A、20B之间的中间位置。
导电材料的栅极区域10部分地在开口11内（利用下栅极部分10A）并且部分地在第一绝缘层8上方延伸（利用上栅极部分10B）。栅极区域10例如是由材料堆叠形成的，这些材料诸如是镍（Ni）、金（Au）、铂（Pt）以及钯（Pd），其中镍层与上层6直接接触并且与其形成肖特基型（即整流）的金属半导体结。
例如氮化硅的第二绝缘层12在第一绝缘层8上方延伸并且围绕上栅极部分10A。实际上，第二绝缘层12和第一绝缘层8形成了密封栅极区域10的绝缘结构13。
场板区域14在第二绝缘层12上方延伸，部分地垂直覆盖在栅极区域10上并且部分地向漏极金属化区域22侧向偏移。例如铝的场板区域14的目标是在HEMT晶体管1的操作期间修改现有的电场。场板区域14以未示出的方式被电耦合到源极金属化部20。
例如氧化硅的钝化层16围绕源极金属化部20和漏极金属化部22的上部分20B、22B以及场板区域14，并且覆盖整个结构。
HEMT晶体管的另一实施例在2018年12月13日以申请人的名义提交的意大利专利申请102018000011065中被描述，并且其允许减小漏极漏电流。该解决方案在图2中示出，相对于前述专利申请中所示的内容稍微修改，突出了关于HEMT晶体管1的差异。
图2示出了具有与图1的HEMT晶体管中的一个晶体管类似的一般结构的HEMT晶体管30；因此类似的部件以相同的参考数字标识，并且将不再描述。
在图2的HEMT晶体管30中，除了第一绝缘层8和第二绝缘层12以外，绝缘结构13还包括在它们之间并且部分地在栅极区域10内延伸的介电层32。介电层32也可以是氮化硅。以这种方式，除了具有下栅极部分10A和上栅极部分10B以外，栅极区域10还具有第一中间栅极部分10C和第二中间栅极部分10D，它们被布置在下栅极部分10A与上栅极部分10B之间。
详细地，第一中间栅极部分10C邻接下栅极部分10A，在第一绝缘层8上方延伸并且其面积（在与附图平面垂直的横截面中）近似等于上栅极部分10B的面积。第二中间栅极部分10D被布置在物理上连续的第一中间栅极部分10C与上栅极部分10B之间（物理上与它们相连续），并且其面积（在与附图平面垂直的横截面中）小于第一中间栅极部分10C和上栅极部分10B的面积。第二中间栅极部分10D的厚度近似等于介电层32的厚度。
实际上，介电层32部分地侧向延伸到第一中间栅极部分10C并且部分地（利用其基本环形的部分）在第一中间栅极部分10C和第二中间栅极部分10D之间延伸，并且具有容纳第二中间部分10D的开口（称为第二开口33）。
这允许栅极区域10由三种不同的合金（未示出）制成；特别地，下栅极部分10A和第一中间部分10C可以是与主体2形成肖特基接触的第一金属（例如，镍Ni）；上栅极部分10B可以是具有低电阻的第二金属（例如，铝Al）；以及第二中间部分10D可以是第三材料（例如，氮化钨WN或氮化钽TaN或TiN），它用作阻挡层，并且防止上栅极部分10B的铝经过第一中间部分10C和下栅极部分10A向下扩散到主体2的上层6，从而导致破坏肖特基结。
在频率方面，从小于6 GHz的频率到30 GHz至50 GHz（毫米波）范围内的频率，图1和图2中示出的结构具有非常好的性能并且具有非常好的开关电容，但是当向栅极区域施加高电压时，在增益和电场均匀性方面可以改进。
发明内容
在各种实施例中，本公开提供了一种改进的HEMT晶体管及其制造工艺。
在本公开的至少一个实施例中，提供了一种HEMT晶体管，包括具有半导体异质结构的半导体主体。导电材料的栅极区域被布置在半导体主体上并且与半导体主体接触。第一绝缘层在半导体主体之上侧向延伸到导电栅极区域。第二绝缘层在第一绝缘层和栅极区域之上延伸。导电材料的第一场板区域在第一绝缘层与第二绝缘层之间延伸，沿着第一方向与导电栅极区域侧向分离。导电材料的第二场板区域在第二绝缘层之上延伸，并且第二场板区域覆盖在第一场板区域上。
在至少一个实施例中，提供了一种工艺，包括：在半导体主体中形成半导体异质结构；在半导体主体上形成具有第一开口的第一绝缘层；在半导体主体上形成导电材料的栅极区域并且与半导体主体接触，该栅极区域延伸到开口中；在第一绝缘层上形成导电材料的第一场板区域，该第一场板区域与导电栅极区域侧向分离；在栅极区域、第一场板区域以及第一介电层之上形成第二绝缘层；以及在第二绝缘层之上形成导电材料的第二场板区域，该第二场板区域覆盖在第一场板区域上并且与第一场板区域垂直对齐。
在至少一个实施例中，提供了一种装置，包括具有半导体异质结构的半导体主体。导电栅极区域被布置在半导体主体上。第一绝缘层被布置在半导体主体上，并且导电栅极区域的至少一部分延伸经过第一绝缘层中的开口。第二绝缘层被布置在第一绝缘层和导电栅极区域上。第一导电场板在第一绝缘层与第二绝缘层之间延伸并且与第一绝缘层和第二绝缘层接触，并且第一导电场板沿着第一方向与导电栅极区域侧向分离。第二导电场板被布置在第二绝缘层上，并且第二导电场板沿着与第一方向横切的第二方向覆盖在第一导电场板上。第二绝缘层沿着第二方向直接在第一导电场板与第二导电场板之间延伸。
附图说明
为了更好地理解本公开，现在仅通过非限制性示例的方式参考附图描述了其中一些实施例，其中：
图1示意性地示出了已知的HEMT晶体管的横截面；
图2示意性地示出了另一HEMT晶体管的横截面；
图3示意性地示出了本HEMT晶体管的实施例的横截面；
图4示意性地示出了本HEMT晶体管的不同实施例的横截面；
图5示意性地示出了本HEMT晶体管的另一实施例的横截面；
图6A至图6D示出了在后续的制造步骤中与图3类似的横截面；
图7A至图7D示出了在后续的制造步骤中与图4类似的横截面；
图8示出了申请人对图1、图2、图3和图4的结构执行仿真的结果；
图9是本HEMT晶体管的另一实施例的横截面；
图10和图11是本HEMT晶体管的不同实施例的顶部平面视图；
图12A至图12C是根据实施例的在后续的制造步骤中图5的HEMT晶体管的顶部平面视图；以及
图13至图17是本HEMT晶体管的其他实施例的横截面。
具体实施方式
图3示出了根据一个实施例的HEMT晶体管50。
HEMT晶体管50具有与图2的HEMT晶体管30类似的一般结构，因此在本文下文中简要描述；其区域通过以增加了50的数字来标识。
HEMT晶体管50包括半导体主体52，这里该半导体主体52例如由氮化镓（GaN）的下层54和例如铝氮化镓（AlGaN）的上层56形成。上层56形成半导体主体52的表面52A。以未示出的方式，半导体主体52可以进一步包括硅衬底，和/或上层56可以是多层，该多层包括铝百分比不同的AlGaN层（例如，具有20%的铝的AlGaN层和具有40%的铝的另一AlGaN层）。
源极金属化部70和漏极金属化部72相互以一定距离在主体52上方延伸。此外在这里，源极金属化部70和漏极金属化部72包括下部分70A、72A和上部分70B、72B，并且例如是铝。源极金属化部70和漏极金属化部72形成源极电极和漏极电极，并且被电耦合到各自的源极端子S和漏极端子D。
例如氮化硅的第一绝缘层58在上层56以及源极金属化部70和漏极金属化部72的下部分70A、72A的部分上方延伸。
导电材料的栅极区域60在半导体主体52的上方延伸，并且包括下栅极部分60A（延伸到第一绝缘层58的、称为第一开口61的开口中，并且与半导体主体52的上层56直接接触）、上栅极部分60B、第一中间栅极部分60C和第二中间栅极部分60D，第一中间栅极部分和第二中间栅极部分被布置在下栅极部分60A与上栅极部分60B之间。这里，栅极区域60又可以由材料的堆叠形成，这些材料例如是镍（Ni）、铝（Al）以及氮化钨（WN）或氮化钽（TaN）。
栅极区域60被电耦合到栅极端子G。
例如氮化硅的介电层82在第一绝缘层58上方延伸，并且部分地在栅极区域60内延伸。因此介电层82具有开口（也称为第二开口83），栅极区域60的第二中间部分60D在该开口中延伸。
例如氮化硅的第二绝缘层62在介电层82上方延伸，并且在顶部且侧向地围绕上栅极部分60B。实际上，第二绝缘层62与第一绝缘层58和介电层82形成密封栅极区域60的绝缘结构63。
例如氧化硅的钝化层66，围绕源极金属化部70和漏极金属化部72的上部分70B、72B，并且覆盖整个结构。
图3的晶体管50具有导电材料（诸如金属，例如铝）的第一场板区域84和第二场板区域85。
第一场板区域84在介电层82上方在栅极区域60与漏极金属化部72之间延伸，并且被第二绝缘层62覆盖。在所示的实施例中，第一场板区域84被布置得更靠近栅极区域60而不是靠近漏极金属化部72。例如，在源极金属化部70、栅极区域60、第一场板区域84以及漏极金属化部72相邻的方向（与图3中的第一笛卡尔轴线X平行的方向）上，第一场板区域84可以具有取决于击穿电压的宽度L1，例如在0.1 µm至3 µm之间，例如为1 µm，并且可以被布置所在的位置距栅极区域60的距离d为0.1 µm至3 µm，例如为1 µm（距离d是从面向第一场板区域84的上栅极部分60B的边缘近似计算的）。
如下文参考图6A至6D详细讨论地，第一场板区域84可以是与上栅极部分60B相同的导电材料，特别是同一金属层，并且以同一制造步骤制造。
第二场板区域85在第二绝缘层62上方延伸，垂直覆盖（相对于第二笛卡尔轴Z）在第一场板区域84上，并且被钝化层66覆盖。第二场板区域85具有的宽度L2至少等于、但通常大于第一场板区域84的宽度L1。例如，第二场板区域85的宽度L2可以在0.1 µm至5 µm之间。
如线条75所示，场板区域84、85被电耦合到源极金属化部70。特别地，第二场板区域85可以与源极区域70和漏极区域72的上部70B和72B共同形成并使用相同的金属层。
场板区域84、85具有修改现有电场并且特别是在HEMT晶体管50的操作期间使电场更均匀的效果。此外，第一场板区域84的存在允许HEMT晶体管50的增益显著增加。事实上，如下文参考图8所讨论的，在漏极电压增加的情况下，充当栅极区域60与漏极金属化部72之间的屏蔽体的第一场板区域84具有减小栅极-漏极电容的效果，增益与该栅极-漏极电容负相关。
图4示出了HEMT晶体管的不同实施例，这里用100指示。
HEMT晶体管100具有与图3的HEMT晶体管50类似的一般结构。因此共用的部件已经提供有相同的参考数字并且将不会进一步描述。
在HEMT晶体管100中，这里用84ʹ指示的第一场板区域包括下板部分84Aʹ和上板部分84Bʹ。
第一场板区域84ʹ的上板部分84Bʹ大致对应于图3的第一场板区域84，并且因此在第二绝缘层62上方在栅极区域与漏极金属化部72之间侧向延伸到栅极区域60。第一场板区域84ʹ的下板部分84Aʹ连续地从上板部分84Bʹ、经过介电层（这里用82ʹ指示）的开口（称为第三开口86）、并且部分经过在其空腔87中的第一绝缘层（这里用58ʹ指示）向半导体主体52的表面52A延伸。然而，下板部分84Aʹ并未完全延伸经过第一绝缘层58ʹ，第一绝缘层的较薄部分（下文称为变薄部分58Aʹ）在半导体主体52的表面52A与第一场板区域84ʹ之间延伸，将第一场板区域与半导体主体52电分离。
如下文参考图8所讨论的，该实施例的特征在于增益显著增加和特别均匀的电场。
图5示出了HEMT晶体管的另一实施例，这里用150指示。
除了栅极区域的形状（与图1的HEMT晶体管1类似）以外，HEMT晶体管150具有与图3的HEMT晶体管50类似的一般结构。因此，与图3的HEMT晶体管50共用的部件已经提供有相同的参考数字并且将不再进一步描述。
详细地说，HEMT晶体管150包括具有下栅极部分60A″和上栅极部分60B″的栅极区域60″。此外，HEMT晶体管150包括第一绝缘层以及第一场板区域84″，该第一绝缘层用58″指示并且具有容纳下栅极部分60A″的开口61″。第一场板区域84″在绝缘层58″上方延伸，并且侧向地并且在顶部被第二绝缘层62覆盖。
在该实施例中，下栅极部分60A″和上栅极部分60B″可以由单个的沉积（例如“溅射”）金属层或单个蒸发层或通过多个单独沉积的层的堆叠形成。在后一种情况下，第一场板区域84″可以利用栅极区域60″中的一层形成。
这里，第二场板区域85又在第一场板区域84″上方垂直延伸（在第二笛卡尔轴线Z的方向上）。
由于栅极区域60″的简单形状，该实施例允许简化制造工艺。
现在将参考图6A至图6D并且分别参考图7A至图7D来描述图3和图4的HEMT晶体管50和100的制造工艺。图6A示出了在HEMT晶体管50的中间制造步骤中与图3类似的横截面。
特别地，图6A示出了中间结构，其中，在半导体主体52上方，源极金属化部70的下部分70A、漏极金属化部72的下部分72A以及第一绝缘层58已经以本身已知的方式形成；此外，第一绝缘层58已经被蚀刻以形成第一开口61；第一开口61中的下栅极部分60A和下栅极部分60A上方的第一中间栅极部分60C已经形成（例如，下栅极部分60A和第一中间栅极部分60C可以通过空腔内的镍层的物理气相沉积（PVD）同时形成，该空腔形成在临时结构中并且具有小尺寸的开口，相关于第一中间栅极部分60C的面积而言），并且在移除临时结构之后，介电层82例如已经通过PECVD沉积而被沉积。
接着，如图6B所示，例如通过干蚀刻移除在第一中间栅极部分60C上方的介电层82的一部分，形成第二开口83。
然后，如图6C所示，连续执行两个溅射工艺；特别是氮化钨（WN）或氮化钽（TaN）的第一溅射工艺，形成较薄的第一金属层，填充第二开口83，并且旨在随后形成第二中间栅极部分60D，以及例如铝的第二溅射工艺，形成较厚的第二金属层。第一和第二金属层形成的层在图6C中用200指示。可替代地，可以使用一系列被溅射的金属层，包括氮化钨WN/铝Al/氮化钛TiN。
接着，如图6D所示，例如使用未示出的抗蚀掩模，选择性地移除金属层200（也称为栅极金属层）的一些部分，形成栅极区域60的第二中间栅极部分60D和上部分60B以及第一场板区域84。
已知步骤如下，包括：沉积第二绝缘层62；沉积第三金属层，例如通过溅射的铝基层（诸如Al、AlSiCu或AlCu双层以及Ti、TiN金属层）；以及随后的选择性移除，以形成源极金属化部70和漏极金属化部72的上部分70B和72B以及第二场板区域85。最后跟随的是沉积钝化层66。
以这种方式，相对于图2的HEMT晶体管30的制造工艺，第一场板区域84可以在不添加工艺步骤的情况下仅通过对栅极金属层200的蚀刻掩模修改而形成，并且因此不需要额外的成本。
图7A示出了HEMT晶体管100的中间制造步骤中与图4类似的横截面。
特别地，图7A示出了中间结构，其中，在半导体主体52上方，源极金属化部70的下部分70A、漏极金属化部72的下部分72A以及第一绝缘层58ʹ已经以本身已知的方式形成；此外，第一绝缘层58ʹ已经被蚀刻以形成第一开口61，第一开口61中的下栅极部分60A和下栅极部分60A上方的第一中间栅极部分60C已经被形成（例如，下栅极部分60A和第一中间栅极部分60C可以如上文针对HEMT晶体管50所述地形成），并且介电层82ʹ例如已经通过PECVD沉积而被沉积。因此图7A的中间结构与图6A的中间结构相同。
接着，图7B，在第一中间栅极部分60C上方移除介电层82ʹ的一部分，形成第二开口83。此外，介电层82ʹ的一部分和第一绝缘层58ʹ的下方部分被选择性地对于第二开口83侧向移除，形成第三开口86，此处希望形成第一场板区域84ʹ。
然后，图7C，栅极金属层200ʹ例如以上文参考图6C所述的方式沉积，连续执行氮化钨（WN）或氮化钽（TaN）的第一溅射工艺，以形成第一金属层（该第一金属层较薄，并且旨在随后形成第二中间栅极部分60D和第一场板区域84的下部分84A），并且执行例如铝的第二溅射工艺，以形成较厚的第二金属层。
接着，图7D，例如使用未示出的抗蚀掩膜，选择性地移除栅极金属层200ʹ的一些部分，完成栅极区域60ʹ和第一场板区域84ʹ。
已知步骤如下，包括：沉积第二绝缘层62；沉积第三金属层，例如通过溅射的铝基层（如上所示）；以及随后的选择性移除，以形成源极金属化部70和漏极金属化部72的上部分70B和72B以及第二场板区域85。最后跟随的是沉积钝化层66。
因此在这种情况下，相对于图2的HEMT晶体管30的制造工艺，第一场板区域84可以在不添加工艺步骤的情况下通过对栅极金属层200ʹ的蚀刻掩模修改而形成，并且因此无需额外的成本。
类似地，相对于形成图1的HEMT晶体管1所预见的步骤，HEMT晶体管150的制造工艺不需要额外步骤，并且在一些实施例中，只有掩模的一些修改可以用于定义栅极区域60″，以形成第一场板区域84″。图3至图5中示出的HEMT装置有许多优点。如图所示，由于存在额外的屏蔽区域（第一场板区域84、84ʹ、84″），因此所述的HEMT装置具有高增益，如图8所示。
特别地，图8示出了申请人执行仿真的结果，其关于利用HEMT晶体管可获得的增益G作为在2 GHz至10 GHz范围内频率f的函数的变化曲线图，分别针对图1的HEMT晶体管1（曲线A）、图2的HEMT晶体管30（曲线B）、图3的HEMT晶体管50（曲线C）以及图4的HEMT晶体管100（曲线D）。可以看出，HEMT晶体管50和100相对于缺少第一场板区域84、84ʹ的类似结构具有相当大的增益。
以未示出的方式，图3至图5中示出的HEMT装置允许在电场均匀性方面获得不可忽略的改善，从而提高其在高电压下的鲁棒性。
最后明确的是，在不背离本公开的范围的情况下，可以对本文描述和说明的HEMT晶体管及其制造工艺进行修改和变更。例如，可以组合所述的不同实施例以提供进一步的解决方案。
例如，第二场板85和第一场板84、84ʹ、84″可以各种方式连接到源极金属化部70；图5中的第一场板84″和栅极区域60″可相对于绝缘层58″以不同方式定位；并且图5中的栅极区域60″可以不同的方式定义，如下文详细讨论。
第二场板85的连接：
第二场板85可以经过在有源区（其中二维电子气-2deg-形成HEMT晶体管的通道区域并传导电流）之上或在围绕有源区的无源区之上延伸的连接区域连接到源极金属化部70，如下所述。
例如，图9示出了实施例，其中图5的HEMT晶体管150具有第二场板85，该第二场板85经过在第三金属层中形成的连接部分连接到源极金属化部70，该第三金属层还形成了源极金属化部70的上部分70B、漏极金属化部72的上部分72B以及第二场板区域85，因此在同一蚀刻步骤中被定义。
特别地，在图9中，第三金属层的偏置金属部分88在第二绝缘层62上在源极金属化部70的上部分70B与第二场板区域85之间延伸，并且与上部分和第二场板区域形成一个单个区域。
根据不同的实施例，第二场板85经过在HEMT晶体管150的无源区上延伸的连接区域连接到源极金属化部70，如本文下文参考图10所述，它在平面视图中示出了图5的HEMT晶体管150的基本单元的结构。
在此的意图是，HEMT晶体管150可以包括多个基本单元，每个基本单元具有至少一个源极金属化部70、至少一个漏极金属化部72、至少一个第一场板84以及至少一个第二场板85（作为指形部沿着一个方向（图10的垂直方向）延伸）。
图10示出了在沉积和定义第二绝缘层62（在图10中不可见）以及沉积和定义第三金属层（用98指示）之后的HEMT晶体管150的中间结构的一部分，以形成源极金属化部70和漏极金属化部72的上部分70B和72B以及第二场板区域85。特别地，图10示出了由不参与导电行为的无源区91包围的有源区90（该有源区90容纳2-deg的高迁移率传导电子）。无源区91通常被掺杂以避免当HEMT晶体管150被关断时电流通过。
在图10中，线条93指示有源区90的边界。
这里，第三金属层98还被定义以形成第二场板连接区域97，该第二场板连接区域97在源极金属化部70的上部分70B与第二场板区域85之间的无源区91之上延伸，从而将上部分和第二场板区域85电连接。
根据不同的实施例，如图11所示，第二场板85经过多个夹持部或桥接部分105连接到源极金属化部70，多个夹持部或桥接部分105彼此间以一定的间距在有源区90之上延伸，并且由第二金属层200″形成。在这种情况下，在横截面中，夹持部105不可见（如图5中所示）或者具有与图9的偏置金属部分88类似的形状，这取决于经过HEMT晶体管150的横截面是在两个相邻的夹持部105之间的区域中绘制的，还是经过夹持部105中的一个夹持部。
根据又一实施例，第二场板85通过图10的第二场板连接区域和图11的夹持部105两者连接到源极金属化部70。
第一场板84、84ʹ、84″的连接：
第一场板84、84ʹ、84″可以经过在无源区91之上延伸的连接区域或经过第二场板85连接到源极金属化部70，如下所述。
例如，如图12A至图12C中所示，第一场板84、84ʹ、84″可以连接到源极金属化部70，这些图示出了在三个中间制造步骤中图5的HEMT晶体管150的基本单元的结构（在无源区91之上的连接）。
此外，在这里，HEMT晶体管150可以包括多个基本单元，每个基本单元具有至少一个源极金属化部70、至少一个漏极金属化部72、至少一个第一场板84以及至少一个第二场板85（作为指形部沿着一个方向（图12A至图12C的垂直方向）延伸）。
图12A示出了在形成源极金属化部70和漏极金属化部72的下部分70A、72A之后，以及在形成和定义绝缘层58″（图5）之后的HEMT晶体管150的中间结构的一部分。
在图12A中，源极金属化部70和漏极金属化部72的下部分70A、72A主要在有源区90上延伸，并且具有在无源区91上延伸的末端部分70A1、72A1。线条93指示有源区90的边界；线条94指示绝缘层58″（不可见）的边界，并且线条95指示第一开口（图5中的61″）。
图12B示出了在沉积和定义金属层（与图7C的栅极金属层200ʹ类似）之后的HEMT晶体管150的中间结构的相同部分，以形成栅极区域60″、第一场板84″以及第一连接区域96。第一连接区域96与第一场板84″构成整体并相连，从第一场板84″的末端延伸到无源区91上并以扩大部分96A结束。
图12C示出了在沉积和定义第二绝缘层62（图12C中不可见）以及沉积和定义第三金属层（再次用98指示）之后的图12A和图12B的相同部分，以形成源极金属化部70和漏极金属化部72的上部分70B和72B以及第二场板区域85。
在图12C中，第二绝缘层62（图5）已经被定义以形成在第一连接区域96的放大部分96A之上的通孔99。
这里，第三金属层98还在无源区91之上延伸，特别是在放大部分96A之上延伸，并且填充通孔99以形成连接通道（因为其与通孔具有相同的形状，因此用相同的数字99指示）。连接通道99将源极金属化部70的上部分70B电连接到第一连接区域96的放大部分96A（在较低电平下），从而连接到第一场板84″。
这里，此外，第三金属层98还被以形成第二场板连接区域97，该第二场板连接区域在源极金属化部70的上部分70B与第二场板区域85之间在无源区91之上延伸。
因此，第一连接区域96、连接通道99以及第二连接区域97形成图3的线条75，直接连接源极金属化部70、第一场板84″以及第二场板区域85。
根据不同的实施例，如图13中所示，第一场板84、84ʹ、84″可以经过第二场板85连接到源极金属化部70。
详细地说，在图13中，第二绝缘层62具有通孔，该通孔被称为场板连接开口89并在第一场板84″之上延伸。因此，在沉积第三金属层98期间，金属进入并填充场板连接开口89，形成也由89指示的场板通道（因为其具有相同的形状并且由场板连接开口89定义）。场板连接通道89将第一场板84″电连接到第二场板区域85，从而通过上文讨论的在第二场板85的部分连接中的解决方案中的一个解决方案连接到源极金属化部70。
根据另一实施例，结合图12A至图12C以及图13的解决方案，第一场板84、84ʹ、84″可以在无源区91之上（通过第一连接区域96、放大部分96A以及连接通道99，如图12A至图12C所示）并且也在有源区90（通过场板连接通道89，如图13所示）之上连接到源极金属化部70。
第一场板84″的布置：
第一场板84″可以相对于绝缘层58″以不同方式布置。
特别地，作为图5中示出的布置的替代方案，其中第一场板84″完全在绝缘层58″之上形成，第一场板84″可以利用它的下部分形成在绝缘层58″内，如图14中所示。
在这种情况下，执行与参考图7B至图7D所述步骤类似的工艺步骤。特别地，在沉积绝缘层58″之后，形成第一开口61，并且在单独的蚀刻步骤中形成空腔87ʹ（对应于图4的第三开口86和空腔87）。然后，沉积并定义栅极金属层（与图7C的栅极金属层200″类似）以形成栅极区域60″和第一场板区域84″。此后，沉积并定义第二绝缘层62和第三金属层，并由钝化层66覆盖。
根据不同的实施例，第一场板84″可以被形成以接触半导体主体52。在这种情况下，绝缘层58″只能被部分移除，如图15中所示。
详细地说，在图15中，绝缘层58″中的第三开口（这里用86ʹ指示）是通孔，使得第一场区域4″的底部直接接触半导体主体52。
栅极区域60″的布置：
栅极区域60″可以直接在半导体主体52上延伸并且与半导体主体52接触，如图9、图12、图13至图15中所示，或者可以进入半导体主体中的凹槽，如图16中所示。
在图16中，栅极60″的下栅极部分60A″在凹槽79中延伸经过半导体主体52的上层56的部分。
当第一场板84″与半导体主体52直接接触时，可使用该解决方案。
栅极区域60″和第一场板84″的定义：
栅极区域60″和第一场板84″可以经过已知的掩模和蚀刻步骤被定义，在这种情况下，由于如图9、图13至图17中所示的蚀刻工艺或者使用剥离工艺，绝缘层58″略微凹陷。在这种情况下，如图17中所示，绝缘层58″具有不凹陷的平面上表面。
上文所述的各种实施例可以组合以提供进一步的实施例。可以根据上述详细描述对实施例进行这些和其他更改。通常，在以下权利要求中，所使用的术语不应该被解释为将权利要求限制于说明书和权利要求中公开的特定实施例，而应该被解释为包括所有可能的实施例以及这些权利要求有权获得的等效物的全部范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种HEMT晶体管，包括：
半导体主体，具有半导体异质结构；
导电材料的栅极区域，布置在所述半导体主体上并且与所述半导体主体接触；
第一绝缘层，在所述半导体主体之上侧向延伸到导电的所述栅极区域；
第二绝缘层，在所述第一绝缘层和所述栅极区域之上延伸；
导电材料的第一场板区域，在所述第一绝缘层与所述第二绝缘层之间延伸，沿着第一方向与导电的所述栅极区域侧向分离；
导电材料的第二场板区域，沿着所述第一方向在所述第二绝缘层之上延伸，所述第二场板区域覆盖所述第一场板区域，其中所述栅极区域包括下栅极部分和上栅极部分，所述下栅极部分延伸到所述第一绝缘层的第一开口中并且与所述半导体主体接触；以及
在所述第一绝缘层和所述第二绝缘层之间延伸的介电层，其中所述介电层具有第二开口和第三开口，所述栅极区域具有中间栅极部分，所述中间栅极部分在所述上栅极部分与所述下栅极部分之间延伸到所述第二开口中，并且其中所述第一场板区域具有下板部分，所述下板部分延伸经过所述介电层的所述第三开口并且进入所述第一绝缘层的空腔中，所述第一绝缘层的厚度减薄部分在所述下板部分与所述半导体主体之间延伸。
2.根据权利要求1所述的HEMT晶体管，其中所述第一场板区域和所述第二场板区域是金属区域。
3.根据权利要求1所述的HEMT晶体管，其中所述上栅极部分是由与所述第一场板区域相同的材料形成的。
4.根据权利要求3所述的HEMT晶体管，其中所述上栅极部分和所述第一场板区域由铝制成。
5.根据权利要求1所述的HEMT晶体管，进一步包括导电材料的漏极接触区域和源极接触区域，所述漏极接触区域和所述源极接触区域经过所述栅极区域的相对侧上的所述第一绝缘层和所述第二绝缘层、在所述半导体主体之上延伸并且与所述半导体主体电接触，其中所述第一场板区域被布置在所述栅极区域与所述漏极接触区域之间。
6.根据权利要求5所述的HEMT晶体管，其中所述第一场板区域被电耦合到所述源极接触区域。
7.根据权利要求1所述的HEMT晶体管，其中所述第一场板区域具有沿着所述第一方向的第一宽度，并且所述第二场板区域具有沿着所述第一方向的第二宽度，其中所述第二宽度大于所述第一宽度。
8.根据权利要求1所述的HEMT晶体管，其中所述半导体主体至少包括包含铝氮化镓的第一半导体层和包含氮化镓的第二半导体层，其中所述第二半导体层邻接所述第一绝缘层。
9.根据权利要求1所述的HEMT晶体管，进一步包括导电材料的漏极接触区域和源极接触区域，所述漏极接触区域和所述源极接触区域经过所述栅极区域的相对侧上的所述第一绝缘层和所述第二绝缘层、在所述半导体主体之上延伸并且与所述半导体主体电接触，
所述半导体主体包括有源区和无源区，所述栅极区域、所述第一场板区域和所述第二场板区域在所述有源区之上延伸，
其中所述第一场板区域经过场板接触区域和连接通道与所述源极接触区域电接触，所述场板接触区域从所述第一场板区域延伸到所述无源区上，所述连接通道在所述场板接触区域与所述源极接触区域的上部分之间延伸。
10.根据权利要求1所述的HEMT晶体管，进一步包括导电材料的漏极接触区域和源极接触区域，所述漏极接触区域和所述源极接触区域经过所述栅极区域的相对侧上的所述第一绝缘层和所述第二绝缘层、在所述半导体主体之上延伸并且与所述半导体主体电接触，
所述半导体主体包括有源区和无源区，所述栅极区域、所述第一场板区域和所述第二场板区域在所述有源区之上延伸，
其中所述第一场板区域经过场板连接通道与所述第二场板区域电接触，所述场板连接通道经过所述第二绝缘层在所述有源区之上延伸。
11.根据权利要求1所述的HEMT晶体管，进一步包括导电材料的漏极接触区域和源极接触区域，所述漏极接触区域和所述源极接触区域经过所述栅极区域的相对侧上的所述第一绝缘层和所述第二绝缘层、在所述半导体主体之上延伸并且与所述半导体主体电接触，
所述半导体主体包括有源区和无源区，所述栅极区域、所述第一场板区域和所述第二场板区域在所述有源区之上延伸，
金属部分在所述源极接触区域与所述第二场板区域之间在所述第二绝缘层上延伸。
12.一种用于制造HEMT晶体管的工艺，包括：
在半导体主体中形成半导体异质结构；
在所述半导体主体上形成具有第一开口的第一绝缘层；
在所述半导体主体上形成导电材料的栅极区域并且与所述半导体主体接触，所述栅极区域延伸到所述开口中；
在所述第一绝缘层上形成导电材料的第一场板区域，所述第一场板区域沿第一方向与导电的所述栅极区域侧向分离；
在所述栅极区域、所述第一场板区域以及所述第一绝缘层之上形成第二绝缘层；以及
沿着所述第一方向在所述第二绝缘层之上形成导电材料的第二场板区域，所述第二场板区域覆盖所述第一场板区域；
在所述第一开口中形成导电材料的下栅极部分；
在所述第一绝缘层之上和所述下栅极部分之上形成介电层；以及
在所述下栅极部分之上选择性地移除所述介电层，包括移除所述介电层与所述下栅极部分相邻但不邻接的部分，所述工艺进一步包括：
在所述介电层的移除部分下方的所述第一绝缘层中形成空腔，所述空腔覆盖在所述第一绝缘层的厚度减薄部分上，使得金属层填充所述空腔和所述介电层的所述移除部分。
13.根据权利要求12所述的工艺，其中形成所述栅极区域和形成所述第一场板区域包括沉积和定义相同金属层。
14.根据权利要求13所述的工艺，其中所述金属层形成上栅极部分和所述第一场板区域。
15.根据权利要求13所述的工艺，其中所述金属层是铝。
16.一种HEMT装置，包括：
半导体主体，具有半导体异质结构；
导电栅极区域，在所述半导体主体上；
第一绝缘层，在所述半导体主体上，所述导电栅极区域的至少一部分延伸经过所述第一绝缘层中的第一开口；
第二绝缘层，在所述第一绝缘层和所述导电栅极区域上；
第一导电场板，在所述第一绝缘层与所述第二绝缘层之间延伸并且与所述第一绝缘层和所述第二绝缘层接触，所述第一导电场板沿着第一方向与所述导电栅极区域侧向分离；
第二导电场板，在所述第二绝缘层上，所述第二导电场板沿着与所述第一方向横切的第二方向覆盖所述第一导电场板，所述第二绝缘层沿着所述第二方向直接在所述第一导电场板与所述第二导电场板之间延伸；以及
在所述第一绝缘层和所述第二绝缘层之间延伸的介电层，其中所述介电层具有第二开口，所述导电栅极区域包括在所述第一开口中并且与所述半导体主体接触的下栅极部分、在第一绝缘层和所述介电层之间的第一中间栅极部分、位于所述第一中间栅极部分上方的所述第二开口中的第二中间栅极部分、以及位于所述第二开口上方的上栅极部分，其中所述第一中间栅极部分在所述第一方向上比所述第二中间栅极部分更宽。
17.根据权利要求16所述的HEMT装置，其中所述导电栅极区域的至少一部分是由与所述第一导电场板相同材料形成的。
18.根据权利要求17所述的HEMT装置，其中所述导电栅极区域的所述至少一部分和所述第一导电场板是由铝形成的。
19. 根据权利要求16所述的HEMT装置，进一步包括：
漏极触点，在所述半导体主体上并且与所述半导体主体接触；以及
源极触点，在所述半导体主体上并且与所述半导体主体接触，
其中所述漏极触点和所述源极触点中的每个触点延伸经过在所述导电栅极区域的相对侧上的所述第一绝缘层和所述第二绝缘层，其中所述第一导电场板沿着所述第一方向被布置在所述栅极区域与所述漏极触点之间。
20.根据权利要求19所述的HEMT装置，其中所述第一导电场板被电耦合到所述源极触点。
CN202011451733.9A 2019-12-10 2020-12-10 包括场板区域的hemt晶体管及其制造工艺 Active CN112951908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102019000023475A IT201900023475A1 (it) 2019-12-10 2019-12-10 Transistore hemt includente regioni di field plate e relativo processo di fabbricazione
IT102019000023475 2019-12-10

Publications (2)

Publication Number Publication Date
CN112951908A CN112951908A (zh) 2021-06-11
CN112951908B true CN112951908B (zh) 2025-12-23

Family

ID=69904088

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202022963156.3U Active CN214797426U (zh) 2019-12-10 2020-12-10 高电子迁移率晶体管和半导体装置
CN202011451733.9A Active CN112951908B (zh) 2019-12-10 2020-12-10 包括场板区域的hemt晶体管及其制造工艺

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202022963156.3U Active CN214797426U (zh) 2019-12-10 2020-12-10 高电子迁移率晶体管和半导体装置

Country Status (4)

Country Link
US (1) US12218231B2 (zh)
EP (1) EP3836228B1 (zh)
CN (2) CN214797426U (zh)
IT (1) IT201900023475A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800011065A1 (it) 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
IT201900023475A1 (it) * 2019-12-10 2021-06-10 St Microelectronics Srl Transistore hemt includente regioni di field plate e relativo processo di fabbricazione
EP4135010B1 (en) * 2020-05-13 2026-01-21 Nuvoton Technology Corporation Japan Semiconductor device for power amplification
JP7472064B2 (ja) * 2021-03-10 2024-04-22 株式会社東芝 半導体装置
CN113436975B (zh) * 2021-08-27 2021-12-14 深圳市时代速信科技有限公司 一种半导体器件及制备方法
CN115732544A (zh) * 2021-08-30 2023-03-03 华为技术有限公司 一种场效应管、其制备方法及电子电路
CN115498033A (zh) * 2022-08-31 2022-12-20 杭州云镓半导体科技有限公司 一种GaN器件结构以及相应的制作方法
US20250142928A1 (en) * 2023-10-30 2025-05-01 Stmicroelectronics International N.V. Back barrier integration scheme for gan devices
IT202400001401A1 (it) * 2024-01-25 2025-07-25 St Microelectronics Int Nv Sensore di temperatura lineare con ridotto numero di terminali in tecnologia hemt

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN214797426U (zh) * 2019-12-10 2021-11-19 意法半导体股份有限公司 高电子迁移率晶体管和半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238560B (zh) * 2005-06-10 2011-08-31 日本电气株式会社 场效应晶体管
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
CN101414633B (zh) * 2008-12-01 2010-04-21 西安电子科技大学 凹槽绝缘栅型复合栅场板高电子迁移率器件
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5995309B2 (ja) * 2012-03-28 2016-09-21 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
JPWO2017038139A1 (ja) * 2015-08-28 2018-04-12 シャープ株式会社 窒化物半導体装置
US9929261B2 (en) * 2016-04-07 2018-03-27 Semiconductor Components Industries, Llc Electronic device including a HEMT with a segmented gate electrode
EP3252825B1 (en) * 2016-05-30 2022-12-21 STMicroelectronics S.r.l. Double-channel hemt device and manufacturing method thereof
US10644127B2 (en) * 2017-07-28 2020-05-05 Semiconductor Components Industries, Llc Process of forming an electronic device including a transistor structure
IT201800007920A1 (it) 2018-08-07 2020-02-07 St Microelectronics Srl Metodo di fabbricazione di un dispositivo hemt con ridotta corrente di perdita di gate, e dispositivo hemt
CN211125660U (zh) 2018-11-28 2020-07-28 意法半导体股份有限公司 用于制造高电子迁移率晶体管器件的中间结构
IT201800011065A1 (it) 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN214797426U (zh) * 2019-12-10 2021-11-19 意法半导体股份有限公司 高电子迁移率晶体管和半导体装置

Also Published As

Publication number Publication date
US12218231B2 (en) 2025-02-04
EP3836228C0 (en) 2026-02-25
US20210175350A1 (en) 2021-06-10
CN214797426U (zh) 2021-11-19
CN112951908A (zh) 2021-06-11
EP3836228A1 (en) 2021-06-16
EP3836228B1 (en) 2026-02-25
IT201900023475A1 (it) 2021-06-10

Similar Documents

Publication Publication Date Title
CN112951908B (zh) 包括场板区域的hemt晶体管及其制造工艺
US11749622B2 (en) Field effect transistor and semiconductor device
TWI772545B (zh) 半導體裝置
US20110221011A1 (en) Semiconductor component and method for producing the same
US10903323B2 (en) Semiconductor device
TWI850334B (zh) 半導體裝置之製造方法及半導體裝置
JP7095982B2 (ja) 半導体装置
CN114078965A (zh) 高电子迁移率晶体管及其制作方法
CN110785854A (zh) 具有低电容场板结构的晶体管
CN114649412B (zh) 半导体器件及形成该半导体器件的处理
TWI817406B (zh) 高電子遷移率電晶體及其形成方法
US20110291203A1 (en) Semiconductor device and method for manufacturing the same
US20230080636A1 (en) Device structure for power semiconductor transistor
US20030173584A1 (en) Semiconductor integrated circuit device and method of fabricating the same
US8110870B2 (en) Semiconductor device
TW200849554A (en) Semiconductor device and manufacturing method therefor
US8872282B2 (en) Semiconductor device
CN120018576A (zh) Iii族氮化物晶体管器件和制造iii族氮化物晶体管器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant