CN112968894A - 接口转换装置及计算设备 - Google Patents

Abstract

本申请涉及一种接口转换装置及计算设备。本申请一实施例中，接口转换装置可以包括：至少一路局域互联网络LIN单元、处理器接口和TAXI接口，每一所述LIN单元包括一状态机和一LIN主节点，所述状态机分别连接一所述LIN主节点、所述处理器接口和所述TAXI接口，所述TAXI接口连接所述状态机和所述LIN主节点、同时外接TAXI总线，所述处理器接口分别连接所述状态机和所述LIN主节点、同时外接CPU。本申请实施例通过硬件实现了以太网报文和LIN报文的转换，能够有效提升效率和节省CPU资源。

Description

接口转换装置及计算设备

技术领域

本申请涉及数据通信技术领域，特别是指一种接口转换装置及计算设备。

背景技术

目前，局域互联网络(LIN，Local Interconnect Network)和以太网之间的接口转换大多直接使用CPU来处理，其架构如图1所示，CPU将以太网报文解析后再配置到LIN主节点(LIN_Core)。由于LIN接口速度慢，而以太网速度快，一个以太网数据包的收发过程中LIN主节点需要多次向CPU发起中断以进行中间处理，严重影响CPU效率。

发明内容

鉴于现有技术的以上问题，本申请提供一种专用于以太网接口和LIN接口之间转换的接口转换装置，以通过硬件来实现以太网报文和LIN报文的转换，无需CPU直接处理，从而有效提升效率，节省CPU资源。

为达到上述目的，本申请第一方面提供了一种接口转换装置，包括：至少一路局域互联网络LIN单元、处理器接口和TAXI接口，每一所述LIN单元包括一状态机和一LIN主节点，所述状态机分别连接一所述LIN主节点、所述处理器接口和所述TAXI接口，所述TAXI接口连接所述状态机和所述LIN主节点、同时外接TAXI总线，所述处理器接口分别连接所述状态机和所述LIN主节点、同时外接CPU；

其中，来自TAXI总线的以太网报文由所述TAXI接口接收并按照其中的LIN编号缓存所述以太网报文中的有效承载部分；所述以太网报文中的有效承载部分进入对应其LIN编号的LIN单元中的状态机，所述状态机通过解析所述以太网报文中的有效承载部分对所述LIN单元中的LIN主节点进行配置，所述LIN主节点按照所述配置和来自所述处理器接口的LIN控制信息完成收发后返回对应所述以太网报文的LIN数据给所述TAXI接口，所述TAXI接口利用所述LIN数据和来自所述处理器接口的对应所述LIN编号的LIN控制信息封装LIN报文并发送到所述TAXI总线上。

由上，通过硬件实现了以太网报文到LIN报文的转换，无需CPU直接处理，有效提升了效率和节省了CPU资源。

至少一些实施例中，所述TAXI接口中包括：第一缓存器，所述第一缓存器配置为按照LIN编号缓存所述以太网报文中的有效承载部分。

由上，实现了多路LIN的并行收发，有效减少多路LIN同时收发而引起的竞争冒险。

至少一些实施例中，所述TAXI接口中包括第二缓存器，配置为按照所述LIN编号缓存所述LIN报文，以便并行发送所述至少一路LIN单元的LIN报文。

由上，实现了多路LIN报文的并行处理，有效减少多路LIN同时收发而引起的竞争冒险。

至少一些实施例中，所述状态机，还配置为接收所述LIN主节点发起的中断，在所述中断指示异常时通过所述处理器接口向CPU发送中断消息，在所述中断指示正常时直接屏蔽所述中断消息。

由上，有效避免了LIN主节点在数据收发过程中多次发起中断而影响CPU效率。

至少一些实施例中，所述处理器接口，还配置为接收到来自CPU的中断恢复信号后更新错误标志为中断复位，以便各路所述LIN单元通过检测所述错误标志位来继续使能工作。

由上，实现了接口转换装置的硬件复位。

至少一些实施例中，每一LIN单元还包括：判断逻辑电路；其中，所述LIN单元中的状态机通过所述判断逻辑电路连接所述TAXI接口、处理器接口和LIN主节点，所述TAXI接口、处理器接口分别通过所述判断逻辑电路连接所述LIN单元中的LIN主节点。

由上，实现了接口转换装置中数据交互的统一管理和合理分路。

至少一些实施例中，所述状态机，具体配置为截取所述以太网报文中有效承载部分的ID位域并配置到所述LIN主节点的IP中。

由上，实现了LIN主机的IP配置。

至少一些实施例中，所述状态机，具体配置为截取所述以太网报文中有效承载部分的数据长度位域并配置到所述LIN主节点的数据长度寄存器中。

由上，实现了LIN主节点数据长度配置。

至少一些实施例中，所述状态机，具体配置为截取所述以太网报文中有效承载部分的数据位域并配置到所述LIN主节点中的相应数据寄存器中。

由上，实现了LIN主节点的数据配置。

本申请第二方面提供了一种计算设备，包括：上述的接口转换装置。

附图说明

以下参照附图来进一步说明本申请的各个特征和各个特征之间的联系。附图均为示例性的，一些特征并不以实际比例示出，并且一些附图中可能省略了本申请所涉及领域的惯常的且对于本申请非必要的特征，或是额外示出了对于本申请非必要的特征，附图所示的各个特征的组合并不用以限制本申请。另外，在本说明书全文中，相同的附图标记所指代的内容也是相同的。具体的附图说明如下：

图1是相关技术中以太网和LIN之间接口转换的结构示意图；

图2是本申请实施例提供的一种接口转换装置的结构示意图；

图3是本申请实施例中以太网报文中LIN相关的payload格式示意图；

图4是本申请实施例中接口转换装置的示例性硬件结构及其外接示意图；

图5是本申请实施例提供的接口转换装置中状态机的处理状态示意图；

图6是本申请实施例提供的一种计算设备的结构性示意图。

具体实施方式

说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。

本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

如前文所述，相关技术中，芯片中的以太网接口与LIN接口之间的转换主要通过CPU来完成，这需要LIN设备向CPU多次发起中断才可完成中间处理，不仅处理效率低，而且需要占用大量CPU资源以致严重影响CPU效率。针对该技术问题，本申请实施例的基本思想是提供一种通过硬件实现的接口转换装置，通过将该接口转换装置连接在CPU、以太网和TAXI接口之间即可实现接口转换，无需CPU直接处理，从而有效提升效率，节省CPU资源。

本文中，TAXI接口，也可称为以太网接口，是指TAXI总线的接口，其可配置为在路由器之间传输以太网报文。需要说明的是，尽管本文统称为TAXI接口，但可以理解的是，该TAXI接口可以替换为其他任何能够传输以太网报文的接口。

图2示出了本申请实施例提供的接口转换装置100的示例性结构。参见图2所示，本申请实施例的接口转换装置可以包括至少一路LIN单元110、出租车总线(TAXI)接口120和处理器接口130，每一LIN单元110可以包括一状态机111和一LIN主节点(LIN Core)112，状态机111分别连接一LIN主节点112、处理器接口130和TAXI接口120，TAXI接口120连接状态机111和LIN主节点112、同时外接TAXI总线，处理器接口130分别连接状态机111和LIN主节点112、同时外接CPU。

其中，来自TAXI总线的以太网报文由TAXI接口120接收并按照其中的LIN编号缓存以太网报文中的有效承载部分(payload)，以太网报文中的有效承载部分进入对应其LIN编号的LIN单元110中的状态机111，状态机111通过解析以太网报文中的有效承载部分对LIN单元110中的LIN主节点112进行配置，LIN主节点112按照状态机的配置和来自处理器接口的LIN控制信息完成收发后返回对应以太网报文的LIN数据给TAXI接口120，TAXI接口120利用LIN数据和来自处理器接口130的对应LIN编号的LIN控制信息封装LIN报文并发送到TAXI总线上。由此，本申请实施例通过硬件实现了以太网报文到LIN报文的转换，无需CPU直接处理，可有效避免LIN收发过程中多次发起中断而影响CPU效率，从而在实现以太网与LIN之间报文转换的同时有效提升了效率和节省了CPU资源。

本申请实施例中，TAXI接口120可以配置为接收来自TAXI总线的以太网报文，按照以太网报文中的LIN编号缓存以太网报文中的payload；以及，配置为利用来自LIN主节点112的LIN数据和来自处理器接口130的LIN控制信息封装LIN报文，并发送到TAXI总线上。

参见图2所示，TAXI接口120连接在各路LIN单元110和TAXI总线之间，可通过TAXI总线接收以太网报文和向以太网返回LIN报文，并且TAXI接口120通过分别连接各路LIN单元110，可以并行接收来自各路LIN单元110的LIN数据，从而实现多路LIN报文的并行发送。

一些实施例中，TAXI接口120中可以包括第一缓存器121，第一缓存器121可配置为按照LIN编号缓存以太网报文中的有效承载部分。具体地，参见图2所示，第一缓存器121可以包括按照LIN编号区分的第一缓存区1211，这些第一缓存区1211配置为缓存需发往其LIN编号所标识LIN单元110的有效承载部分。该实施例中，TAXI接口120可以按照以太网报文中的LIN编号将相应的有效承载部分送入对应的第一缓存区1211中，相应LIN单元110中的状态机111只需向其LIN编号对应的第一缓存区1211读取以太网报文的有效承载部分即可。这样，多路LIN单元110可以并行且相对独立的完成报文收发，有效减少多路LIN同时收发而引起的竞争冒险。

一些实施例中，TAXI接口120中还可以包括第二缓存器122，第二缓存器122配置为按照LIN编号缓存LIN报文，以便并行发送至少一路LIN单元的LIN报文。具体地，参照图2所示，第二缓存器122可以包括按照LIN编号区分的第二缓存区1221，每一第二缓存区1221配置为缓存来自对应LIN编号所标识LIN单元110的LIN数据。该实施例中，可以按照LIN编号将来自各路LIN单元110的LIN数据送入相应的第二缓存区1221，TAXI接口120只需向第二缓存区1221读取一LIN编号的LIN数据即可。这样，多路LIN单元110的LIN报文可以并行且相对独立的进行处理，有效减少多路LIN同时收发而存在的竞争冒险。

一些实施例中，TAXI接口120中还可保存用于存储以太网报文的存储器(图2中未示出)，该存储器可以通过诸如先进先出(FIFO)等来实现，以太网报文到达TAXI接口后按照先进先出原则存储，该存储器满时可暂停接收以太网报文，以避免丢包。参见图4的示例，该存储器可以是但不限于位宽96、深度为16的FIFO，其反压水线可以设为10。

Lin速度较慢，为解决来不及传输的问题，一些示例中，可以通过设置两组buffer来实现上述的第一缓存器和第二缓存器，这些buffer可以通过寄存器实现。

以多路LIN并行为例，参见下文图4的示例，发往不同路LIN(即图4中CTRL_1～CTRL_6)的有效承载部分分别将按LIN_num存入FIFO中，再分别进入多组96bits*6的Buffer_1(第一缓存区的示例)。这样，多路LIN单元110(即图4中CTRL_1～CTRL_6)可以并行从TAXI接口120读相应的有效承载部分。本文接口转换装置处于使能工作状态时(例如，状态机的状态跳转到硬件处理)，CTRL_1～CTRL_6中之一或多项(LIN单元110的示例)会以96位宽从Buffer_1中取走数据。即使数据不足96bits，也需要按96bits读取，数据到达CTRL_1～CTRL_6中之一或多项之后可以根据其中的data_length截取。

一些实施例中，TAXI接口120中可以包括识别模块123，其配置为识别来自TAXI总线的以太网报文中的payload并提取后送入第一缓存器121中对应该以太网报文中LIN编号的第一缓存区1211。

图3示出了以太网报文中payload的格式示意图。参见图3的示例，从以太网报文中提取到的与LIN有关的payload部分可以包括但不限于如下位域：vld、transmit、RFU、数据长度(byte_num)[3:0]、Lin_num[2:0]、id[5:0]、Wakeup、等待将来使用(RFU，reserved forused)、Command maker[5:0]、CRC[4:0]、RFU[2:0]、data。

图3中各位域说明如下：

Lin_num表示LIN编号。

vld：此位为高说明本帧有效，此位是为了与报文不足64B时的填充帧区分。若此位为低，不对本帧进行处理直接透传。

Wakeup、transmit、id由LIN协议定义，可以参考文档《lin-usg-2x21n00s00》。Wakeup表明此LIN主节点接收或发送了一个唤醒(wake up)信号，transmit为1表示发送、为0表示接收。id是标识符。

Command_marker用于标志不同的帧，来自同一个TAXI总线的包里的帧的Command_marker可能相同、也可能不同。

CRC用于对整个LIN的payload字段(约96bits)进行CRC5校验。若接收到的报文CRC5校验错误，报文不再进行处理，报文丢弃。

一些实施例中，TAXI接口120中可以包括封装模块124，其配置为利用以太网报文中的payload和相应LIN主节点112返回的LIN数据封装LIN报文并经TAXI总线发送到以太网上。具体地，封装模块124可配置为从第一缓存器121中的一第一缓存区1211中获取以太网报文的payload、同时从第二缓存器122中的相应第二缓存区1221获取同一LIN编号的LIN数据，按照预定的LIN报文格式封装为LIN报文并发送到TAXI总线上。

一些实施例中，TAXI接口120可以配置为将各LIN单元110的LIN报文按照优先级依次发出。具体地，TAXI接口120对多路LIN单元110的LIN报文进行优先级排序，多路LIN报文的并行发送过程中TAXI接口120按优先级依次将这些LIN报文发送到以太网上。

处理器接口130可以配置为向TAXI接口120和LIN主节点112提供LIN控制信息，以及将LIN主节点112发起的中断消息发送给CPU。

一些实施例中，处理器接口130中可以包括寄存器(图2中未示出)，寄存器中可以按照LIN编号存放各路LIN控制信息。处理器接口130中的这些寄存器可根据状态机111提供的LIN编号等信息查询LIN主节点112进行收发所需的LIN控制信息并提供给状态机111，以便状态机111对LIN主节点112进行配置。此外，处理器接口130中的这些寄存器还可根据TAXI接口120提供的LIN编号等信息查询封装LIN报文所需的LIN控制信息并提供给TAXI接口120，以便TAXI接口120完成LIN报文的封装。

这里，LIN主节点112进行收发所需的LIN控制信息可以包括：地址和必要的数据。例如，报文格式、需要返回的内容、标识符、数据长度、软件控制状态、硬件控制状态等控制位。

这里，封装LIN报文所需的控制信息可以包括：与LIN编号相对应的封装各路LIN报文所需的控制项，这些控制项包括但不限于媒体访问控制(MAC)、错误类型(分两大类，LIN总线规定的错误3种和TAXI报文不符合预期3种)、VLAN标签(VLAN Tag)等。一些实施例中，可以通过在处理器接口130中设置对应各路LIN编号的寄存器来存储相应LIN编号的控制项。

状态机111可配置为解析来自TAXI接口120的对应自身LIN编号的以太网报文中payload以截取LIN相关信息，利用LIN相关信息配置LIN主节点112。关于状态机的具体细节可参见下文图4和图5的示例。需要说明的是，下文图5仅作为一示例，并非用于限制本申请实施例中状态机的具体实现方式。可以理解，状态机111的具体功能及其执行逻辑、状态等均可根据实际应用场景的不同、LIN格式的不同、以太网报文格式的不同来进行调整。

本申请实施例中，LIN主节点112可配置为按照状态机111的配置完成数据收发，并返回相应的LIN数据。具体地，LIN主节点112可以配置为按照状态机111的配置，利用来自处理器接口130的对应自身LIN编号的LIN控制信息完成数据收发，并返回LIN数据给TAXI接口120。这里，LIN主节点112的数据收发可以包括但不限于LIN主节点112与其连接的至少一个从节点(slave)之间的数据交互。具体应用中，LIN主节点112发送数据时，按照LIN协议规定的最小包长为64B进行发送，如果数据长度不足，LIN主节点112会在数据之后补0将其填充至64B大小再发送。

一些实施例中，LIN主节点112可直接或间接地连接TAXI接口120，以便在完成数据收发之后将LIN数据返回给TAXI接口120。例如，LIN主节点112可通过判断逻辑电路113与TAXI接口120连接。

这里，LIN数据可以包括但不限于LIN主节点与其从节点(slave)交互所获得的LINpayload、错误提示信息等。其中，LIN payload可以包括诸如状态数据等。错误提示信息是指用于指示LIN设备端异常的信息。这里，错误提示信息可以包括两类，一类是LIN总线规定的错误提示信息，例如，“slave响应超时”、“LIN协议位错误”、“LIN协议校验和错误”等；另一类是指示错误动作的错误提示信息，例如，“TAXI报文中长度信息越界或LIN数量越界”、“TAXI报文CRC校验出错”、“CPU在错误的情况命令状态强制跳转”等。

一些实施例中，每一LIN单元110中还可包括一判断逻辑电路113，该判断逻辑电路113可配置为将状态机111分别与TAXI接口120、处理器接口130、LIN主节点112连接。此外，判断逻辑电路113还可配置为将LIN主节点112与TAXI接口120连接，以将LIN数据返回给TAXI接口120。

这里，判断逻辑电路113可以根据TAXI接口120的状态和状态机111的状态确定LIN主节点112需要执行的动作(例如，唤醒、发送、接收等动作)并通知LIN主节点112。

一些示例中，判断逻辑电路113还具有分路功能。具体地，判断逻辑电路113可以将发往LIN主节点112的数据送入LIN主节点112的数据端，将发送LIN主节点112的地址信息送入LIN主节点112的地址端。

此外，判断逻辑电路113还可配置为将状态机111的状态位(例如下文图5所示的各种状态对应的标志位)送入处理器接口130或者LIN主节点112，以便处理器接口130和TAXI接口120能够及时获知状态机111的状态和LIN主节点112的状态。

一些实施例中，每一LIN单元110中还可包括存储器(图中未示出)，该存储器可配置为存储来自TAXI接口120的payload、来自处理器接口130的LIN控制信息、需要发往TAXI接口120的LIN数据、和/或需要发往处理器接口130的中断消息。LIN单元110中的判断逻辑电路113、状态机111均可访问该存储器。一些示例中，需要提供给LIN主节点112的数据或信息、来自LIN主节点112的数据或信息均可通过判断逻辑电路113访问该存储器来完成其存取。实际应用中，该存储器可以包括但不限于一组或多组寄存器。

本申请实施例中，接口转换装置的各个部分均可发起中断。TAXI接口120、处理器接口130、状态机111或者LIN主节点112在发生异常错误(例如，LIN主节点112的LIN协议错误、TAXI接口120的以太网报文错误、DRC校验等；状态机111的超时(timing)中断等)时可以发起中断。在某些正常状态下也可以发起中断，例如LIN主节点112在每执行完成一次收发之后可以发起完成(complete)中断。一些实施例中，状态机111还可以配置为接收LIN主节点112发起的中断，在中断指示异常时通过处理器接口130向CPU发送中断消息，在中断指示正常(例如，LIN主节点112发起的complete中断)时直接屏蔽中断消息(例如可以直接由LIN主节点丢弃或消除)。这样，对于指示异常的中断，可以由CPU来处理，同时由状态机111控制相应LIN主节点112停止工作，对于指示正常的中断消息则可以直接清除而无需通知CPU，由此可以有效避免LIN主节点在数据收发过程中多次发起中断而影响CPU效率。

举例来说，诸如“complete”等正常型中断可以不传送给CPU，以避免影响CPU效率。诸如“slave超时”、“LIN协议错误”、“报文格式不合法”等异常型中断，状态机111可以通过判断逻辑电路113和处理器接口130将其中断消息送至CPU，由CPU进行处理。这样，LIN主节点112或状态机111发起中断后，只有异常的中断消息才会发给CPU进一步处理。

一些实施例中，CPU处理完中断后，将向处理器接口130发送中断恢复信号。处理器接口130还可配置为接收到来自CPU的中断恢复信号后更新预先配置的错误标志为中断复位，以便各路LIN单元110(例如LIN单元中的状态机)通过检测该错误标志位来继续使能工作。

以6路LIN为例，图4示出了本申请实施例接口转换装置100的示例性具体结构。参见图4所示，接口转换装置100包括6路LIN单元110(即CTRL_1～CTRL_6)、TAXI接口120(即TAXI_IF)、处理器接口130(即CPU_IF)，CPU_IF外接CPU，CPU外接串行外设接口(SPI，SerialPeripheral Interface)、先进高性能总线(AHB，Advanced High Performance Bus)等，TAXI_IF外接Taxi_i总线，TAXI_i总线与SWITCH CORE连接，每一路LIN单元110包括一状态机111、一判断逻辑电路113和一LIN主节点LIN-Core 112，状态机111和LIN-Core 112之间通过判断逻辑电路113连接，每一LIN主节点112外接有至少一个从节点(slave)。

图4的示例中，TAXI接口120中还可以包括流压反控模块，流压反控模块可以配置为在Buffer_1(第一缓存器121的示例)和/或Buffer_2(第二缓存器122的示例)超出预定水线时向TAXI总线上报。此外，该流压反控模块还可配置为在FIFO超出预定水线时向TAXI总线上报。

参见图4所示，接口转换装置100中，TAXI_IF接收来自Taxi_i总线(TAXI总线的示例)的以太网报文(Data_1)，通过以太网报文的端口号(port_num)判断报文是否应该处理，若应该处理，TAXI_IF将以太网报文送入96bits*16的FIFO(TAXI接口120中用于存储以太网报文的存储器的示例)中。然后，TAXI_IF针对FIFO中的每一以太网报文，通过其LIN编号(LIN_num)位域提取出目的LIN编号，然后按照目的LIN编号将以太网报文中的payload部分按96位宽送入96bits*6的Buffer_1中对应LIN编号的分区。

各路LIN单元110可以并行收发。每一路LIN单元110中，状态机111从Buffer_1中获取自身LIN编号的payload，按位域提取其中的相关信息(例如，按照报文格式提取LIN编号和id等位域的信息)，根据当前状态通过判断逻辑电路113将相关信息配置到LIN-Core(LIN主节点的示例)上以控制LIN-Core进行数据收发。LIN-Core数据收发所需的LIN控制信息由CPU_IF通过判断逻辑电路113发送给LIN-Core。LIN-Core完成数据收发之后，通过判断逻辑电路113将相应的LIN数据返回给TAXI_IF。

接口转换装置工作过程中，TAXI_IF中的流控反压模块可以实时检测各个Buffer、FIFO是否超出水线，在Buffer或FIFO超出预定水线时向前级模块汇报无法继续接收以太网数据的通知。

针对各路LIN单元返回的LIN数据，TAXI_IF可以并行处理。TAXI_IF中的封装模块按照报文格式编辑LIN报文(包括数据、LIN编号和id)并缓存在出口的96bits*6buffer中，通过在这些LIN报文前添加包头或其他方式将其封装为以太网报文(Data_0)，并在合适的时候发送到TAXI总线上，例如，可以通过计数器来控制何时发出。这里，可以对多路LIN的以太网报文进行优先级排序，并行发送多路LIN报文的以太网报文时按优先级将这些LIN报文的以太网报文依次发送到Taxi_i总线，以送往以太网。这里，TAXI_IF进行LIN报文封装所需的LIN控制信息由CPU_IF通过判断逻辑电路113发送给TAXI_IF。

LIN-Core或LIN单元中其他部分发起中断后，针对指示正常的中断可以直接屏蔽。针对指示异常的中断，状态机将相应的中断消息通过CPU_IF发送到CPU，由CPU继续处理，同时状态机111可以跳转到下文所述的软件处理态，接口转换装置的硬件转换功能停止。CPU处理完中断后，返回中断复位信号，CPU_IF对该中断复位信号进行译码，将其中的错误标志重置为中断复位，从而完成中断信号的复位。接口转换装置(例如，状态机)通过监测错误标志检测到错误恢复后继续使能工作。

图5示出了状态机111的示例性处理过程。参见图5所示，状态机111的工作状态可以包括软件处理态、等待态、id态、Byte_num态、Data态、传送(Transmit)状态、Req态、收发态和拼装(enCAP)态。

在软件处理态下，状态机111及其LIN主节点112停止工作，由CPU来完成以太网接口和LIN接口之间的接口转换。此状态下，接口转换的过程可参见图1所示。实际应用中，在发生异常中断的情况下可以通过切换到软件处理状态来停止硬件的接口转换而通过CPU来完成接口转换。

例如，在CPU配置Hardw标志位为高的情况下，状态机111跳转至等待态，等待态下状态机111及其LIN主节点112可以处于待机状态。

TAXI接口120接收以太网报文并按照其中的LIN编号将其中的payload送入第一缓存器121的相应第一缓存区1211之后，该LIN编号所对应LIN单元110中的状态机111进入id态，在id态下状态机111可配置为截取以太网报文中payload的ID位域并配置相应LIN主节点112的IP。

IP配置完成之后，状态机111跳转到Byte_num态。在Byte_num态下，状态机111可以配置为截取以太网报文中payload的byte_num位域，计算并配置LIN主节点112的数据长度(data length寄存器)。

data length寄存器配置完成后，状态机111进入Transmit态。在Transmit态下，状态机111根据字节计数器的计数N配置相应LIN主节点112的Transmit位，Transmit位用于指示LIN主节点112的传送状态，取0时表示LIN-Core处于接收状态，取1则表示LIN-Core处于发送状态。在N＝0时，状态机111配置LIN主节点112的Transmit位为0，即配置LIN主节点112为接收状态，在N大于0时，配置LIN主节点112的Transmit位为1，即LIN主节点112为发送状态。

LIN主节点112为发送状态时，状态机111进入Data态。在Data态下，状态机111可以配置为截取以太网报文中payload的data位域，将各data位域中的数据配置到LIN主节点112的相应data寄存器中，同时设置N＝N+1，N表示字节计数器的计数值。

Transmit位中N＝0时，状态机111进入Req态。在Req态，状态机111配置LIN主节点112的收发标志位(start req)，start req用于指示LIN主节点112执行收发动作。置startreq位时LIN主节点112开始收发。

N＝data length-1时状态机111进入收发态。在收发态下，状态机111等待LIN主节点112返回中断消息，接收到LIN主节点112返回的中断消息之后进入拼装态。

在拼装(enCAP)态下，状态机111可配置为根据LIN主节点112返回的中断消息拼装LIN数据并送入TAXI接口120中第二缓冲器122中的相应缓存区1221中。如果中断消息指示正常，状态机111将LIN主节点112与其从设备(slave)之间交互的payload拼装后送往TAXI接口120。如果中断消息指示异常，状态机111将来自LIN主节点112的错误指示信息拼装后送往TAXI接口120，该错误指示信息用于指示所述异常。

一些示例中，可以通过设置一强制位(例如，force_soft)来控制状态机111切换到软件处理态。在强制位为高时状态机111从当前状态跳转至软件处理态。由此，可以控制接口转换装置的硬件停止工作。

参照图4和图5的示例，本申请实施例中接口转换装置的另一示例性工作过程如下：

接口转换装置中各个寄存器的初始化配置只能在状态机111的初始态和软件处理态进行，不允许在其他时间配置。

软件处理态，由CPU控制LIN_CORE，需要先配置主节点、从节点、速率、校验类型等。软件处理状态下，状态机111不能操作寄存器，CPU控制操作。

硬件处理态，状态机111控制判断逻辑电路从TAXI_IF的buffer中读payload，从payload对应位置提取相关的LIN配置信息，配置LIN_CORE，以使得LIN_Core进行数据收发。

CPU配置hardw为高时，进入等待态。在wait态时，收到TAXI_IF发来数据时进入配置态，按96位数据存入CTRL模块的寄存器中，以便判断逻辑电路根据状态机的指示从该寄存器中读取数据并处理后送至LIN_CORE。同时，若在wait态时收到TAXI_IF的not_empty为高后，从TAXI_IF的buffer中取回payload后分解为id、data_length、transmit、data等标志位信息并依次发送至IP端口上。然后，进入配置态。

在配置态，状态机111按照报文格式(参见图3所示)截取控制字段并顺序依次配置到LIN-Core中。这里，LIN-Core内部的寄存器一般为8bits，寄存器支持硬件控制，设置连续的报文格式，分别存储id、data_length、transmit、data等标志位信息。

在配置态，按照图5所示依次配置LIN-Core相应寄存器，直到配置了start_req以后，进入收发态，此时状态机111等待LIN CORE返回中断。

如果LIN-Core的中断拉高，读取LIN-Core的状态寄存器。

若错误标志位(error)为高且LIN CORE的寄存器的错误封装标志位(err_ena)(该标志位为高时指示将错误信息封装到以太网报文中，该标志位为低时指示无需将错误信息封装到以太网报文中)为高，读取LIN-CORE的错误寄存器(Error Register)(该寄存器用于存储LIN-Core的错误信息)，存入内部寄存器LIN_ERR(即状态机111中的寄存器)。在err_ena为低时，不需要读。

若完成标志位(complete)为高且是从LIN-Core与其从节点之间的接口读取数据(即transmit为0)，则状态机111控制判断逻辑模块读取LIN-CORE的数据data_length次。若complete为高且是向LIN-Core与其从节点之间的接口发送数据(即transmit为1)，则无需读取数据。

无论LIN-Core与其从节点之间的接口接收还是发送，为了方便统一处理，收到complete后，状态机拼成3拍32bits数据返回TAXI_IF。这里，向LIN-Core与其从节点之间的接口处于发送数据的状态时，如果无返回数据，LIN payload中的数据位将被填充0后发往TAXI_IF。

拼包结束后，若无错误(即中断消息指示正常)，可以按照报文格式(参见3.1)编辑报文(包括数据和对应的LIN编号和id)。拼包过程：从状态机的内部寄存器或者LIN单元(图4中的CTRL_1～CTRL_6中之一)中的存储器中读取的数据，和LIN_NUM、complete、LIN_ERR、id作为附加信息，按照报文格式一并发往TAXI_IF。其中，LIN_NUM为LIN编号，也可以用于标识LIN单元，取固定值。id为向LIN-Core发送时从来自TAXI_IF的payload中截取的位域。发送时，上述信息并行发送至TAXI_IF，无论哪路的complete标志置高，即开始编辑在当前LIN单元封装报文并发送至TAXI_IF。最后，计算整个LIN payload帧的CRC5值，放入LINpayload帧头。

若有错误(即中断消息指示异常)，则相应LIN单元(图4中的CTRL_1～CTRL_6中之一)将wr接口信号(wr接口信号为进入软件处理态的标志信号)拉高并发送给TAXI_IF，同时进入软件处理态，由软件控制LIN-CORE处理错误。

在LIN数据发送至TAXI_IF后，各LIN单元(图4中的CTRL_1～CTRL_6)中的寄存器或其中状态机的状态寄存器均复位。

图6是本申请实施例提供的一种计算设备500的结构性示意性图。该计算设备500包括：上文所述的接口转换装置100。此外，该计算设备还可包括处理器510、存储器520、通信接口530、总线540。

应理解，图6所示的计算设备500中的通信接口530可以用于与其他设备之间进行通信。

其中，该处理器510可以与存储器520连接。该存储器520可以用于存储该程序代码和数据。因此，该存储器520可以是处理器510内部的存储单元，也可以是与处理器510独立的外部存储单元，还可以是包括处理器510内部的存储单元和与处理器510独立的外部存储单元的部件。

可选的，计算设备500还可以包括总线540。其中，存储器520、通信接口530可以通过总线540与处理器510连接。总线540可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线、TAXI总线等。所述总线540可以分为地址总线、数据总线、控制总线等。为便于表示，图6中仅用一条线表示，但并不表示仅有一根总线或一种类型的总线。

应理解，在本申请实施例中，该处理器510可以采用中央处理单元(centralprocessing unit，CPU)。该处理器还可以是其它通用处理器、数字信号处理器(digitalsignal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate Array，FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。或者该处理器510采用一个或多个集成电路，用于执行相关程序，以实现本申请实施例所提供技术方案中的一些技术细节，例如中断等的处理。

该存储器520可以包括只读存储器和随机存取存储器，并向处理器510提供指令和数据。处理器510的一部分还可以包括非易失性随机存取存储器。例如，处理器510还可以存储设备类型的信息。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，均属于本申请保护范畴。

Claims (10)

1.一种接口转换装置，其特征在于，包括：至少一路局域互联网络LIN单元、处理器接口和TAXI接口，每一所述LIN单元包括一状态机和一LIN主节点，所述状态机分别连接一所述LIN主节点、所述处理器接口和所述TAXI接口，所述TAXI接口连接所述状态机和所述LIN主节点、同时外接TAXI总线，所述处理器接口分别连接所述状态机和所述LIN主节点、同时外接CPU；其中，来自TAXI总线的以太网报文由所述TAXI接口接收并按照其中的LIN编号缓存所述以太网报文中的有效承载部分；所述以太网报文中的有效承载部分进入对应其LIN编号的LIN单元中的状态机，所述状态机通过解析所述以太网报文中的有效承载部分对所述LIN单元中的LIN主节点进行配置，所述LIN主节点按照所述配置和来自所述处理器接口的LIN控制信息完成收发后返回对应所述以太网报文的LIN数据给所述TAXI接口，所述TAXI接口利用所述LIN数据和来自所述处理器接口的对应所述LIN编号的LIN控制信息封装LIN报文并发送到所述TAXI总线上。

2.根据权利要求1所述的接口转换装置，其特征在于，所述TAXI接口中包括：第一缓存器，所述第一缓存器配置为按照LIN编号缓存所述以太网报文中的有效承载部分。

3.根据权利要求1所述的接口转换装置，其特征在于，所述TAXI接口中包括第二缓存器，配置为按照所述LIN编号缓存所述LIN报文，以便并行发送所述至少一路LIN单元的LIN报文。

4.根据权利要求1所述的接口转换装置，其特征在于，所述状态机，还配置为接收所述LIN主节点发起的中断，在所述中断指示异常时通过所述处理器接口向CPU发送中断消息，在所述中断指示正常时直接屏蔽所述中断消息。

5.根据权利要求1所述的接口转换装置，其特征在于，所述处理器接口，还配置为接收到来自CPU的中断恢复信号后更新错误标志为中断复位，以便各路所述LIN单元通过检测所述错误标志位来继续使能工作。

6.根据权利要求1所述的接口转换装置，其特征在于，每一LIN单元还包括：判断逻辑电路；其中，所述LIN单元中的状态机通过所述判断逻辑电路连接所述TAXI接口、处理器接口和LIN主节点，所述TAXI接口、处理器接口分别通过所述判断逻辑电路连接所述LIN单元中的LIN主节点。

7.根据权利要求1所述的接口转换装置，其特征在于，所述状态机，具体配置为截取所述以太网报文中有效承载部分的ID位域并配置到所述LIN主节点的IP中。

8.根据权利要求1所述的接口转换装置，其特征在于，所述状态机，具体配置为截取所述以太网报文中有效承载部分的数据长度位域并配置到所述LIN主节点的数据长度寄存器中。

9.根据权利要求1所述的接口转换装置，其特征在于，所述状态机，具体配置为截取所述以太网报文中有效承载部分的数据位域并配置到所述LIN主节点中的相应数据寄存器中。

10.一种计算设备，其特征在于，包括权利要求1至9任一项所述的接口转换装置。

Images