CN113299599A - 一种自对准的场效应晶体管及其制备方法 - Google Patents

一种自对准的场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN113299599A
CN113299599A CN202110374319.0A CN202110374319A CN113299599A CN 113299599 A CN113299599 A CN 113299599A CN 202110374319 A CN202110374319 A CN 202110374319A CN 113299599 A CN113299599 A CN 113299599A
Authority
CN
China
Prior art keywords
layer
oxide layer
silicon
trench
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110374319.0A
Other languages
English (en)
Other versions
CN113299599B (zh
Inventor
陈敏
孙春明
戴维
符志岗
欧新华
袁琼
朱同祥
邱星福
刘宗金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xindao Electronic Technology Co ltd
Original Assignee
Shanghai Xindao Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xindao Electronic Technology Co ltd filed Critical Shanghai Xindao Electronic Technology Co ltd
Priority to CN202110374319.0A priority Critical patent/CN113299599B/zh
Publication of CN113299599A publication Critical patent/CN113299599A/zh
Application granted granted Critical
Publication of CN113299599B publication Critical patent/CN113299599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种自对准的场效应晶体管及其制备方法，于硅基外延层的表面和栅极多晶硅的表面依次形成第二氧化层和第二介质层，于栅极多晶硅两边的侧壁区域有侧壁的第二介质层，刻蚀第二介质层并保留侧壁的第二介质层，由侧壁的第二介质层形成接触孔的自对准，刻蚀第二氧化层和硅基外延层形成接触孔。可不通过光刻对准的方式形成有源区接触孔，而是采用侧壁介质层的形式形成有源区接触孔，在器件尺寸进一步缩小时，降低对准难度，优化器件的性能。

Description

一种自对准的场效应晶体管及其制备方法
技术领域
本发明涉及晶体管制备技术领域，尤其涉及一种自对准的场效应晶体管及其制备方法。
背景技术
随着功率器件尺寸的不断缩小，硅基MOSFET对于各项单项工艺的要求也不断升高，如何在实现尽可能小的器件结构下保证工艺的稳定量产，是对目前主流MOS器件制造过程的一个挑战。
如图1A-1F，如现有技术的SGT的制造工艺主要包括以下步骤：
步骤A1，在硅基外延层1’上生长一层氧化层作为阻挡层2’；
步骤A2，在阻挡层上表面覆盖光刻胶3’，显影并蚀刻阻挡层2’；
步骤A3，除去光刻胶3’，蚀刻硅基外延层1’形成沟槽4’；
步骤A4，蚀刻去除剩余阻挡层2’，并在硅基外延层1’和沟槽4’内生长一层氧化层5’；
步骤A5，在沟槽4’内填充源极多晶硅6’，并回刻至硅基外延层表面以下；
步骤A6，采用湿法刻蚀氧化层5’，使得沟槽4’侧壁的氧化层5’低于源极多晶硅6’的顶部；
步骤A7，采用热生长工艺在氧化层5’表面和源极多晶硅6’表面生长栅氧化层7’，填充栅极多晶硅8’并回刻；
步骤A8，在硅基外延层1’进行Body区和源极注入，形成BODY注入层9’和源极注入层10’，退火；
步骤A9，在表面依次生长一层氧化层11’和层间介质层(ILD)12’，在层间介质层的表面覆盖光刻胶，刻蚀并形成接触孔13’；
步骤A10，在接触孔13’内沉积金属层14’，在表面形成一层钝化层15’。
在上述的SGT的制造工艺中，有源区内接触孔需要使用一层光刻胶进行对准刻蚀，如果器件的尺寸进一步缩小，这种光刻胶对准工艺难度较大。
发明内容
本发明提供一种自对准的场效应晶体管及其制备方法，旨在解决现有技术中SGT器件尺寸进一步缩小的情况下光刻对准工艺难度增加的技术问题。
一种自对准的场效应晶体管的制备方法，应用于包含屏蔽栅沟槽型的场效应晶体管的制备，其特征在于，包括如下步骤：
步骤A1，提供一硅基外延层，与硅基外延层的表面形成阻挡层，阻挡层至少包括一第一介质层，第一介质层位于阻挡层的最外层；
步骤A2，刻蚀部分阻挡层和硅基外延层从而形成若干第一沟槽；
步骤A3，于剩余的阻挡层的表面和第一沟槽内生长第一氧化层，在第一沟槽内形成由第一氧化层包围的第二沟槽；
步骤A4，于第二沟槽内填充源极多晶硅，并回刻至第一氧化层表面；
步骤A5，刻蚀源极多晶硅，使得源极多晶硅的表面低于硅基外延层的表面；
步骤A6，刻蚀第一氧化层，使得第一沟槽侧壁的第一氧化层的表面低于源极多晶硅的表面，同时使得阻挡层中的第一介质层露出表面；
步骤A7，于源极多晶硅的表面、第一沟槽的侧壁和第一沟槽内的第一氧化层的表面生长栅氧化层；
步骤A8，于第一沟槽内填充栅极多晶硅，并回刻至阻挡层中的第一介质层的表面；
步骤A9，去除阻挡层；
步骤A10，于硅基外延层内依次形成第一注入层和第二注入层；
步骤A11，于硅基外延层的表面和栅极多晶硅的表面依次形成第二氧化层和第二介质层，于栅极多晶硅两边的侧壁区域有侧壁的第二介质层；
步骤A12，刻蚀第二介质层并保留侧壁的第二介质层；
步骤A13，由侧壁的第二介质层形成接触孔的自对准；
步骤A14，刻蚀第二氧化层和硅基外延层形成接触孔；
步骤A15，于接触孔填充金属并回刻至第二氧化层的表面。
进一步的，第一介质层为氮化层。
进一步的，其特征在于，阻挡层为第一介质层-氧化层的层叠结构，阻挡层的氧化层在阻挡层的最外层；
在步骤A6中，刻蚀第一氧化层和阻挡层的最外层的氧化层使得第一介质层露出表面。
进一步的，阻挡层为氧化层-第一介质层-氧化层的层叠结构；
在步骤A6中，刻蚀第一氧化层和阻挡层的最外层的氧化层使得第一介质层露出表面。
进一步的，第二介质层为氮化层。
进一步的，步骤A2中，刻蚀部分阻挡层和硅基外延层从而形成若干第一沟槽包括以下步骤：
步骤A21，于阻挡层表面覆盖光刻胶，刻蚀部分阻挡层以露出部分硅基外延层的表面；
步骤A22，去除光刻胶，刻蚀硅基外延层形成第一沟槽。
进一步的，在步骤A6中，采用湿法刻蚀第一氧化层。
进一步的，在步骤A11中，通过化学气相沉积形成第二氧化层。
进一步的，在步骤A11中，在形成第二氧化层之前，还通过热生长的方法在硅基外延层的表面和栅极多晶硅的表面形成第三氧化层。
一种自对准的场效应晶体管，其特征在于，采用前述的一种自对准的场效应晶体管的制备方法，包括：
硅基外延层；
硅基外延层上设置有第一沟槽；
第一沟槽底面和侧壁上具有第一氧化层，第一氧化层围成第二沟槽；
第二沟槽内填充有源极多晶硅；
第一氧化层的表面低于源极多晶硅的表面，源极多晶硅的表面低于硅基外延层的表面；
源极多晶硅的表面和第一氧化层的表面形成一栅氧化层；
栅氧化层上设置有栅极多晶硅；
硅基外延层内形成有第一注入层和第二注入层；
栅极多晶硅表面覆盖有第二氧化层，在栅极多晶硅两侧的侧壁区域有侧壁的第二氧化层，侧壁的第二氧化层处形成有侧壁的第二介质层；
以侧壁的第二介质层为自对准形成有接触孔，接触孔内填充有金属。
本发明的有益技术效果是：通过设计一种自对准的场效应晶体管的制备方法，可不通过光刻对准的方式形成有源区接触孔，而是采用侧壁介质层的形式形成有源区接触孔，在器件尺寸进一步缩小时，降低对准难度，优化器件的性能。
附图说明
图1A-1F为现有技术场效应晶体管制备工艺过程中的结构示意图；
图2A-2I为本发明一种自对准的场效应晶体管制备方法过程中的结构示意图；
图3-4为本发明一种自对准的场效应晶体管制备方法的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参见图2A-2I、图3和图4，本发明提供一种自对准的场效应晶体管的制备方法，应用于包含屏蔽栅沟槽型的场效应晶体管的制备，其特征在于，包括如下步骤：
步骤A1，提供一硅基外延层1，与硅基外延层的表面形成阻挡层2，阻挡层至少包括一第一介质层3，第一介质层位于阻挡层2的最外层；
步骤A2，刻蚀部分阻挡层2和硅基外延层1从而形成若干第一沟槽4；
步骤A3，于剩余的阻挡层2的表面和第一沟槽4内生长第一氧化层5，在第一沟槽4内形成由第一氧化层5包围的第二沟槽；
步骤A4，于第二沟槽内填充源极多晶硅7，并回刻至第一氧化层5表面；
步骤A5，刻蚀源极多晶硅7，使得源极多晶硅7的表面低于硅基外延层1的表面；
步骤A6，刻蚀第一氧化层5，使得第一沟槽4侧壁的第一氧化层5的表面低于源极多晶硅7的表面，同时使得阻挡层2中的第一介质层3露出表面；
步骤A7，于源极多晶硅7的表面、第一沟槽4的侧壁和第一沟槽4内的第一氧化层5的表面生长栅氧化层8；
步骤A8，于第一沟槽4内填充栅极多晶硅9，并回刻至阻挡层2中的第一介质层3的表面；
步骤A9，去除阻挡层2；并退火；
步骤A10，于硅基外延层1内依次形成第一注入层10和第二注入层11；
步骤A11，于硅基外延层1的表面和栅极多晶硅9的表面依次形成第二氧化层12和第二介质层13，于栅极多晶硅9两边的侧壁区域有侧壁的第二介质层13；
步骤A12，刻蚀第二介质层13并保留侧壁的第二介质层13；
步骤A13，由侧壁的第二介质层13形成接触孔14的自对准；
步骤A14，刻蚀第二氧化层12和硅基外延层1形成接触孔14；
步骤A15，于接触孔14填充金属15并回刻至第二氧化层12的表面。
具体的，第一注入层10为body区注入层，第二注入层11为源极注入层。
进一步的，第一介质层3为氮化层。
进一步的，其特征在于，阻挡层2为第一介质层-氧化层的层叠结构，阻挡层的氧化层16在阻挡层2的最外层；
在步骤A6中，刻蚀第一氧化层5和阻挡层的最外层的氧化层16使得第一介质层3露出表面。
进一步的，阻挡层为氧化层-第一介质层-氧化层的层叠结构；
在步骤A6中，刻蚀第一氧化层5和阻挡层的最外层的氧化层16使得第一介质层3露出表面。
具体的，本发明通过氧化层-第一介质层-氧化层的阻挡层结构，可以使得使栅极多晶硅表面与第一介质层平齐。
进一步的，第二介质层13为氮化层。
进一步的，步骤A2中，刻蚀部分阻挡层2和硅基外延层1从而形成若干第一沟槽4包括以下步骤：
步骤A21，于阻挡层2表面覆盖光刻胶17，刻蚀部分阻挡层2以露出部分硅基外延层1的表面；
步骤A22，去除光刻胶17，刻蚀硅基外延层1形成第一沟槽4。
进一步的，在步骤A6中，采用湿法刻蚀第一氧化层5。
进一步的，在步骤A11中，通过化学气相沉积形成第二氧化层12。
进一步的，在步骤A11中，在形成第二氧化层12之前，还通过热生长的方法在硅基外延层1的表面和栅极多晶硅9的表面形成第三氧化层6。
参见图2I，本发明还提供一种自对准的场效应晶体管，其特征在于，采用前述的一种自对准的场效应晶体管的制备方法，包括：
硅基外延层1；
硅基外延层1上设置有第一沟槽4；
第一沟槽4底面和侧壁上具有第一氧化层5，第一氧化层围成第二沟槽；
第二沟槽内填充有源极多晶硅7；
第一氧化层5的表面低于源极多晶硅7的表面，源极多晶硅7的表面低于硅基外延层1的表面；
源极多晶硅7的表面和第一氧化层5的表面形成一栅氧化层8；
栅氧化层8上设置有栅极多晶硅9；
硅基外延层1内形成有第一注入层10和第二注入层11；
栅极多晶硅9表面覆盖有第二氧化层12，在栅极多晶硅9两侧的侧壁区域有侧壁的第二氧化层12，侧壁的第二氧化层12形成有侧壁的第二介质层13；
以侧壁的第二介质层13为自对准形成有接触孔14，接触孔14内填充有金属15。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种自对准的场效应晶体管的制备方法，应用于包含屏蔽栅沟槽型的场效应晶体管的制备，其特征在于，包括如下步骤：
步骤A1，提供一硅基外延层，与所述硅基外延层的表面形成阻挡层，所述阻挡层至少包括一第一介质层，所述第一介质层位于所述阻挡层的最外层；
步骤A2，刻蚀部分所述阻挡层和所述硅基外延层从而形成若干第一沟槽；
步骤A3，于剩余的所述阻挡层的表面和所述第一沟槽内生长第一氧化层，在所述第一沟槽内形成由所述第一氧化层包围的第二沟槽；
步骤A4，于所述第二沟槽内填充源极多晶硅，并回刻至所述第一氧化层表面；
步骤A5，刻蚀所述源极多晶硅，使得所述源极多晶硅的表面低于所述硅基外延层的表面；
步骤A6，刻蚀所述第一氧化层，使得所述第一沟槽侧壁的所述第一氧化层的表面低于所述源极多晶硅的表面，同时使得阻挡层中的所述第一介质层露出表面；
步骤A7，于所述源极多晶硅的表面、所述第一沟槽的侧壁和所述第一沟槽内的所述第一氧化层的表面生长栅氧化层；
步骤A8，于所述第一沟槽内填充栅极多晶硅，并回刻至所述阻挡层中的所述第一介质层的表面；
步骤A9，去除所述阻挡层；
步骤A10，于所述硅基外延层内依次形成第一注入层和第二注入层；
步骤A11，于所述硅基外延层的表面和所述栅极多晶硅的表面依次形成第二氧化层和第二介质层，于所述栅极多晶硅两边的侧壁区域具有有侧壁的所述第二介质层；
步骤A12，刻蚀所述第二介质层并保留侧壁的所述第二介质层；
步骤A13，由所述侧壁的所述第二介质层形成接触孔的自对准；
步骤A14，刻蚀所述第二氧化层和所述硅基外延层形成所述接触孔；
步骤A15，于所述接触孔填充金属并回刻至所述第二氧化层的表面。
2.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，所述第一介质层为氮化层。
3.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，所述阻挡层为第一介质层-氧化层的层叠结构，所述阻挡层的所述氧化层在所述阻挡层的最外层；
在所述步骤A6中，刻蚀所述第一氧化层和所述阻挡层的最外层的氧化层使得所述第一介质层露出表面。
4.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，所述阻挡层为氧化层-第一介质层-氧化层的层叠结构；
在所述步骤A6中，刻蚀所述第一氧化层和所述阻挡层的最外层的氧化层使得所述第一介质层露出表面。
5.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，所述第二介质层为氮化层。
6.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，所述步骤A2中，刻蚀部分所述阻挡层和所述硅基外延层从而形成若干第一沟槽包括以下步骤：
步骤A21，于所述阻挡层表面覆盖光刻胶，刻蚀部分所述阻挡层以露出部分所述硅基外延层的表面；
步骤A22，去除所述光刻胶，刻蚀所述硅基外延层形成所述第一沟槽。
7.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，在所述步骤A6中，采用湿法刻蚀所述第一氧化层。
8.如权利要求1所述的一种自对准的场效应晶体管的制备方法，其特征在于，在所述步骤A11中，通过化学气相沉积形成所述第二氧化层。
9.如权利要求8所述的一种自对准的场效应晶体管的制备方法，其特征在于，在所述步骤A11中，在形成所述第二氧化层之前，还通过热生长的方法在所述硅基外延层的表面和所述栅极多晶硅的表面形成第三氧化层。
10.一种自对准的场效应晶体管，其特征在于，采用如权利要求1-9任意一项所述的一种自对准的场效应晶体管的制备方法，包括：
硅基外延层；
所述硅基外延层上设置有第一沟槽；
所述第一沟槽底面和侧壁上具有第一氧化层，所述第一氧化层围成第二沟槽；
所述第二沟槽内填充有源极多晶硅；
所述第一氧化层的表面低于所述源极多晶硅的表面，所述源极多晶硅的表面低于所述硅基外延层的表面；
所述源极多晶硅的表面和所述第一氧化层的表面形成一栅氧化层；
所述栅氧化层上设置有栅极多晶硅；
所述硅基外延层内形成有第一注入层和第二注入层；
所述栅极多晶硅表面覆盖有第二氧化层，在所述栅极多晶硅两侧的侧壁区域有侧壁的第二氧化层，所述侧壁的第二氧化层处形成有侧壁的第二介质层；
以所述侧壁的第二介质层为自对准形成有接触孔，所述接触孔内填充有金属。
CN202110374319.0A 2021-04-07 2021-04-07 一种自对准的场效应晶体管及其制备方法 Active CN113299599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110374319.0A CN113299599B (zh) 2021-04-07 2021-04-07 一种自对准的场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110374319.0A CN113299599B (zh) 2021-04-07 2021-04-07 一种自对准的场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN113299599A true CN113299599A (zh) 2021-08-24
CN113299599B CN113299599B (zh) 2024-07-05

Family

ID=77319422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110374319.0A Active CN113299599B (zh) 2021-04-07 2021-04-07 一种自对准的场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113299599B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881573A (zh) * 2011-07-11 2013-01-16 中国科学院微电子研究所 一种晶体管和半导体器件及其制作方法
CN103545364A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 自对准接触孔的小尺寸mosfet结构及制作方法
CN106206322A (zh) * 2016-08-30 2016-12-07 西安龙腾新能源科技发展有限公司 自对准低压超结mofet的制造方法
CN106356299A (zh) * 2015-07-13 2017-01-25 联华电子股份有限公司 具有自我对准间隙壁的半导体结构及其制作方法
CN106920752A (zh) * 2017-03-15 2017-07-04 西安龙腾新能源科技发展有限公司 低压超结mosfet栅源氧化层结构及制造方法
US9716158B1 (en) * 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
CN108735605A (zh) * 2018-01-23 2018-11-02 西安龙腾新能源科技发展有限公司 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
US20190326165A1 (en) * 2018-04-24 2019-10-24 Globalfoundries Inc. Vertical-transport field-effect transistors having gate contacts located over the active region

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881573A (zh) * 2011-07-11 2013-01-16 中国科学院微电子研究所 一种晶体管和半导体器件及其制作方法
CN103545364A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 自对准接触孔的小尺寸mosfet结构及制作方法
CN106356299A (zh) * 2015-07-13 2017-01-25 联华电子股份有限公司 具有自我对准间隙壁的半导体结构及其制作方法
US9716158B1 (en) * 2016-03-21 2017-07-25 International Business Machines Corporation Air gap spacer between contact and gate region
CN106206322A (zh) * 2016-08-30 2016-12-07 西安龙腾新能源科技发展有限公司 自对准低压超结mofet的制造方法
CN106920752A (zh) * 2017-03-15 2017-07-04 西安龙腾新能源科技发展有限公司 低压超结mosfet栅源氧化层结构及制造方法
CN108735605A (zh) * 2018-01-23 2018-11-02 西安龙腾新能源科技发展有限公司 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法
US20190326165A1 (en) * 2018-04-24 2019-10-24 Globalfoundries Inc. Vertical-transport field-effect transistors having gate contacts located over the active region

Also Published As

Publication number Publication date
CN113299599B (zh) 2024-07-05

Similar Documents

Publication Publication Date Title
JP3976882B2 (ja) トレンチゲート構造を持つｍｏｓ型半導体装置の製造方法
US11830929B2 (en) Semiconductor device with spacer of gradually changed thickness and manufacturing method thereof, and electronic device including the semiconductor device
US20110316075A1 (en) Trench mosfet with trenched floating gates having thick trench bottom oxide as termination
US20120146137A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN100416855C (zh) 半导体沟槽器件以及制造该器件的方法
CN104282645A (zh) 沟渠式功率半导体器件及其制作方法
CN111755525A (zh) 一种Trench MOS功率器件及制备方法
CN113594039A (zh) 半导体结构及其形成方法
CN111725293A (zh) 半导体结构及其形成方法
JP4198465B2 (ja) トレンチ・ゲート半導体装置の製造
CN111106177B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN111710608A (zh) 沟槽mosfet及其制造方法
US7084033B2 (en) Method for fabricating a trench power MOSFET
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
CN115424939B (zh) 一种沟槽型mosfet及其制备方法
JP2009505434A (ja) パワー半導体デバイスの製造方法
JP2002299618A (ja) 半導体装置とその製造方法
CN113299599B (zh) 一种自对准的场效应晶体管及其制备方法
JP5135884B2 (ja) 半導体装置の製造方法
CN111933700B (zh) 功率半导体器件及其制造方法
KR100832017B1 (ko) 채널면적을 증가시킨 반도체소자 및 그의 제조 방법
JP4887643B2 (ja) 半導体装置およびその製造方法
CN117637480B (zh) 一种屏蔽栅沟槽mosfet器件及其制作工艺
US20240290617A1 (en) Field-effect transistors with a gate dielectric layer formed on a surface treated by atomic layer etching
CN121751671A (zh) 功率半导体器件的制备方法及功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant