CN113315519A - 一种逐次比较型模数转换器 - Google Patents
一种逐次比较型模数转换器 Download PDFInfo
- Publication number
- CN113315519A CN113315519A CN202110649907.0A CN202110649907A CN113315519A CN 113315519 A CN113315519 A CN 113315519A CN 202110649907 A CN202110649907 A CN 202110649907A CN 113315519 A CN113315519 A CN 113315519A
- Authority
- CN
- China
- Prior art keywords
- logic
- capacitor
- signal
- stage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 107
- 230000009471 action Effects 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 7
- 238000010845 search algorithm Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种逐次比较型模数转换器,属于集成电路设计领域,包括:多级第一逻辑器和多级第二逻辑器,每一级第一逻辑器包括第一前级电容和第一冗余电容,第一前级电容和第一冗余电容的一端于正输入信号、参考电压和接地端之间切换,另一端连接至第一节点;每一级第二逻辑器包括第二前级电容和第二冗余电容,第二前级电容和第二冗余电容的一端于负输入信号、参考电压和接地端之间切换,另一端连接至第二节点;比较器用于对第一节点的电压和第二节点的电压进行比较。本发明的有益效果在于:在每一级前级电容均增加了一个冗余电容,基于二进制搜索算法逐次逼近比较,使得每个逐次比较周期搬运的电荷量等于理想值,提高了转换器的精度。
Description
技术领域
本发明涉及集成电路设计领域,具体涉及一种逐次比较型模数转换器。
背景技术
模数转换器(Analog to Digital Converter,ADC)是现代电子系统中不可或缺的转换电路,是各类数字系统的前端,其性能至关重要。其中逐次逼近寄存器型模数转换器(SAR ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC由于其结构简单、模拟模块少、面积小、功耗低并且得益于小尺寸先进集成电路工艺,被广泛应用于低功耗电子设备中。
逐次比较型模数转换器(SAR ADC)基于二进制搜索算法逐次逼近输入模拟信号,内部多为电容阵列作为采样阶段电容和逐次比较阶段的可切换电压的DAC,主要可以分为采样、清零阶段和逐次比较阶段;由于在实际电路中的参考电压Vr和GND并不是理想值,在采样、清零阶段时,电压相对一直较稳定;但在逐次比较阶段时,由于电容通道都会被通电,产生强烈的冲击响应,导致电压降低,直接降低了比较器的判决精度以及模数转换器整体的有效位数,破坏了二进制的关系,降低了转换器的精度,SAR ADC的性能严重恶化,因此针对以上问题,迫切需要设计出一种逐次比较型模数转换器,以满足实际使用的需要。
发明内容
本发明的目的在于,提供一种逐次比较型模数转换器,在逻辑器的前级电容旁增加了一个冗余电容,使得每个逐次比较周期搬运的电荷量等于理想值,提高了转换器的精度。
本发明所解决的技术问题可以采用以下技术方案来实现:
本发明提供一种逐次比较型模数转换器,包括:
多级第一逻辑器,每一级所述第一逻辑器包括一第一前级电容和一第一冗余电容,所述第一逻辑器于一第一比较信号的作用下产生一第一控制信号,用于控制所述第一前级电容和所述第一冗余电容的一端于一正输入信号、一参考电压和一接地端之间切换,所述第一前级电容和所述第一冗余电容的另一端连接至一第一节点;
多级第二逻辑器,每一级所述第二逻辑器包括一第二前级电容和一第二冗余电容,所述第二逻辑器于一第二比较信号的作用下产生一第二控制信号,用于控制所述第二前级电容和所述第二冗余电容的一端于一负输入信号、所述参考电压和所述接地端之间切换,所述第二前级电容和所述第二冗余电容的另一端连接至一第二节点;
一比较器,对所述第一节点的电压和所述第二节点的电压进行比较,并输出所述第一比较信号或所述第二比较信号。
优选地,每一级所述第一逻辑器和所述第二逻辑器分别还包括:
一控制端,用于接收所述第一比较信号或所述第二比较信号,并于所述第一比较信号或所述第二比较信号的作用下产生所述第一控制信号或所述第二控制信号。
优选地,每一级所述第一逻辑器和所述第二逻辑器分别还包括:
一使能端,用于接收前一级所述第一逻辑器或所述第二逻辑器的使能信号;
一输出端,用于在所述控制端输出所述第一控制信号或所述第二比较信号的同时,产生所述使能信号,并输出至后一级所述第一逻辑器或所述第二逻辑器的使能端。
优选地,前一级所述第一逻辑器或所述第二逻辑器在向后一级所述第一逻辑器或所述第二逻辑器在输出所述使能信号的同时,向前前一级所述第一逻辑器或所述第二逻辑器输出一反馈信号;
前前一级所述第一逻辑器或所述第二逻辑器接收所述反馈信号,并于所述反馈信号的作用下产生所述第一控制信号或所述第二控制信号。
优选地,所述第一逻辑器或所述第二逻辑器在接收到所述反馈信号后,于所述第一控制信号或所述第二控制信号的作用下将所述第一冗余电容由所述参考电压切换至所述接地端。
优选地,还包括:
一开关器件组,所述开关器件组连接于一共模电压和所述比较器之间,用于控制所述逐次比较型模数转换器于采样功能模式和逐次比较模式之间交替切换。
优选地,所述开关器件组包括:
一第一主开关,所述第一主开关连接于所述共模电压和所述第一节点之间;
一第二主开关,所述第二主开关连接于所述共模电压和所述第二节点之间。
优选地,所述比较器的同相输入端连接所述第一节点,所述比较器的反相输入端连接所述第二节点。
优选地,所述第一逻辑器和所述第二逻辑器分别为SAR逻辑电路。
优选地,当所述第一节点的电压大于所述第二节点的电压,所述比较器输出所述第一比较信号;
当所述第一节点的电压小于所述第二节点的电压,所述比较器输出所述第二比较信号。
本发明技术方案的有益效果在于:
本发明中在每一级第一逻辑器和每一级第二逻辑器的前级电容均增加了一个冗余电容,基于二进制搜索算法逐次逼近比较,根据比较器输出的比较信号确定控制第一逻辑器还是第二逻辑器,控制第一逻辑器或第二逻辑器对应的前级电容和冗余电容由参考电压切换至接地端,并使能下一级逻辑器,并且在前一级逻辑器使能下一级逻辑器的同时,控制前前一级逻辑器的冗余电容由接地端切换至参考电压,使得每个逐次比较周期搬运的电荷量等于理想值,提高了转换器的精度。
附图说明
图1是本发明中一种逐次比较型模数转换器的电路示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明提供一种逐次比较型模数转换器,属于集成电路设计领域,如图1所示,包括:
多级第一逻辑器(11#、12#、13#…),每一级第一逻辑器包括一第一前级电容和一第一冗余电容,第一逻辑器于一第一比较信号的作用下产生一第一控制信号,用于控制第一前级电容和第一冗余电容的一端于一正输入信号Vinp、一参考电压Vr和一接地端GND之间切换,第一前级电容和第一冗余电容的另一端连接至一第一节点;
多级第二逻辑器(21#、22#、23#…),每一级第二逻辑器包括一第二前级电容和一第二冗余电容,第二逻辑器于一第二比较信号的作用下产生一第二控制信号,用于控制第二前级电容和第二冗余电容的一端于一负输入信号Vinn、参考电压Vr和接地端GND之间切换,第二前级电容和第二冗余电容的另一端连接至一第二节点;
一比较器1,对第一节点的电压和第二节点的电压进行比较,并输出第一比较信号或第二比较信号。
具体的,在本实施例中,逐次比较型模数转换器包括:
多个第一前级电容(C11、C12、C13…),每个第一前级电容的一端连接至第一节点,第一前级电容的另一端连接至对应的第一逻辑器的正输入信号Vinp、或参考电压Vr或接地端GND,在第一控制信号下控制第一前级电容于正输入信号Vinp、参考电压Vr和接地端GND之间切换;
多个第二前级电容(C21、C22、C23…),每个第二前级电容的一端连接至第二节点,第二前级电容的另一端连接至对应的第二逻辑器的负输入信号Vinn、或参考电压Vr或接地端GND,在第二控制信号下控制第二前级电容于负输入信号Vinn、参考电压Vr和接地端GND之间切换;
还包括:与每个第一前级电容(C11、C12、C13…)一一对应的第一冗余电容(ΔC11、ΔC12、ΔC13…),每个第一冗余电容的一端分别连接至第一节点,每个第一冗余电容的另一端在第一控制信号的控制下于正输入信号Vinp、或参考电压Vr或接地端GND之间切换;
与每个第二前级电容(C21、C22、C23…)一一对应的第二冗余电容(ΔC21、ΔC22、ΔC23…),每个第二冗余电容的一端分别连接至第二节点,每个第二冗余电容的另一端在第二控制信号的控制下于负输入信号Vinn、或参考电压Vr或接地端GND之间切换;
在每个第一前级电容和每个第二前级电容旁分别增加一个冗余电容,基于二进制搜索算法逐次逼近比较,比较器1逐次对第一节点的电压和第二节点的电压进行比较,并根据输出的比较信号控制电容切换,使得每个逐次比较周期搬运的电荷量等于理想值,例如:第一级搬运的电荷量Q=C11*V=(C11+Δc11)V*0.9。
为了克服ADC参考电压Vr在逐次比较过程中因为电流冲击而带来的非理想特性(例如在第一、第二级比较时,Vr从理想的1V降到了0.9V、0.95V,而在第三、第四级比较以后,逐渐恢复到1V),在每一级中都增加了一个冗余电容,用于使得每次搬运的电荷总量等于理想值(即使用一个额外的ΔC来补足Vr和理想值1V之间的差,使得Q=C*V的总量保持恒定)。
作为优选的实施方式,每一级第一逻辑器和第二逻辑器分别还包括:
一控制端J1,用于接收第一比较信号或第二比较信号,并于第一比较信号或第二比较信号的作用下产生第一控制信号或第二控制信号。
具体的,每一级第一逻辑器分别还包括一控制端J1,用于接收第一比较信号,并于第一比较信号的作用下产生第一控制信号;
第二逻辑器分别也包括一控制端J1,用于接收第二比较信号,并于第二比较信号的作用下产生第二控制信号。
进一步的,还包括:
多个上级板电容开关,每个上级板电容开关的一端与第一前级电容或第一冗余电容对应连接,另一端在第一控制信号的控制下于正输入信号Vinp、或参考电压Vr或接地端GND之间切换;
多个下级板电容开关,每个下级板电容开关的一端与第二前级电容或第二冗余电容对应连接,另一端在第二控制信号的控制下于负输入信号Vinn、或参考电压Vr或接地端GND之间切换。
作为优选的实施方式,每一级第一逻辑器和第二逻辑器分别还包括:
一使能端J3,用于接收前一级第一逻辑器或第二逻辑器的使能信号;
一输出端J4,用于在控制端J1输出第一控制信号或第二比较信号的同时,产生使能信号,并输出至后一级第一逻辑器或第二逻辑器的使能端J3。
作为优选的实施方式,前一级第一逻辑器或第二逻辑器在向后一级第一逻辑器或第二逻辑器在输出使能信号的同时,向前前一级第一逻辑器或第二逻辑器输出一反馈信号;
前前一级第一逻辑器或第二逻辑器接收反馈信号,并于反馈信号的作用下产生第一控制信号或第二控制信号。
具体的,逻辑器在接收到比较信号后,输出用于控制电容开关的控制信号,并使能后一级逻辑器,同时向前前一级逻辑器输出反馈信号至反馈端J2,例如当比较器输出为1,即第一比较信号,逻辑器12#接收到第一比较信号后,输出第一控制信号,控制电容C12和电容ΔC12对应的上级板电容开关由参考电压Vr切换至接地端GND,并使能后一级逻辑器13#,同时将反馈信号输出给前前一级逻辑器11#,逻辑器11#在反馈端J2接收到反馈信号后,将对应的电容ΔC11对应的上级板电容开关由接地端GND切换至参考电压Vr。
作为优选的实施方式,第一逻辑器或第二逻辑器在接收到反馈信号后,于第一控制信号或第二控制信号的作用下将第一冗余电容由参考电压Vr切换至接地端GND。
作为优选的实施方式,还包括:
一开关器件组,开关器件组连接于一共模电压和比较器1之间,用于控制逐次比较型模数转换器于采样功能模式和逐次比较模式之间交替切换。
作为优选的实施方式,开关器件组包括:
一第一主开关L1,第一主开关L1连接于共模电压Vcm和第一节点之间;
一第二主开关,第二主开关连接于共模电压Vcm和第二节点之间。
进一步的,当逐次比较型模数转换器于采样功能模式时,第一主开关L1和第二主开关L2均闭合,所有第一前级电容和所有第一冗余电容均切换至正输入信号Vinp,所有第二前级电容和所有第二冗余电容均切换至负输入信号Vinn;
当逐次比较型模数转换器于逐次比较模式时,第一主开关L1和第二主开关L2均断开,所有前级电容和冗余电容均切换至与参考信号连接,并于第一控制信号控制第一前级电容和第一冗余电容于参考电压Vr和接地端GND之间切换;或于第二控制信号下控制第二前级电容和第二冗余电容于参考电压Vr和接地端GND之间切换。
作为优选的实施方式,比较器1的同相输入端连接第一节点,比较器1的反相输入端连接第二节点。
作为优选的实施方式,当第一节点的电压大于第二节点的电压,比较器1输出第一比较信号;
当第一节点的电压小于第二节点的电压,比较器1输出第二比较信号。
作为优选的实施方式,第一逻辑器(11#、12#、13#…)和第二逻辑器(21#、22#、23#…)分别为SAR逻辑电路。
本发明技术方案的有益效果在于:
本发明中在每一级第一逻辑器和每一级第二逻辑器的前级电容均增加了一个冗余电容,基于二进制搜索算法逐次逼近比较,根据比较器输出的比较信号确定控制第一逻辑器还是第二逻辑器,控制第一逻辑器或第二逻辑器对应的前级电容和冗余电容由参考电压切换至接地端,并使能下一级逻辑器,并且在前一级逻辑器使能下一级逻辑器的同时,控制前前一级逻辑器的冗余电容由接地端切换至参考电压,使得每个逐次比较周期搬运的电荷量等于理想值,提高了转换器的精度。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (10)
1.一种逐次比较型模数转换器,其特征在于,包括:
多级第一逻辑器,每一级所述第一逻辑器包括一第一前级电容和一第一冗余电容,所述第一逻辑器于一第一比较信号的作用下产生一第一控制信号,用于控制所述第一前级电容和所述第一冗余电容的一端于一正输入信号、一参考电压和一接地端之间切换,所述第一前级电容和所述第一冗余电容的另一端连接至一第一节点;
多级第二逻辑器,每一级所述第二逻辑器包括一第二前级电容和一第二冗余电容,所述第二逻辑器于一第二比较信号的作用下产生一第二控制信号,用于控制所述第二前级电容和所述第二冗余电容的一端于一负输入信号、所述参考电压和所述接地端之间切换,所述第二前级电容和所述第二冗余电容的另一端连接至一第二节点;
一比较器,对所述第一节点的电压和所述第二节点的电压进行比较,并输出所述第一比较信号或所述第二比较信号。
2.根据权利要求1所述的一种逐次比较型模数转换器,其特征在于,每一级所述第一逻辑器和所述第二逻辑器分别还包括:
一控制端,用于接收所述第一比较信号或所述第二比较信号,并于所述第一比较信号或所述第二比较信号的作用下产生所述第一控制信号或所述第二控制信号。
3.根据权利要求2所述的一种逐次比较型模数转换器,其特征在于,每一级所述第一逻辑器和所述第二逻辑器分别还包括:
一使能端,用于接收前一级所述第一逻辑器或所述第二逻辑器的使能信号;
一输出端,用于在所述控制端输出所述第一控制信号或所述第二比较信号的同时,产生所述使能信号,并输出至后一级所述第一逻辑器或所述第二逻辑器的使能端。
4.根据权利要求3所述的一种逐次比较型模数转换器,其特征在于,前一级所述第一逻辑器或所述第二逻辑器在向后一级所述第一逻辑器或所述第二逻辑器在输出所述使能信号的同时,向前前一级所述第一逻辑器或所述第二逻辑器输出一反馈信号;
前前一级所述第一逻辑器或所述第二逻辑器接收所述反馈信号,并于所述反馈信号的作用下产生所述第一控制信号或所述第二控制信号。
5.根据权利要求4所述的一种逐次比较型模数转换器,其特征在于,所述第一逻辑器或所述第二逻辑器在接收到所述反馈信号后,于所述第一控制信号或所述第二控制信号的作用下将所述第一冗余电容由所述参考电压切换至所述接地端。
6.根据权利要求1所述的一种逐次比较型模数转换器,其特征在于,还包括:
一开关器件组,所述开关器件组连接于一共模电压和所述比较器之间,用于控制所述逐次比较型模数转换器于采样功能模式和逐次比较模式之间交替切换。
7.根据权利要求6所述的一种逐次比较型模数转换器,其特征在于,所述开关器件组包括:
一第一主开关,所述第一主开关连接于所述共模电压和所述第一节点之间;
一第二主开关,所述第二主开关连接于所述共模电压和所述第二节点之间。
8.根据权利要求1所述的一种逐次比较型模数转换器,其特征在于,所述比较器的同相输入端连接所述第一节点,所述比较器的反相输入端连接所述第二节点。
9.根据权利要求1所述的一种逐次比较型模数转换器,其特征在于,所述第一逻辑器和所述第二逻辑器分别为SAR逻辑电路。
10.根据权利要求1所述的一种逐次比较型模数转换器,其特征在于,当所述第一节点的电压大于所述第二节点的电压,所述比较器输出所述第一比较信号;
当所述第一节点的电压小于所述第二节点的电压,所述比较器输出所述第二比较信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110649907.0A CN113315519B (zh) | 2021-06-10 | 2021-06-10 | 一种逐次比较型模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110649907.0A CN113315519B (zh) | 2021-06-10 | 2021-06-10 | 一种逐次比较型模数转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113315519A true CN113315519A (zh) | 2021-08-27 |
| CN113315519B CN113315519B (zh) | 2024-04-02 |
Family
ID=77378179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110649907.0A Active CN113315519B (zh) | 2021-06-10 | 2021-06-10 | 一种逐次比较型模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113315519B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170033800A1 (en) * | 2015-07-30 | 2017-02-02 | National University Of Singapore | Symmetrical capacitor arrays succesive approximation register (sar) analog-to-digital converter (adc) |
| CN107483054A (zh) * | 2017-06-22 | 2017-12-15 | 西安电子科技大学 | 基于电荷再分配的高速逐次逼近型模数转换器 |
| CN111711453A (zh) * | 2020-08-19 | 2020-09-25 | 微龛(广州)半导体有限公司 | 逐次逼近型模数转换器 |
| CN112272027A (zh) * | 2020-11-04 | 2021-01-26 | 湖南德雅华兴科技研究中心有限公司 | 一种逐次逼近模数转换器及电容开关切换方法 |
| CN112367084A (zh) * | 2020-11-23 | 2021-02-12 | 电子科技大学 | 一种基于终端电容复用的逐次逼近型模数转换器量化方法 |
| CN112600560A (zh) * | 2020-12-18 | 2021-04-02 | 佛山市蓝箭电子股份有限公司 | 高精度两步型逐次逼近寄存器模数转换器 |
-
2021
- 2021-06-10 CN CN202110649907.0A patent/CN113315519B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170033800A1 (en) * | 2015-07-30 | 2017-02-02 | National University Of Singapore | Symmetrical capacitor arrays succesive approximation register (sar) analog-to-digital converter (adc) |
| CN107483054A (zh) * | 2017-06-22 | 2017-12-15 | 西安电子科技大学 | 基于电荷再分配的高速逐次逼近型模数转换器 |
| CN111711453A (zh) * | 2020-08-19 | 2020-09-25 | 微龛(广州)半导体有限公司 | 逐次逼近型模数转换器 |
| CN112272027A (zh) * | 2020-11-04 | 2021-01-26 | 湖南德雅华兴科技研究中心有限公司 | 一种逐次逼近模数转换器及电容开关切换方法 |
| CN112367084A (zh) * | 2020-11-23 | 2021-02-12 | 电子科技大学 | 一种基于终端电容复用的逐次逼近型模数转换器量化方法 |
| CN112600560A (zh) * | 2020-12-18 | 2021-04-02 | 佛山市蓝箭电子股份有限公司 | 高精度两步型逐次逼近寄存器模数转换器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113315519B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10778242B2 (en) | Analog-to-digital converter device | |
| CN102386923B (zh) | 异步逐次逼近模数转换器及转换方法 | |
| WO2017006297A2 (en) | Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters | |
| CN102916701B (zh) | 乘法数模转换器以及流水线模数转换器 | |
| CN111435835B (zh) | 开关电容电路以及模拟转数字转换装置 | |
| CN110504965A (zh) | 一种新型结构的两步式单斜模数转换器 | |
| CN102111156A (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
| CN108306644A (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| WO2019084085A1 (en) | METHOD AND APPARATUS ACTIVATING AN EXTENDED INTEGRATED COMMON MODE RANGE IN SAR CANs WITHOUT AN ADDITIONAL ACTIVE CIRCUIT ARRANGEMENT | |
| CN107395205B (zh) | 基于非对称型差分电容阵列的逐次逼近型模数转换器 | |
| CN109347480B (zh) | 一种电容拆分结构的逐次逼近型模数转换器及其开关方法 | |
| CN109450449B (zh) | 参考电压控制电路和模数转换器 | |
| CN113904686B (zh) | 一种用于低功耗sar adc中的控制电路 | |
| EP2577407B1 (en) | Method and apparatus for conversion of voltage value to digital word | |
| CN113315519B (zh) | 一种逐次比较型模数转换器 | |
| CN109039338B (zh) | 差分电容阵列及其开关切换方法 | |
| CN116137530B (zh) | 时间交错式模拟数字转换器 | |
| US20240097698A1 (en) | Successive approximation register (sar) analog-to-digital converter (adc) with input-dependent least significant bit (lsb) size | |
| CN113556127B (zh) | 数字斜率式模拟数字转换器装置与信号转换方法 | |
| Yang et al. | A 0.5 V 16nW 8.08-ENOB SAR ADC for ultra-low power sensor applications | |
| CN109802679B (zh) | 一种基于电源电压的超低功耗逐次逼近模数转换器 | |
| CN109768800B (zh) | 一种基于电荷再分配的超低功耗逐次逼近型模数转换器 | |
| CN102790619B (zh) | 切换式电容电路及流水线式模拟至数字转换器 | |
| CN115940955A (zh) | 一种基于分离分段电容阵列结构的逐次逼近型模数转换器 | |
| CN108141219A (zh) | 用于模数转换的方法和模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant after: Yutai Microelectronics Co.,Ltd. Address before: Room 201, building 4, No.78, Keling Road, high tech Zone, Suzhou City, Jiangsu Province Applicant before: Suzhou Yutai Microelectronics Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |