CN114122111B - 一种具有寄生二极管的mos栅控晶闸管及制备方法 - Google Patents

一种具有寄生二极管的mos栅控晶闸管及制备方法 Download PDF

Info

Publication number
CN114122111B
CN114122111B CN202210090627.5A CN202210090627A CN114122111B CN 114122111 B CN114122111 B CN 114122111B CN 202210090627 A CN202210090627 A CN 202210090627A CN 114122111 B CN114122111 B CN 114122111B
Authority
CN
China
Prior art keywords
type well
well region
region
type
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210090627.5A
Other languages
English (en)
Other versions
CN114122111A (zh
Inventor
程晨
王彬
徐凯
吴李瑞
张永生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Daoyuan Technology Group Co ltd
Original Assignee
Jiangsu Peregrine Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Peregrine Microelectronics Co ltd filed Critical Jiangsu Peregrine Microelectronics Co ltd
Priority to CN202210090627.5A priority Critical patent/CN114122111B/zh
Publication of CN114122111A publication Critical patent/CN114122111A/zh
Application granted granted Critical
Publication of CN114122111B publication Critical patent/CN114122111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/135—Thyristors having built-in components the built-in components being diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H10D18/031—Manufacture or treatment of lateral or planar thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H10D18/65—Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655—Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/233—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0102—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode

Landscapes

  • Thyristors (AREA)

Abstract

本发明公开了一种具有寄生二极管的MOS栅控晶闸管及制备方法，在保证结构具有防止静电放电因栅介质击穿导致器件失效的功能前提下，利用沟槽隔离结构将阳极结构与其他结构隔离开，达到了将阳极结构与阴极结构调整制作到晶圆的同一个平面目的，做到了防止在器件背面离子注入形成阳极结构时受到玷污和离子注入过程中对硅片的过度损伤导致降低芯片使用寿命性能的问题。

Description

一种具有寄生二极管的MOS栅控晶闸管及制备方法
技术领域
本发明涉及一种晶闸管，具体涉及一种MOS控制晶闸管。
背景技术
常规MOS控制晶闸管(MOS-Control Thyristors，MCTs)具有电流密度大、开关速度快、导通压降小等特点，很适合应用于功率脉冲领域。功率脉冲系统中，经常通过储能系统以及利用功率半导体开关实现对能量在时间宽度上的压缩，产生瞬态的高功率脉冲。对于电流脉冲，一般要求其具有较大峰值电流。而功率半导体开关作为功率脉冲系统中的关键器件，决定着系统的输出功率。
中国专利申请202011463075.5公开了一种具有寄生二极管的MOS栅控晶闸管，其工作原理是当栅极电压大于击穿电压时，寄生二极管被击穿并反向导通，从而在寄生二极管内部形成了从栅极金属到阴极金属的泄放电流。因此，栅压远小于栅氧化层击穿电压时就可以将栅上电压泄放掉，从而避免了静电放电时因栅介质击穿导致的器件失效。但是该结构制作过程中需对其N型漂移区下表面进行减薄、抛光处理，离子注入并进行激活，形成阳极区，而在离子注入等过程中容易受到玷污，且离子注入过程中会对硅片产生过度损伤，导致降低芯片的使用寿命性能。
发明内容
发明目的：针对上述现有技术，提出一种具有寄生二极管的MOS栅控晶闸管及制备方法，将阳极结构与阴极结构调整制作到晶圆的同一个平面目的，解决在器件背面离子注入形成阳极结构时受到玷污和离子注入过程中对硅片的过度损伤导致降低芯片使用寿命性能的问题。
技术方案：一种具有寄生二极管的MOS栅控晶闸管，包括P型衬底，P型衬底顶部设置P型外延区，所述P型外延区的表面进行氧化处理，在所述P型外延区的表面进行反型掺杂形成N型漂移区，在N型漂移区的表面部分区域进行反型掺杂形成P型阱区，在P型阱区左侧和N型漂移区交界的表面向下形成沟槽隔离结构；在P型阱区内离子注入形成第一N型阱区和第二N型阱区，所述第一N型阱区在P型阱区内的左侧，第二N型阱区位于P型阱区内的中间靠右的位置且第二N型阱区的掺杂深度大于第一N型阱区的掺杂深度；在第二N型阱区内掺杂形成P型源区；
在所述沟槽隔离结构左侧区域的N型漂移区表面离子注入并进行激活，形成阳极区，在所述阳极区顶部淀积阳极金属；在所述P型阱区表面形成阴极金属，所述阴极金属横跨P型阱区的部分上表面、第二N型阱区的部分上表面以及P型源区的部分上表面；
栅极结构包括栅氧化层、多晶硅和栅极金属；栅氧化层的底部同时与P型阱区的部分上表面、第二N型阱区的部分上表面以及P型源区的部分上表面接触，多晶硅位于所述栅氧化层的表面；栅极金属与多晶硅的上表面接触，并延伸至远离多晶硅一侧，且与第一N型阱区的部分上表面接触，所述栅极金属与阴极金属之间通过绝缘介质层完全隔离；
所述寄生二极管结构包括第一N型阱区与P型阱区构成的PN结，栅极金属与第一N型阱区上表面接触的部分作为寄生二极管的阴极，阴极金属与P型阱区接触的部分作为寄生二极管的阳极。
一种具有寄生二极管的MOS栅控晶闸管的制备方法，包括：
步骤1：在P型衬底上外延生长形成P型外延区，P型外延区与P型衬底有着完全相同的晶格结构；
步骤2：将衬底放入高温炉中，通入氧气与衬底表面反应生成氧化层；
步骤3：在P型外延区表面进行反型掺杂形成N型漂移区；
步骤4：在N型漂移区的上表面部分区域进行反型掺杂形成P型阱区；
步骤5：在P型阱区和N型漂移区交界处表面向下经过刻蚀、氧化填充以及氧化物平坦化步骤形成沟槽隔离结构；
步骤6：在P型阱区中离子注入N型杂质形成第一N型阱区和第二N型阱区，所述第一N型阱区在P型阱区内的左侧，第二N型阱区位于P型阱区内的中间靠右的位置且第二N型阱区的掺杂深度大于第一N型阱区的掺杂深度；
步骤7：在第二N型阱区内离子注入P型杂质形成P型源区；
步骤8：通过热氧生长栅氧化层，所述栅氧化层横跨P型阱区的部分上表面、第二N型阱区的部分上表面以及P型源区的部分上表面，在栅氧化层表面淀积多晶硅；
步骤9：在所述沟槽隔离结构左侧区域的N型漂移区表面离子注入并进行激活，形成阳极区，在所述阳极区顶部淀积阳极金属；
步骤10：在器件表面淀积一层金属并刻蚀形成阴极金属，所述阴极金属横跨P型阱区的部分上表面、第二N型阱区的部分上表面以及P型源区的部分上表面；
步骤11：在器件表面淀积硼磷硅玻璃作为绝缘介质层，绝缘介质层完全覆盖阴极金属的上表面和侧面；
步骤12：通过图形化掩膜版，在器件表面刻蚀绝缘介质层，随后淀积第二层金属并刻蚀形成栅极金属，栅极金属与多晶硅的上表面接触，并延伸至远离多晶硅一侧，且与第一N型阱区的部分上表面接触；
步骤13：在器件表面淀积钝化层。
有益效果：本发明在保证结构具有防止静电放电因栅介质击穿导致器件失效的功能前提下，利用沟槽隔离结构将阳极结构与其他结构隔离开，达到了将阳极结构与阴极结构调整制作到晶圆的同一个平面目的，做到了防止在器件背面离子注入形成阳极结构时受到玷污和离子注入过程中对硅片的过度损伤导致降低芯片使用寿命性能的问题。
附图说明
图1为本发明的MOS栅控晶闸管的结构示意图；
图2为本发明制备方法中步骤11得到的结构示意图。
具体实施方式
下面结合附图对本发明做更进一步的解释。
如图1所示，一种具有寄生二极管的MOS栅控晶闸管，包括P型衬底200，P型衬底200顶部设置P型外延区201，P型外延区201的表面进行氧化处理，用于保护P型外延区201表面免受玷污和防止在后续离子注入过程中对硅片的过度损伤。在P型外延区201的表面进行反型掺杂形成N型漂移区202，在N型漂移区202的表面部分区域进行反型掺杂形成P型阱区203，在P型阱区203左侧和N型漂移区202交界的表面向下形成沟槽隔离结构301；在P型阱区203内离子注入形成第一N型阱区206和第二N型阱区204，第一N型阱区206在P型阱区203内的左侧，第二N型阱区204位于P型阱区203内的中间靠右的位置且第二N型阱区204的掺杂深度大于第一N型阱区206的掺杂深度；在第二N型阱区204内掺杂形成P型源区205；
在沟槽隔离结构301左侧区域的N型漂移区202表面离子注入并进行激活，形成阳极区401，在阳极区401顶部淀积阳极金属404；在P型阱区203表面形成阴极金属402，阴极金属402横跨P型阱区203的部分上表面、第二N型阱区204的部分上表面以及P型源区205的部分上表面；
栅极结构包括栅氧化层302、多晶硅303和栅极金属403；栅氧化层302的底部同时与P型阱区203的部分上表面、第二N型阱区204的部分上表面以及P型源区205的部分上表面接触，多晶硅303位于栅氧化层302的表面；栅极金属403与多晶硅303的上表面接触，并延伸至远离多晶硅303一侧，且与第一N型阱区206的部分上表面接触，栅极金属403与阴极金属402之间通过绝缘介质层304完全隔离；栅氧化层302、多晶硅303也与阴极金属402之间也通过绝缘介质层304完全隔离；
寄生二极管结构包括第一N型阱区206与P型阱区203构成的PN结，栅极金属403与第一N型阱区206上表面接触的部分作为寄生二极管的阴极，阴极金属402与P型阱区203接触的部分作为寄生二极管的阳极。
上述具有寄生二极管的MOS栅控晶闸管的制备方法，包括：
步骤1：在P型衬底200上外延生长形成P型外延区201，P型外延区201与P型衬底200有着完全相同的晶格结构，P型外延区201的纯度更高，晶格缺陷更少，其作为缓冲层，当施加大电压后，减轻大电流直接流向衬底导致器件被烧毁的风险。
步骤2：将衬底放入高温炉中，通入氧气与衬底表面反应生成氧化层，保护外延层表面免受玷污和防止在后续离子注入过程中对硅片的过度损伤，同时还能控制注入过程中杂质的注入深度。
步骤3：通过显影、曝光、刻蚀步骤在P型外延区201表面进行反型掺杂形成N型漂移区202。
步骤4：在N型漂移区202的上表面部分区域进行反型掺杂形成P型阱区203。
步骤5：在P型阱区203和N型漂移区202交界处表面向下经过刻蚀、氧化填充以及氧化物平坦化步骤形成沟槽隔离结构301。此处形成的沟槽隔离结构用于避免了后续形成的阳极区401、P型阱区203和后续形成的第一N型阱区206互相接触，起到隔离作用。
步骤6：在P型阱区203中离子注入N型杂质形成第一N型阱区206和第二N型阱区204，第一N型阱区206在P型阱区203内的左侧，第二N型阱区204位于P型阱区203内的中间靠右的位置且第二N型阱区204的掺杂深度大于第一N型阱区206的掺杂深度。
步骤7：在第二N型阱区204内离子注入P型杂质形成P型源区205。
步骤8：通过热氧生长栅氧化层302，栅氧化层302横跨P型阱区203的部分上表面、第二N型阱区204的部分上表面以及P型源区205的部分上表面，在栅氧化层302表面淀积多晶硅303。
步骤9：在沟槽隔离结构301左侧区域的N型漂移区202表面离子注入并进行激活，形成阳极区401，在阳极区401顶部淀积阳极金属404。
步骤10：在器件表面淀积一层金属并刻蚀形成阴极金属402，阴极金属402横跨P型阱区203的部分上表面、第二N型阱区204的部分上表面以及P型源区205的部分上表面；
步骤11：在器件表面淀积硼磷硅玻璃作为绝缘介质层304，绝缘介质层304完全覆盖阴极金属402的上表面和侧面，如图2所示。
步骤12：通过图形化掩膜版，在器件表面刻蚀绝缘介质层304，随后淀积第二层金属并刻蚀形成栅极金属403，栅极金属403与多晶硅303的上表面接触，并延伸至远离多晶硅303一侧，且与第一N型阱区206的部分上表面接触。
步骤13：在器件表面淀积钝化层。
通过上述步骤，在保证原结构防止静电放电因栅介质击穿导致器件失效的功能前提下，利用沟槽隔离结构将阳极结构与其他结构隔离开，达到了将阳极结构与阴极结构调整制作到晶圆的同一个平面目的，做到了防止在器件背面离子注入形成阳极结构时受到玷污和离子注入过程中对硅片的过度损伤导致降低芯片使用寿命性能的问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种具有寄生二极管的MOS栅控晶闸管，其特征在于，包括P型衬底（200），P型衬底（200）顶部设置P型外延区（201），所述P型外延区（201）的表面进行氧化处理，在所述P型外延区（201）的表面进行反型掺杂形成N型漂移区（202），在N型漂移区（202）的表面部分区域进行反型掺杂形成P型阱区（203），在P型阱区（203）左侧和N型漂移区（202）交界的表面向下形成沟槽隔离结构（301）；在P型阱区（203）内离子注入形成第一N型阱区（206）和第二N型阱区（204），所述第一N型阱区（206）在P型阱区（203）内的左侧，第二N型阱区（204）位于P型阱区（203）内的中间靠右的位置且第二N型阱区（204）的掺杂深度大于第一N型阱区（206）的掺杂深度；在第二N型阱区（204）内掺杂形成P型源区（205）；
在所述沟槽隔离结构（301）左侧区域的N型漂移区（202）表面离子注入并进行激活，形成阳极区（401），在所述阳极区（401）顶部淀积阳极金属（404）；在所述P型阱区（203）表面形成阴极金属（402），所述阴极金属（402）横跨P型阱区（203）的部分上表面、第二N型阱区（204）的部分上表面以及P型源区（205）的部分上表面；
栅极结构包括栅氧化层（302）、多晶硅（303）和栅极金属（403）；栅氧化层（302）的底部同时与P型阱区（203）的部分上表面、第二N型阱区（204）的部分上表面以及P型源区（205）的部分上表面接触，多晶硅（303）位于所述栅氧化层（302）的表面；栅极金属（403）与多晶硅（303）的上表面接触，并延伸至远离多晶硅（303）一侧，且与第一N型阱区（206）的部分上表面接触，所述栅极金属（403）与阴极金属（402）之间通过绝缘介质层（304）完全隔离；
所述寄生二极管结构包括第一N型阱区（206）与P型阱区（203）构成的PN结，栅极金属（403）与第一N型阱区（206）上表面接触的部分作为寄生二极管的阴极，阴极金属（402）与P型阱区（203）接触的部分作为寄生二极管的阳极。
2.一种具有寄生二极管的MOS栅控晶闸管的制备方法，其特征在于，包括：
步骤1：在P型衬底（200）上外延生长形成P型外延区（201），P型外延区（201）与P型衬底（200）有着完全相同的晶格结构；
步骤2：将衬底放入高温炉中，通入氧气与衬底表面反应生成氧化层；
步骤3：在P型外延区（201）表面进行反型掺杂形成N型漂移区（202）；
步骤4：在N型漂移区（202）的上表面部分区域进行反型掺杂形成P型阱区（203）；
步骤5：在P型阱区（203）和N型漂移区（202）交界处表面向下经过刻蚀、氧化填充以及氧化物平坦化步骤形成沟槽隔离结构（301）；
步骤6：在P型阱区（203）中离子注入N型杂质形成第一N型阱区（206）和第二N型阱区（204），所述第一N型阱区（206）在P型阱区（203）内的左侧，第二N型阱区（204）位于P型阱区（203）内的中间靠右的位置且第二N型阱区（204）的掺杂深度大于第一N型阱区（206）的掺杂深度；
步骤7：在第二N型阱区（204）内离子注入P型杂质形成P型源区（205）；
步骤8：通过热氧生长栅氧化层（302），所述栅氧化层（302）横跨P型阱区（203）的部分上表面、第二N型阱区（204）的部分上表面以及P型源区（205）的部分上表面，在栅氧化层（302）表面淀积多晶硅（303）；
步骤9：在所述沟槽隔离结构（301）左侧区域的N型漂移区（202）表面离子注入并进行激活，形成阳极区（401），在所述阳极区（401）顶部淀积阳极金属（404）；
步骤10：在器件表面淀积一层金属并刻蚀形成阴极金属（402），所述阴极金属（402）横跨P型阱区（203）的部分上表面、第二N型阱区（204）的部分上表面以及P型源区（205）的部分上表面；
步骤11：在器件表面淀积硼磷硅玻璃作为绝缘介质层（304），绝缘介质层（304）完全覆盖阴极金属（402）的上表面和侧面；
步骤12：通过图形化掩膜版，在器件表面刻蚀绝缘介质层（304），随后淀积第二层金属并刻蚀形成栅极金属（403），栅极金属（403）与多晶硅（303）的上表面接触，并延伸至远离多晶硅（303）一侧，且与第一N型阱区（206）的部分上表面接触；
步骤13：在器件表面淀积钝化层。
CN202210090627.5A 2022-01-26 2022-01-26 一种具有寄生二极管的mos栅控晶闸管及制备方法 Active CN114122111B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210090627.5A CN114122111B (zh) 2022-01-26 2022-01-26 一种具有寄生二极管的mos栅控晶闸管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210090627.5A CN114122111B (zh) 2022-01-26 2022-01-26 一种具有寄生二极管的mos栅控晶闸管及制备方法

Publications (2)

Publication Number Publication Date
CN114122111A CN114122111A (zh) 2022-03-01
CN114122111B true CN114122111B (zh) 2022-05-03

Family

ID=80361424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210090627.5A Active CN114122111B (zh) 2022-01-26 2022-01-26 一种具有寄生二极管的mos栅控晶闸管及制备方法

Country Status (1)

Country Link
CN (1) CN114122111B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020201361A1 (en) * 2019-04-02 2020-10-08 Abb Power Grids Switzerland Ag Segmented power diode structure with improved reverse recovery

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255547B2 (ja) * 1994-03-09 2002-02-12 株式会社東芝 絶縁ゲート付きサイリスタ
JP4256544B2 (ja) * 1998-08-25 2009-04-22 シャープ株式会社 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路
US6521487B1 (en) * 2001-12-05 2003-02-18 United Microelectronics Corp. Method for making a thyristor
DE102005056908B4 (de) * 2005-11-29 2008-02-28 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen
US20090026492A1 (en) * 2007-07-25 2009-01-29 Chatty Kiran V Lateral junction breakdown triggered silicon controlled rectifier based electrostatic discharge protection device
EP2037501A1 (en) * 2007-09-14 2009-03-18 Interuniversitair Microelektronica Centrum Vzw Fast triggering ESD protection device and method for designing same
US8482031B2 (en) * 2009-09-09 2013-07-09 Cambridge Semiconductor Limited Lateral insulated gate bipolar transistors (LIGBTS)
US9059008B2 (en) * 2012-10-19 2015-06-16 Freescale Semiconductor, Inc. Resurf high voltage diode
DE112015000610T5 (de) * 2014-09-04 2016-11-17 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
KR102090861B1 (ko) * 2016-09-07 2020-03-18 주식회사 디비하이텍 Ｅｓｄ 보호용 ｓｃｒ 소자
CN108336082A (zh) * 2017-01-18 2018-07-27 中芯国际集成电路制造(上海)有限公司 Scr静电保护器件及静电保护电路
WO2018227086A1 (en) * 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact
CN112447893B (zh) * 2019-09-04 2022-08-30 安徽三安光电有限公司 发光二极管及其制作方法
CN111463270A (zh) * 2020-03-23 2020-07-28 珠海格力电器股份有限公司 一种igbt结构及其制备方法
CN112289865B (zh) * 2020-10-12 2022-12-13 中国电子科技集团公司第十三研究所 可偏置混频肖特基二极管结构及半导体器件
CN112563326B (zh) * 2020-12-14 2022-05-17 电子科技大学 一种具有寄生二极管的mos栅控晶闸管及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020201361A1 (en) * 2019-04-02 2020-10-08 Abb Power Grids Switzerland Ag Segmented power diode structure with improved reverse recovery

Also Published As

Publication number Publication date
CN114122111A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
US12295156B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
EP1255302B1 (en) Method for fabricating forward and reverse blocking devices
EP1182707A2 (en) IGBT process and device
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
US20080246055A1 (en) Semiconductor component including a monocrystalline semiconductor body and method
JPH09139510A (ja) 半導体装置およびその製造方法
CN103094324B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
US11239352B2 (en) Self-aligned and robust IGBT devices
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN115377200A (zh) 一种半导体器件及其制备方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
CN107946360A (zh) 一种带载流子寿命调节区的功率mosfet器件及其制造方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
WO2018000223A1 (zh) 一种绝缘栅双极型晶体管结构及其制造方法
CN114122111B (zh) 一种具有寄生二极管的mos栅控晶闸管及制备方法
CN107452621B (zh) 快恢复二极管及其制造方法
CN114783873B (zh) 具有两层外延的碳化硅凹槽mos栅控晶闸管的制造方法
JPH10144916A (ja) 半導体装置とその製造方法
CN114628507B (zh) 具有沟槽-平面柵的发射极开关晶闸管及其制造方法
JP5135668B2 (ja) 半導体装置および半導体装置の製造方法
CN217719611U (zh) 一种具有三层外延的碳化硅凹槽mos栅控晶闸管
CN119698046B (zh) 一种改善雪崩能力的SiC JFET器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220516

Address after: No. 88, Wenchang East Road, Yangzhou, Jiangsu 225000

Patentee after: Jiangsu Daoyuan Technology Group Co.,Ltd.

Address before: 211135 enlightenment star Nanjing maker space G41, second floor, No. 188, Qidi street, Qilin science and Technology Innovation Park, Qixia District, Nanjing, Jiangsu Province

Patentee before: Jiangsu Peregrine Microelectronics Co.,Ltd.

TR01 Transfer of patent right